KR20000077271A - 반도체 칩 탑재용 기판의 검사용 프로브 유니트 - Google Patents

반도체 칩 탑재용 기판의 검사용 프로브 유니트 Download PDF

Info

Publication number
KR20000077271A
KR20000077271A KR1020000025746A KR20000025746A KR20000077271A KR 20000077271 A KR20000077271 A KR 20000077271A KR 1020000025746 A KR1020000025746 A KR 1020000025746A KR 20000025746 A KR20000025746 A KR 20000025746A KR 20000077271 A KR20000077271 A KR 20000077271A
Authority
KR
South Korea
Prior art keywords
inspection
probe unit
semiconductor chip
substrate
chip mounting
Prior art date
Application number
KR1020000025746A
Other languages
English (en)
Other versions
KR100743587B1 (ko
Inventor
이시카와시게키
난세키겐지
Original Assignee
마에다 츠구요시
닛폰 하츠죠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마에다 츠구요시, 닛폰 하츠죠 가부시키가이샤 filed Critical 마에다 츠구요시
Publication of KR20000077271A publication Critical patent/KR20000077271A/ko
Application granted granted Critical
Publication of KR100743587B1 publication Critical patent/KR100743587B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06722Spring-loaded
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 칩 탑재용 기판에 대한 검사시에 기판측의 랜드가 부딪혀 닿아 프로브 유니트가 손상되는 것을 방지하는 반도체 칩 탑재용 기판의 검사용 프로브 유니트가 개시되어 있다. 본 발명에 따른 프로브 유니트는 프로브 유니트(3)의 최상층 부재(8)에 검사바늘(5)을 배치한 검사바늘 배치부분(6)을 그 검사바늘 배치부분(6)을 둘러싸는 주연부(7)에 대하여 오목하게 설치한다. 그 오목하게 설치하는 두께(D)를 검사바늘(5)의 초기돌출방향 높이(풀 스트로크)(S)보다는 낮고, 기판(1)이 주연부(7)에 부딪혀 닿을 때 솔더링 볼(9)이 바늘지지공(10)의 모서리(10a)에 접촉하지 않는 깊이로 함으로써, 프로브 유니트의 검사바늘을 배치한 부분을 둘러싸는 부분이 먼저 기판에 부딪혀 닿을 수 있기 때문에, 그에 의해 검사바늘을 배치한 부분이 기판에 부딪혀 닿는 것이 방지되어 검사바늘을 지지하는 구멍의 모서리에 기판측의 단자가 부딪혀 닿아 모서리가 손상되는 것을 방지할 수 있다.

Description

반도체 칩 탑재용 기판의 검사용 프로브 유니트{Probe unit for testing substrate to be mounted semiconductor chip}
본 발명은 반도체 칩을 탑재하는 기판의 전기검사에 적합한 반도체칩 탑재용 기판의 검사용 프로브 유니트에 관한 것이다.
최근, CPU나 LSI 등의 반도체 베어칩 탑재 패키지에 있어서는, 칩의 고밀도화에 따른 표면실장화에 의해 소형화·박형화·다핀화·피치의 협소화가 이루어지고 있다. 그 때문에, 베어칩이나 플립칩을 표면실장하는 반도체 칩 탑재용 기판도 종래의 세라믹 기판으로부터 1mm두께 이하의 다층 플라스틱기판이 주류가 되고 있다.
그리고, 반도체 칩 탑재용 기판의 오픈/단락 검사에는, 기판의 앞뒤 양면에 랜드(전극)가 형성되어 있는 경우에는, 기판의 앞뒤 양면으로부터 검사용 프로브를 접촉시켜 전기검사(오픈/단락 검사)를 행하고 있다. 기판의 베어칩이나 플립칩 탑재측 랜드의 패턴배치는 당연히 조밀한 상태가 되고, 상반되는 측(마더보드 장착측)의 면에 있어서의 패턴배치는 통상 성긴 상태가 된다.
그와 같은 기판에 있어서, 처리속도의 고속화에 따라, 종래의 와이어본딩에 의한 칩과 기판과의 접속방법으로부터, 도 9에 도시된 바와 같이 솔더링 볼(9)과 칩 LSI와의 직접접속을 행하는 것이 고안되었다. 또한, 도면에 있어서, 반도체 칩 탑재용 기판(1)의 칩 탑재면(1a)에 칩 LSI의 복수의 단자(T; 랜드) 에 대응하여 같은 수의 솔더링 볼(9)이 배치되어 있으며, 솔더링볼(9)과 단자(T)를 솔더링하여 칩 LSI가 기판(1)에 접속된다.
또한, 프로브 유니트로서는 도 10에 도시된 구조이면 되며, 도면의 것은 한쌍의 도전성 침상체(5,21)를 압축코일스프링(22)의 양단부에 결합하고, 다층구조의 중간부재(23)에 마련한 홀더공(23a) 내에 압축코일스프링(22)과 각 침상체(5,21)의 확경몸체부(5a,21a)를 수용하며, 중간부재(23)를 끼워지지하도록 적층한 최상층·최하층의 각 부재(8,24)에 의해 압축코일스프링(22)에 초기하중을 부여한 상태로 각 몸체부(5a,21a)를 빠짐방지하는 구성이다. 또한, 도면에 있어서의 상측 침상체(5)가 검사바늘로서 사용되고, 하측 침상체(21)가 도면에 도시된 바와 같이 외부접속용 단자부재(25)에 항상 접촉하도록 되어 있다.
그러나, 상기 솔더링볼(9)은 도 9에 도시된 바와 같이 기판(1)의 칩탑재면(1a)에 올려지도록 마련되어 있고, 솔더링볼(9)의 전체가 칩탑재면(1a)으로부터 돌출되어 있다. 그리고, 칩의 고밀도화에 의해 예컨대, 솔더링 볼(9)의 직경이 100㎛인 경우에 각 솔더링 볼(9)사이의 피치도 200㎛정도가 되며, 이에 대응하여 검사바늘도 지름을 작게 할 필요가 있다.
그와 같은 반도체칩 탑재용 기판에 대하여 상기 프로브 유니트를 이용하여 검사를 행하기 위해 기판(1)과 프로브 유니트를 근접시켰을 때, 도 11에 도시된 바와 같이, 검사바늘(상측 침상체)(5)이 풀 스트로크상태(검사바늘(5)의 선단이 최상층 부재(8)의 바늘지지공(10) 내에 몰입하는 상태)가 될 때까지 밀어넣어지는 경우가 있다. 상기한 바와 같이 검사바늘(5)의 지름이 작아짐에 따라 바늘지지공(10)의 지름도 작아지면, 솔더링볼(9)이 바늘지지공(10)의 모서리(10a)에 부딪혀 닿아 바늘지지공(10)에 손상을 준다는 문제가 발생한다. 그리고, 랜드로서 솔더링볼에 한정되지 않고, 다른 형상의 랜드에 있어서도 상기 문제가 발생될 수 있다.
이러한 과제를 해결하여, 반도체 칩 탑재용 기판에 대한 검사시에 기판측의 랜드가 부딪혀 닿아 프로브 유니트가 손상되는 것을 방지하는 것을 실현하기 위하여, 본 발명에 있어서는, 반도체 칩 또는 외부회로와의 접속용으로 복수의 단자가 배치된 반도체 칩 탑재용 기판에 대하여 전기검사를 행할 때 상기 반도체 칩 탑재용 기판에 대치(對峙)시키는 면에, 출몰가능하며 돌출방향으로 탄성바이어스된 복수의 검사바늘을 상기 복수의 단자에 대응시켜 배치한 반도체 칩 탑재용 기판의 검사용 프로브 유니트에 있어서, 상기 단자에 맞닿은 상기 검사바늘이 완전히 몰입하기 전에 상기 프로브 유니트의 일부가 상기 반도체 칩 탑재용 기판에 맞닿도록 상기 복수의 검사바늘을 배치한 부분이 상기 복수의 검사바늘을 배치한 부분을 둘러싸는 부분에 대하여 오목하게 설치되어 있는 것으로 하였다.
이에 의하면, 검사시에, 프로브 유니트의 검사바늘을 배치한 부분을 둘러싸는 부분이 먼저 기판에 부딪혀 닿고, 그에 따라 검사바늘을 배치한 부분이 기판에 부딪혀 닿는 것이 방지되기 때문에, 검사바늘을 지지하는 구멍의 모서리에 손상을 주는 것을 방지할 수 있다.
그리고, 상기 단자에 맞닿은 상기 검사바늘이 완전히 몰입하기 전에 상기 프로브 유니트의 일부가 상기 반도체 칩 탑재용 기판에 맞닿도록, 상기 일부가 상기 프로브 유니트에 마련된 볼록부로 이루어지는 것으로 하였다.
이에 의하면, 상기와 동일한 효과를 이룰 수 있으며, 볼록부를 다른 부재로 형성하여 마련할 수 있다.
도 1은 본 발명이 적용된 반도체 칩 탑재용 기판의 검사장치의 개요를 나타내는 도면이고,
도 2는 본 발명에 따른 프로브 유니트의 주요부분 사시도이고,
도 3은 본 발명에 따른 프로브 유니트의 주요부분 파단측면도이고,
도 4는 제 2의 도시예를 나타내는 프로브 유니트의 주요부분 사시도이고,
도 5는 제 3의 도시예를 나타내는 프로브 유니트의 주요부분 파단부분측단면도이고,
도 6은 제 4의 도시예를 나타내는 프로브 유니트의 주요부분 사시도이고,
도 7은 검사시에 기판이 휜 상태를 나타내는 측면도이고,
도 8은 제 5의 도시예를 나타내는 도 7에 대응하는 도면이고,
도 9는 칩의 기판에의 탑재요령을 나타내는 모식적 측면도이고,
도 10은 종래의 프로브 유니트의 주요부분 파단측면도이고,
도 11은 종래의 프로브 유니트에 있어서의 손상상태를 나타내는 주요부분 확대단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1...기판
2...기판누름용 척
3...상면측 프로브 유니트
4...하면측 프로브 유니트
5...검사바늘
5a...몸체부
6...검사바늘 배치부분
7...주연부
8...상층부재
9...솔더링볼
10...바늘지지공
10a...모서리
11...볼록부
12...단이 있는 원주부재
13...볼록형상 틀
21...도전성 침상체
22...압축코일스프링
23...중간부재
21a...몸체부
24...최하층부재
25...외부접속용 단자부재
이하, 첨부된 도면에 나타낸 구체예에 따라 본 발명의 실시형태에 대하여 상세하게 설명하기로 한다. 한편, 본 발명이 적용된 프로브 유니트에 있어서는 종래예에서 나타낸 것과 동일구조이면 되므로, 그 종래예에서 나타낸 부분과 동일한 부분에는 동일한 부호를 붙이고 그 상세한 설명을 생략하기로 한다.
도 1은 본 발명이 적용된 프로브 유니트를 이용한 검사장치의 개요를 나타내는 측면도로서, 반도체 칩 탑재용 기판(1)의 전기검사를 행하기 전의 상태를 나타내고 있다. 도면에 있어서, 기판(1)이 그 주연부를 누르는 척(2)에 의해 지지되고 있다. 기판(1)의 도면에 있어서의 상면이 칩탑재측이고, 하면이 마더보드 장착측이며, 통상 칩탑재측이 마더보드 장착측보다 핀수가 많고, 그 랜드배치면적도 좁다.
기판(1)의 상방에는 칩탑재측 랜드에 접촉시키기 위한 복수의 검사바늘이 배치된 상면측 프로브 유니트(3)가 마련되어 있고, 패키지 기판(1)의 하방에는 마더보드 장착측 랜드에 접촉시킬 복수의 검사바늘이 배치된 하면측 프로브 유니트(4)가 마련되어 있다. 그리고, 기판(1)의 칩 탑재측 랜드에 상면측 프로브 유니트(3)의 각 검사바늘을 접촉시킨 다음, 하면측 프로브 유니트(4)의 각 검사바늘을 패키지 기판(1)의 마더보드 장착측 랜드에 접촉시킨다. 또한, 그들의 각 상태로 하기 위해서는, 도시되지 않은 구동장치에 의해 각 프로브 유니트(3,4)를 상하이동시키는 것으로 가능하다.
도 2는 상면측 프로브 유니트(3)의 중앙부분을 나타내는 주요부분 파단 사시도이다. 이 상면 프로브 유니트(3)에는, 종래예의 도 9에 도시한 바와 같이 탑재되는 칩 LSI의 단자(T)에 대응하여 동일수로서 동일 배열의 복수의 검사바늘(5)이 배치되어 있다. 그리고, 각 검사바늘(5)이 배치된 검사바늘 배치부분(6)이 그 부분을 둘러싸는 주연부(7)에 대하여 오목하게 설치되어 있다. 이 오목하게 설치하는 가공은, 프로브 유니트의 최상층 부재(8)를 성형할 때 동시가공 등에 의해 형성되는 것이면 되며, 도 3에 도시된 바와 같이, 검사바늘(5)의 초기돌출방향 높이(풀 스트로크)(S)보다는 낮고, 기판(1)이 주연부(7)에 부딪혀 닿았을 때 솔더링볼(9)이 바늘지지공(10)의 모서리(10a)에 접촉하지 않는 깊이(D)로 하면 된다. 바람직하기로는 D≤S/2이다.
이와 같이 구성된 프로브 유니트(3)를 검사대상으로서의 기판(1)에 근접시키면 검사바늘(5)이 솔더링볼(9)에 맞닿고, 어느 정도의 접촉하중을 가하기 위해 프로브 유니트(3)와 기판(1)을 더 접근시키도록 하는데, 도 3에 나타낸 바와 같이, 기판(1)의 솔더링볼 장착면(1a)에 주연부(7)가 부딪혀 닿는다. 상기한 바와 같이, 주연부(7)에 대하여 검사바늘 배치부분(6)이 오목하게 설치되어 있으므로, 검사바늘 배치부분(6)에 뚫린 바늘지지공(10)의 모서리(10a)에 솔더링볼(9)이 부딪혀 닿지 않아, 그 부딪혀 닿음에 의해 모서리(10a)에 손상을 주는 것을 방지할 수 있다.
본 발명에 의하면, 검사바늘 배치부분(6)과 그 바깥부분과의 관계가 오목볼록관계이면 되고, 상기 제 1의 도시예에 한정되지 않고 각종의 형상이 있으며, 도 4에 제 2의 도시예를 나타낸다. 한편, 상기 도시예와 동일한 부분에 대하여는 동일한 부호를 붙이고 그 상세한 설명을 생략하기로 한다.
도 4의 것에 있어서는, 최상층 부재(8)에 있어서의 검사바늘 배치부분(6)을 둘러싸는 부분에 그 둘러싸는 선상에 단속적으로 복수의 볼록부(11)가 마련되어 있다. 이 볼록부(11)는 상기 깊이(D)에 상당하는 높이로 형성되어 있으면 된다. 이 제 2의 도시예에 있어서도, 검사바늘(5)이 솔더링볼(9)에 맞닿은 후에 프로브 유니트(3)와 기판(1)을 근접시키면, 기판(1)의 솔더링볼 장착면(1a)에 각 볼록부(11)가 부딪혀 닿기 때문에, 상기 도시예와 동일한 효과를 이룬다.
상기 볼록부(11)의 형성에 있어서는, 상기 도시예와 마찬가지로 최상층 부재(8)를 형성할 때 동시가공하여도 좋음은 당연하나 다른 부재를 고정설치하여도 되며, 예컨대, 테이프나 판형상의 것을 붙여도 된다. 또한, 테이프에 있어서는 다소 탄성을 가지고 압축변형하는데, 압축변형에 의해 탄성이 거의 없어진 시점에서의 높이가 상기 깊이(D)에 상당하도록 되면 좋다. 따라서, 테이프 이외의 탄성압축하는 각종 재질의 것을 사용하여도 되며, 그들의 경우에 있어서도 상기와 마찬가지로 탄성이 거의 없어진 시점에서의 높이가 상기 깊이(D)에 상당하도록 하면 된다.
이와 같이 함으로써, 최상층 부재(3)를 최하층 부재(4)와 동일형상으로 가공할 수 있어 금형의 공용화 등에 의해 적층부재의 제작비용이 상승하는 것을 방지할 수 있다. 또한, 대상에 따라 볼록부(11) 등을 마련하는 위치나 형상을 자유로이 할 수 있어 설계의 자유도가 증가하는 효과가 있다.
또한, 상기 판형상의 것에 있어서는, 그 두께가 너무 두꺼운 경우에는 일부를 매설하도록 하여도 좋다. 그와 같이 매설하는 경우에는 판형상의 것에 한정되지 않으며, 도 5에 도시된 바와 같이, 단이 있는 원주부재(12)를 그 대직경부를 중간부재(23)의 구멍(23a) 내에 동축적으로 매설하고, 소직경부의 일부를 최상층 부재(8)로부터 상방으로 소정량 t(=D)만큼 돌출시키도록 마련하여도 좋다. 이러한 경우에도 상기와 동일한 효과를 이룰 수 있다. 또한, 원주형상에 한정되지 않으며, 다른 막대형상이나 원통형상 등이어도 좋다. 또한, 그들의 축선방향 길이를 짧게 한 것을 이용하고, 또한 상방으로 탄성바이어스되도록 압축코일스프링을 예컨대 상기 구멍(23a)내에 빠짐방지상태로 수용하도록 하여도 좋다. 이러한 경우에는, 압축코일 스프링이 밀착감김상태가 될 때까지 압축되어 상기 t만큼 돌출하도록 하면 된다.
한편, 도 6에 도시된 바와 같이, 최상층 부재(8)에 있어서의 검사바늘 배치부분(6)을 둘러싸는 부분에, 전둘레에 걸쳐 사각형으로 형성되고 또한 검사바늘 배치부분(6)의 상면으로부터의 높이t(=D)의 볼록형상 틀(13)을 마련하여도 좋다. 이러한 경우에 있어서도, 그 둘러싸는 효과에 있어서는 상기 도시예와 동일하다.
또한, 상기 각 도시예에서는 기판(1)측에 솔더링볼(9)을 마련한 예에 대하여 나타내었으나, 기판(1) 측에 마련된 랜드의 형상을 특정하는 것은 아니다. 예컨대, 평면단자의 것에 있어서도, 그 단자면이 부딪혀 닿으면 바늘지지공(10)의 모서리(10a)가 손상될 우려가 있기 때문에 다른 각종 단자형상에 대하여도 효과적이다.
또한, 상기 도시예에서는 검사대상에 있어서의 칩탑재부분의 작은 면적에 대응시켜 최상층 부재(8)의 중앙부분의 좁은 범위의 둘레에 볼록부(11)(원주부재(12))나 볼록형상 틀(13)을 마련하였으나, 기판(1)을 플라스틱 기판이나 1mm이하의 세라믹 기판에 의해 형성한 경우에는, 도 1에 나타낸 바와 같은 검사장치로 검사하는 경우에는 칩 탑재부분에 발생되는 집중하중의 영향을 받아, 도 7에 도시된 바와 같이 기판(1)의 최외주측이 휘게 된다. 그러면, 기판(1)의 비교적 전면에 랜드가 배치되어 있는 마더보드 장착측의 최외주측 부분의 랜드에 하측 프로브 유니트(4)의 대응되는 검사바늘(5)이 접촉될 수 없게 된다.
도 8에 도시된 바와 같이, 볼록부(11)를 최상층 부재(8)의 최외주부 근방에 마련함으로써, 검사시에 기판(1)의 최외주 부분에 볼록부(11)가 맞닿게 되기 때문에, 상기 휨이 발생하는 것을 방지할 수 있다. 또한, 프로브 유니트(3)의 강성은 비교적 높으므로, 최외주부에 볼록부(11)를 마련한 것만으로도 중앙부의 검사바늘 배치부분(6)에 있어서의 상기 효과는 충분히 발휘된다.
이와 같이 본 발명에 의하면, 검사시에 프로브 유니트의 검사바늘을 배치한 부분을 둘러싸는 부분이 먼저 기판에 부딪혀 닿을 수 있기 때문에, 그에 의해 검사바늘을 배치한 부분이 기판에 부딪혀 닿는 것이 방지되어 검사바늘을 지지하는 구멍의 모서리에 기판측의 단자가 부딪혀 닿아 모서리가 손상되는 것을 방지할 수 있고, 솔더링볼 등 돌출형상의 단자에 효과적일 뿐만 아니라, 다른 각종 형상의 단자에 대하여도 동일한 효과를 이룰 수 있다. 또한, 프로브 유니트에 볼록부를 마련함으로써 상기와 동일한 효과를 이룰 수 있고, 볼록부를 다른 부재로 형성하여 마련할 수 있기 때문에, 프로브 유니트 자체의 설계변경을 할 필요가 없으며, 볼록부의 위치나 형상을 자유로이 설정할 수 있고, 적용을 용이하게 할 수 있다.

Claims (2)

  1. 반도체 칩 또는 외부회로와의 접속용으로 복수의 단자가 배치된 반도체 칩 탑재용 기판에 대하여 전기검사를 행할 때 상기 반도체 칩 탑재용 기판에 대치(對峙)시키는 면에 출몰가능하며 돌출방향으로 탄성바이어스된 복수의 검사바늘을 상기 복수의 단자에 대응시켜 배치한 반도체 칩 탑재용 기판의 검사용 프로브 유니트에 있어서,
    상기 단자에 맞닿은 상기 검사바늘이 완전히 몰입하기 전에 상기 프로브 유니트의 일부가 상기 반도체 칩 탑재용 기판에 맞닿도록, 상기 복수의 검사바늘을 배치한 부분이 상기 복수의 검사바늘을 배치한 부분을 둘러싸는 부분에 대하여 오목하게 설치되어 있는 것을 특징으로 하는 반도체 칩 탑재용 기판의 검사용 프로브 유니트.
  2. 반도체 칩 또는 외부회로와의 접속용으로 복수의 단자가 배치된 반도체 칩 탑재용 기판에 대하여 전기검사를 행할 때 상기 반도체 칩 탑재용 기판에 대치(對峙)시키는 면에 출몰가능하며 돌출방향으로 탄성바이어스된 검사바늘을 상기 복수의 단자에 대응시켜 배치한 반도체 칩 탑재용 기판의 검사용 프로브 유니트에 있어서,
    상기 단자에 맞닿은 상기 검사바늘이 완전히 몰입하기 전에 상기 프로브 유니트의 일부가 상기 반도체 칩 탑재용 기판에 맞닿도록, 상기 일부가 상기 프로브 유니트에 마련된 볼록부로 이루어지는 것을 특징으로 하는 반도체 칩 탑재용 기판의 검사용 프로브 유니트.
KR1020000025746A 1999-05-27 2000-05-15 반도체 칩 탑재용 기판의 검사용 프로브 유니트 KR100743587B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-148729 1999-05-27
JP11148729A JP2000340924A (ja) 1999-05-27 1999-05-27 半導体チップ搭載用基板の検査用プローブユニット

Publications (2)

Publication Number Publication Date
KR20000077271A true KR20000077271A (ko) 2000-12-26
KR100743587B1 KR100743587B1 (ko) 2007-07-27

Family

ID=15459311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000025746A KR100743587B1 (ko) 1999-05-27 2000-05-15 반도체 칩 탑재용 기판의 검사용 프로브 유니트

Country Status (4)

Country Link
JP (1) JP2000340924A (ko)
KR (1) KR100743587B1 (ko)
CN (1) CN1211664C (ko)
TW (1) TW541421B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067010B1 (ko) * 2002-11-19 2011-09-22 니혼 하츠쵸 가부시키가이샤 전기적 프로브시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004354369A (ja) * 2003-05-01 2004-12-16 Yamaha Corp プローブユニット及びその製造方法
EP1742073A1 (en) * 2004-04-27 2007-01-10 Kabushiki Kaisha Nihon Micronics Electric connecting device
EP1717590A4 (en) * 2004-12-14 2008-10-01 Advantest Corp CONTACT PIN, PROBE CARD USING SAME AND ELECTRONIC DEVICE TESTING APPARATUS
KR100734296B1 (ko) * 2005-12-19 2007-07-02 삼성전자주식회사 자체 클리닝 기능이 있는 검사장치용 소켓핀 및 이를포함하는 검사장치
JP4789686B2 (ja) * 2006-04-05 2011-10-12 株式会社ユニオンアロー・テクノロジー マイクロプローブガイドを用いるマイクロプローブユニット及び千鳥配置型マイクロプローブユニット

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276273A (ja) * 1985-09-30 1987-04-08 日本電気株式会社 Icソケツト
JPH06308196A (ja) * 1993-04-22 1994-11-04 Nitto Denko Corp テストヘッド構造
JP2940483B2 (ja) * 1996-08-28 1999-08-25 日本電気株式会社 Mcm検査治具
JPH10132895A (ja) * 1996-10-25 1998-05-22 Furukawa Electric Co Ltd:The 半導体装置の電気特性検査装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067010B1 (ko) * 2002-11-19 2011-09-22 니혼 하츠쵸 가부시키가이샤 전기적 프로브시스템

Also Published As

Publication number Publication date
TW541421B (en) 2003-07-11
CN1211664C (zh) 2005-07-20
CN1276530A (zh) 2000-12-13
KR100743587B1 (ko) 2007-07-27
JP2000340924A (ja) 2000-12-08

Similar Documents

Publication Publication Date Title
KR100370308B1 (ko) 반도체웨이퍼의탐침검사방법
US7045889B2 (en) Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US6388461B2 (en) Semiconductor inspection apparatus and inspection method using the apparatus
US7332922B2 (en) Method for fabricating a structure for making contact with a device
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
JP3757971B2 (ja) 半導体装置の製造方法
KR100743587B1 (ko) 반도체 칩 탑재용 기판의 검사용 프로브 유니트
US20020043983A1 (en) Chip-testing socket using surface mount techinology
JP3425125B2 (ja) Bgaパッケージ用ソケット
KR101399542B1 (ko) 프로브 카드
US7061261B2 (en) Semiconductor inspection device and method for manufacturing contact probe
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
GB2376353A (en) Mounting for high frequency device packages for test and/or burn-in
JP2004138576A (ja) 電気的接続装置
US6367763B1 (en) Test mounting for grid array packages
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
KR200244655Y1 (ko) 반도체 검사용 프로브 카드
KR100442054B1 (ko) 볼 그리드 어레이 타입 반도체 패키지 검사용 소켓
KR20010051757A (ko) 반도체 장치 멀티-프로브 테스트의 초음파 어시스트
JP2998751B1 (ja) ボール搭載治具およびその方法
JP2001050980A (ja) Icの電極端子用コンタクトの構造および製造方法
JPH06230032A (ja) プローブ基板
KR100644077B1 (ko) 반도체 검사용 프로브 카드의 구조
JP2002118200A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee