KR20000066958A - Method of manufacturing field emission display device - Google Patents

Method of manufacturing field emission display device Download PDF

Info

Publication number
KR20000066958A
KR20000066958A KR1019990014398A KR19990014398A KR20000066958A KR 20000066958 A KR20000066958 A KR 20000066958A KR 1019990014398 A KR1019990014398 A KR 1019990014398A KR 19990014398 A KR19990014398 A KR 19990014398A KR 20000066958 A KR20000066958 A KR 20000066958A
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
electrode layer
cathode line
gate
Prior art date
Application number
KR1019990014398A
Other languages
Korean (ko)
Other versions
KR100569269B1 (en
Inventor
성운철
고익환
이교웅
고영욱
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990014398A priority Critical patent/KR100569269B1/en
Publication of KR20000066958A publication Critical patent/KR20000066958A/en
Application granted granted Critical
Publication of KR100569269B1 publication Critical patent/KR100569269B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type

Abstract

PURPOSE: A method for making a field emission display device is provided to easily make a large area by using a photoresist layer on behalf of aluminum layer as a sacrifice layer about a forming of emitter tip. CONSTITUTION: An insulation layer(22) and a gate electrode layer(23) are sequentially formed on a substrate(20) having a cathode line(21). A gate hole is formed by etching the gate electrode layer and the insulation layer, and is partially exposed. A photoresist layer(24) is deposited on the gate electrode layer to be buried in the gate hole. The photoresist layer is light-exposed, the photoresist layer is remained to edges of the gate electrode layer and the gate hole, and a cathode line within the gate hole is exposed. Tip-forming material layer is formed on the substrate, and a cone typed emitter tip is formed on a cathode line inside of the gate hole. The tip-forming material layer and the photoresist layer are removed.

Description

전계방출 표시소자의 제조방법{Method of manufacturing field emission display device}Method of manufacturing field emission display device

본 발명은 전계방출 표시소자의 제조방법에 관한 것으로, 특히 에미터팁 형성에 대한 희생막으로서 포토레지스트막을 이용하여 공정을 단순화시킬 수 있는 전계방출 표시소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a field emission display device, and more particularly, to a method for manufacturing a field emission display device that can simplify the process by using a photoresist film as a sacrificial film for emitter tip formation.

일반적으로 전계방출 표시소자(Field Emission Display ; FED)는 FEA(field emission array)를 매트릭스-어드세스할 수 있고, CRT와 같이 전자빔으로 형광체를 자극하여 음극선 발광을 일우키는 원리를 이용한 표시기이다.In general, a field emission display (FED) is a display using a principle of matrix-accessing a field emission array (FEA) and stimulating a phosphor with an electron beam, such as a CRT, to cause cathode ray emission.

이러한 FED는 캐소드판과 애노드판과, 그들 사이에 스페이서가 개재된다. 또한, 캐소드판에는 게이트 전극과 전자를 방출하는 수개의 에미터팁이 구비되어 FEA가 형성되고, 애노드판에는 ITO(indium tin oxide) 전극과 형광체가 구비되어 전계방출 표시장치의 컬러화를 실현한다.This FED has a cathode plate and an anode plate, and a spacer is interposed therebetween. In addition, the cathode plate is provided with a gate electrode and several emitter tips for emitting electrons to form FEA, and the anode plate is provided with an indium tin oxide (ITO) electrode and a phosphor to realize colorization of the field emission display device.

한편, 전계방출 표시소자의 밝기를 결정하는 에미터 팁은 게이트 전극 층에 소정의 홀을 형성한 다음, 그 홀 내부에 금속을 원뿔형태로 증착하여 형성한다.On the other hand, the emitter tip for determining the brightness of the field emission display device is formed by forming a predetermined hole in the gate electrode layer, and then depositing a metal in the shape of a cone in the hole.

도 1a 내지 도 1d는 종래의 FED 소자의 제조방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional FED device.

도 1a를 참조하면, 글래스 또는 웨이퍼와 같은 기판(10) 상에 캐소드 라인 (11)을 형성하고, 기판 전면에 절연막(12) 및 게이트 전극층(13)을 순차적으로 형성한다. 그런 다음, 게이트 전극층(13)을 절연막(12)의 일부가 노출되도록 식각하여 0.3 내지 1.5㎛의 직경을 갖는 홀을 형성하고, 게이트 전극층(13)을 마스크로하여 노출된 절연막(12)을 불산 또는 반응성이온에칭으로 식각하여 캐소드라인(11)을 노출시켜 게이트홀(H)을 형성한다.Referring to FIG. 1A, a cathode line 11 is formed on a substrate 10 such as glass or a wafer, and an insulating film 12 and a gate electrode layer 13 are sequentially formed on the entire surface of the substrate. Then, the gate electrode layer 13 is etched to expose a portion of the insulating film 12 to form holes having a diameter of 0.3 to 1.5 μm, and the exposed insulating film 12 is fluorinated using the gate electrode layer 13 as a mask. Alternatively, the cathode line 11 is exposed by etching with reactive ion etching to form the gate hole H.

도 1b를 참조하면, 진공증착장비에 기판(11)을 장착하고, 기판(11)의 표면과 직각을 이루는 회전축에 대하여 회전시키면서 희생층으로서 알루미늄막(14)을 증착하여, 게이트홀(H)의 크기를 미세화시킨다. 이때, 알루미늄 입자가 기판 표면에 대하여 30도 각도를 이루면서 입사되어, 알루미늄막(14)이 게이트 전극층(13) 및 게이트홀(H)의 에지에 증착이 이루어져서, 게이트홀(H)의 직경이 좁아진다. 즉, 게이트홀(H)의 크기가 좁을수록 이후 형성될 팁에 형성되는 전계가 높기 때문에 저전압 구동이 가능할 뿐만 아니라 게이트 전극층(13)에 더 많은 게이트 홀 형성할 수 있으므로 방출전류를 균일하게 할 수 있다.Referring to FIG. 1B, a substrate 11 is mounted on a vacuum deposition apparatus, and an aluminum film 14 is deposited as a sacrificial layer while being rotated about a rotation axis perpendicular to the surface of the substrate 11 to form a gate hole H. Refine the size of At this time, aluminum particles are incident at an angle of 30 degrees with respect to the substrate surface, and the aluminum film 14 is deposited on the edges of the gate electrode layer 13 and the gate hole H, so that the diameter of the gate hole H is narrow. Lose. That is, the narrower the size of the gate hole H, the higher the electric field formed at the tip to be formed later, so that not only low voltage driving is possible but more gate holes can be formed in the gate electrode layer 13, so that the emission current can be made uniform. have.

도 1c를 참조하면, 도 1b의 구조 상에 팁형성용 물질막, 바람직하게 Mo막(15)을 전자빔증착(E-beam evaporation) 장비를 이용하여 증착하여, 캐소드라인 (11) 상에 원추형태의 에미터팁(15A)을 형성한 후, 도 1d에 도시된 바와 같이, 알루미늄막(14) 상부에 증착된 Mo막(15) 및 알루미늄막(14)을 리프트오프(lift off) 방식으로 제거한다.Referring to FIG. 1C, a tip-forming material film, preferably Mo film 15, is deposited on the cathode line 11 by using an E-beam evaporation apparatus on the structure of FIG. 1B. After the emitter tip 15A is formed, as shown in FIG. 1D, the Mo film 15 and the aluminum film 14 deposited on the aluminum film 14 are removed by a lift off method. .

그러나, 희생층으로서 알루미늄막을 사용하는 경우, 상기한 바와 같이 진공증착장비를 이용하여 각도를 주어서 입사시켜야 할 뿐만 아니라 회전을 하면서 알루미늄막을 증착시켜야 하기 때문에, 비교적 고난도의 공정으로 높은 정확도가 요구되므로, 대면적의 FED를 제작하는데 어려움이 있다.However, when the aluminum film is used as the sacrificial layer, as described above, not only the angle must be incident by using the vacuum deposition equipment, but also the aluminum film must be deposited while rotating, so that a high accuracy is required in a relatively high-level process. Difficulty in producing large area FED.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 에미터팁 형성에 대한 희생층으로서 알루미늄막 대신 포토레지스트막을 사용하여 대면적화에 용이하게 적용할 수 있는 새로운 전계방출 표시소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention is to solve the above-mentioned problems, and to provide a new field emission display device that can be easily applied to large area using a photoresist film instead of an aluminum film as a sacrificial layer for emitter tip formation. The purpose is to provide.

도 1a 내지 도 1d는 종래의 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.1A to 1D are cross-sectional views illustrating a conventional method for manufacturing a field emission display device.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a field emission display device according to an exemplary embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for main parts of drawing)

20 : 기판 21 : 캐소드 라인20: substrate 21: cathode line

22 : 절연막 23 : 게이트 전극층22 insulating film 23 gate electrode layer

24 : 포토레지스트막 25 : 팁형성용 물질막24: photoresist film 25: material film for forming the tip

25A : 에미터팁25A: Emitter Tip

상기한 목적을 달성하기 위한 본 발명에 따른 전계방출 표시소자의 제조방법은 상부에 캐소드 라인이 형성된 기판 상에 절연막 및 게이트 전극층을 순차적으로 형성하는 단계; 게이트 전극층 및 절연막을 식각하여 캐소드 라인의 일부를 노출시키는 게이트홀을 형성하는 단계; 게이트홀에 매립되도록 게이트 전극층 상에 포토레지스트막을 도포하는 단계; 포토레지스트막을 노광 및 현상하여 포토레지스트막을 게이트 전극층 및 게이트홀의 에지에 남도록 함과 더불어 게이트홀 내의 캐소드라인을 노출시키는 단계; 기판 상에 팁형성용 물질막을 형성하여 게이트홀 내의 캐소드라인 상에 원추형태의 에미터팁을 형성하는 단계; 및 포토레지스트막 상부의 팁형성용 물질막 및 포토레지스트막을 제거하는 단계를 포함한다.Method of manufacturing a field emission display device according to the present invention for achieving the above object comprises the steps of sequentially forming an insulating film and a gate electrode layer on a substrate having a cathode line formed thereon; Etching the gate electrode layer and the insulating layer to form a gate hole exposing a portion of the cathode line; Applying a photoresist film on the gate electrode layer so as to be embedded in the gate hole; Exposing and developing the photoresist film, leaving the photoresist film at the edges of the gate electrode layer and the gate hole, and exposing a cathode line in the gate hole; Forming a tip material layer on the substrate to form a conical emitter tip on the cathode line in the gate hole; And removing the tip forming material film and the photoresist film on the photoresist film.

또한, 캐소드 라인은 ITO와 같은 투명물질로 형성하고, 포토레지스트막의 노광은 후면노광으로 진행하는 것을 특징으로 한다.In addition, the cathode line is formed of a transparent material such as ITO, and the photoresist film is exposed to back exposure.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a field emission display device according to an exemplary embodiment of the present invention.

도 2a를 참조하면, 글래스 또는 웨이퍼와 같은 기판(20) 상에 캐소드 라인(21)을 형성한다. 바람직하게, 캐소드라인(21)은 이후 후면노광을 고려하여 ITO(Indium Tin Oxide)와 같은 투명물질로 형성한다. 그런 다음, 캐소드라인(21)이 형성된 기판 상에 절연막(22) 및 게이트 전극층(23)을 순차적으로 형성하고, 게이트 전극층(23)을 절연막(22)의 일부가 노출되도록 식각하여 홀을 형성하고, 게이트 전극층(23)을 마스크로하여 노출된 절연막(22)을 불산 또는 반응성이온에칭으로 식각하여 캐소드라인(21)을 노출시켜 게이트홀(H1)을 형성한다.Referring to FIG. 2A, a cathode line 21 is formed on a substrate 20 such as glass or a wafer. Preferably, the cathode line 21 is formed of a transparent material such as indium tin oxide (ITO) in consideration of the back exposure. Then, the insulating film 22 and the gate electrode layer 23 are sequentially formed on the substrate on which the cathode line 21 is formed, and the gate electrode layer 23 is etched to expose a portion of the insulating film 22 to form holes. The exposed insulating film 22 using the gate electrode layer 23 as a mask is etched by hydrofluoric acid or reactive ion etching to expose the cathode line 21 to form a gate hole H1.

도 2b를 참조하면, 게이트홀(H1)에 매립되도록 게이트 전극층(23) 상에 희생층으로서 포토레지스트막(24)를 도포하고 게이트 전극층(23)을 노광마스크로하여 후면노광을 진행하여 게이트홀(H1) 상의 포토레지스트막(24A)을 노광시킨다. 그 후, 현상공정을 진행하여 노광된 포토레지스트막(24A)을 제거하여 도 2c에 도시된 바와 같이, 포토레지스트막(24)이 게이트 전극층(13) 및 게이트홀(H)의 에지에 남겨지고, 게이트홀(H)의 직경이 좁아진다. 즉, 게이트홀(H)의 크기가 좁을수록 이후 형성될 팁에 형성되는 전계가 높기 때문에 저전압 구동이 가능할 뿐만 아니라 게이트 전극층(13)에 더 많은 게이트 홀 형성할 수 있으므로 방출전류를 균일하게 할 수 있다.Referring to FIG. 2B, a photoresist film 24 is coated on the gate electrode layer 23 as a sacrificial layer so as to be embedded in the gate hole H1, and the backside exposure is performed using the gate electrode layer 23 as an exposure mask. The photoresist film 24A on (H1) is exposed. Thereafter, the development process is performed to remove the exposed photoresist film 24A so that the photoresist film 24 is left at the edges of the gate electrode layer 13 and the gate hole H, as shown in FIG. 2C. The diameter of the gate hole H is narrowed. That is, the narrower the size of the gate hole H, the higher the electric field formed at the tip to be formed later, so that not only low voltage driving is possible but more gate holes can be formed in the gate electrode layer 13, so that the emission current can be made uniform. have.

그리고 나서, 도 2d에 도시된 바와 같이, 도 2c의 구조 상에 팁형성용 물질막(25)을 전자빔증착 장비를 이용하여 증착하여, 캐소드라인(21) 상에 원추형태의 에미터팁(25A)을 형성한다. 바람직하게, 팁형성용 물질막(25)은 Mo막, MoW막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성한다. 그 후, 도 2e에 도시된 바와 같이, 포토레지스트막(24) 상부에 증착된 팁형성용 물질막(25) 및 포토레지스트막(24)을 제거한다.Then, as shown in FIG. 2D, the tip forming material film 25 is deposited on the structure of FIG. 2C by using an electron beam deposition apparatus, and the cone-shaped emitter tip 25A is formed on the cathode line 21. To form. Preferably, the tip forming material film 25 is formed of one film selected from the group consisting of Mo film, MoW film and W film. Thereafter, as shown in FIG. 2E, the tip forming material film 25 and the photoresist film 24 deposited on the photoresist film 24 are removed.

상기한 본 발명에 의하면, 에미터팁 형성에 대한 희생층으로서 알루미늄막 대신에 포토레지스트막을 사용하기 때문에, 종래와 같은 고난도 및 고정확도가 요구되는 진공증착장비가 요구되지 않고, 캐소드 라인 물질로서 ITO와 같은 투명물질을 사용하고 포토레지스트막을 후면노광으로 패터닝하기 때문에, 공정이 단순해진다. 또한, 대면적화에 대응하는 FED의 제작이 용이해지고, 비용이 절감될 뿐만 아니라 수율이 향상되는 효과를 얻을 수 있다,According to the present invention described above, since a photoresist film is used instead of an aluminum film as a sacrificial layer for emitter tip formation, a vacuum deposition apparatus requiring high difficulty and high accuracy as in the prior art is not required, and ITO and ITO are used as cathode line materials. Since the same transparent material is used and the photoresist film is patterned by back exposure, the process is simplified. In addition, it is easy to manufacture the FED corresponding to the large area, it is possible to obtain the effect of not only reducing the cost but also improving the yield.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.

Claims (3)

상부에 캐소드 라인이 형성된 기판 상에 절연막 및 게이트 전극층을 순차적으로 형성하는 단계;Sequentially forming an insulating film and a gate electrode layer on a substrate on which a cathode line is formed; 상기 게이트 전극층 및 절연막을 식각하여 상기 캐소드 라인의 일부를 노출시키는 게이트홀을 형성하는 단계;Etching the gate electrode layer and the insulating layer to form a gate hole exposing a portion of the cathode line; 상기 게이트홀에 매립되도록 상기 게이트 전극층 상에 포토레지스트막을 도포하는 단계;Applying a photoresist film on the gate electrode layer to be buried in the gate hole; 상기 포토레지스트막을 노광 및 현상하여 상기 포토레지스트막을 상기 게이트 전극층 및 게이트홀의 에지에 남도록 함과 더불어 상기 게이트홀 내의 캐소드라인을 노출시키는 단계;Exposing and developing the photoresist film to leave the photoresist film at edges of the gate electrode layer and the gate hole and to expose the cathode line in the gate hole; 상기 기판 상에 팁형성용 물질막을 형성하여 상기 게이트홀 내의 캐소드라인 상에 원추형태의 에미터팁을 형성하는 단계; 및Forming a tip material layer on the substrate to form a conical emitter tip on a cathode line in the gate hole; And 상기 포토레지스트막 상부의 팁형성용 물질막 및 상기 포토레지스트막을 제거하는 단계를 포함하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.And removing the tip-forming material film and the photoresist film on the photoresist film. 제 1 항에 있어서, 상기 캐소드 라인은 ITO와 같은 투명물질로 형성하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.The method of claim 1, wherein the cathode line is formed of a transparent material such as ITO. 제 2 항에 있어서, 상기 포토레지스트막의 노광은 후면노광으로 진행하는 것을 특징으로 하는 전계방출 표시소자의 제조방법.The method of claim 2, wherein the photoresist film is exposed to backside exposure.
KR1019990014398A 1999-04-22 1999-04-22 Method of manufacturing field emission display device KR100569269B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014398A KR100569269B1 (en) 1999-04-22 1999-04-22 Method of manufacturing field emission display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014398A KR100569269B1 (en) 1999-04-22 1999-04-22 Method of manufacturing field emission display device

Publications (2)

Publication Number Publication Date
KR20000066958A true KR20000066958A (en) 2000-11-15
KR100569269B1 KR100569269B1 (en) 2006-04-10

Family

ID=19581596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014398A KR100569269B1 (en) 1999-04-22 1999-04-22 Method of manufacturing field emission display device

Country Status (1)

Country Link
KR (1) KR100569269B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786856B1 (en) * 2001-09-27 2007-12-20 삼성에스디아이 주식회사 Method for manufacturing field emission display device using reverse exposure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008265A (en) * 1995-07-20 1997-02-24 이우복 Method for manufacturing 3-pole field emitter coated with metal
KR100223057B1 (en) * 1997-07-25 1999-10-15 이계철 Manufacture or field emission device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786856B1 (en) * 2001-09-27 2007-12-20 삼성에스디아이 주식회사 Method for manufacturing field emission display device using reverse exposure

Also Published As

Publication number Publication date
KR100569269B1 (en) 2006-04-10

Similar Documents

Publication Publication Date Title
US6699642B2 (en) Method of manufacturing triode carbon nanotube field emitter array
KR100343222B1 (en) Method for fabricating field emission display
US5675210A (en) Method of fabricating a field emission device
KR100351070B1 (en) fablication methode of field effect display
KR20050086230A (en) Electron emission display and method for fabricating thereof
JPH1186719A (en) Manufacture of field emission element
KR100569269B1 (en) Method of manufacturing field emission display device
KR100519754B1 (en) Field emission display with double gate structure and method of manufacturing thereof
KR20020057791A (en) Manufacturing method of triode carbon nanotube field emission array
US5827100A (en) Method for manufacturing field emission device
US5930590A (en) Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP)
KR100577780B1 (en) Method of manufacturing field emission display device
KR20000066956A (en) Method of manufacturing field emission display device
JP2950380B2 (en) Method of manufacturing field emission device
KR20010003055A (en) Method of manufacturing field emission display device
KR100260262B1 (en) A metal tip array forming method of fed
KR100343212B1 (en) Horizontal field emission display and fabricating method thereof
KR100282261B1 (en) Field emission cathode array and its manufacturing method
KR100292829B1 (en) Method for fabrication a tripolar mo tip emission display
KR100405971B1 (en) Structure and formation method for focusing electrode in field emssion display
KR20020031819A (en) Manufacturing method for field emission display
KR100205056B1 (en) Manufacturing method of volcano typed metal fea
KR100287116B1 (en) Field emission display device for driving low voltage and manufacturing method thereof
KR20020009067A (en) Field emitter of field emission display device and manufacturing method thereof
KR100452693B1 (en) Method Of Fabricating Field Emission Device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 14

EXPY Expiration of term