KR100223057B1 - Manufacture or field emission device - Google Patents
Manufacture or field emission device Download PDFInfo
- Publication number
- KR100223057B1 KR100223057B1 KR1019970035033A KR19970035033A KR100223057B1 KR 100223057 B1 KR100223057 B1 KR 100223057B1 KR 1019970035033 A KR1019970035033 A KR 1019970035033A KR 19970035033 A KR19970035033 A KR 19970035033A KR 100223057 B1 KR100223057 B1 KR 100223057B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tip
- gate
- field emission
- emission device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0413—Microengineered point emitters
- H01J2329/0415—Microengineered point emitters conical shaped, e.g. Spindt type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0426—Coatings on the emitter surface, e.g. with low work function materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전계방출소자의 제조방법에 관한 것으로서, 산화막 패턴을 마스크로 실리콘 웨이퍼 표면을 경사식각하여 팁을 형성하고, 표면을 열산화시켜 팁을 날카롭게 한 후, 게이트와의 절연을 위한 산화막과 게이트가 되는 금속막을 증착하되, 수직축을 중심으로 대략 20∼40°로 퍼지면서 증착되어 마스크 산화막 패턴과 열산화막 상에 형성된 부분간이 서로 연결되지 않도록 형성하고, 비스듬한 방향에서 빔을 보내어 희생막을 증착하여 게이트 구멍의 안쪽면과 실리콘 팁의 밑 부분까지 증착되도록한 후, 노출되어 있는 열산화막을 제거하여 마스크 산화막 패턴상부의 층들은 리프트 오프로 제거되고, 팁 부분만이 노출되도록 하고, 전면에 보호막을 형성한후, 상기 희생 알루미늄막과 그 상부의 보호막을 제거하면 팁만을 감싸는 게이트와 절연된 보호막을 가지는 전계방출소자를 형성하였으므로, 실리콘 음극 팁에 보호막이 코팅되어 실리콘 팁의 수명이 길어지고, 게이트와 실리콘 음극부분이 전기적으로 단절되므로 게이트 누설 전류가 감소하고 게이트에 거는 전압도 증가시킬 수 있어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field emission device, wherein an oxide pattern and a gate are inclined to etch a silicon wafer surface to form a tip, and the surface is thermally oxidized to sharpen the tip, and then an oxide film and a gate for insulating the gate. A metal film is deposited, and is deposited while spreading about 20 to 40 ° about a vertical axis so that the mask oxide film pattern and the portions formed on the thermal oxide film are not connected to each other, and a beam is sent in an oblique direction to deposit a sacrificial film. After the inner surface of the hole and the bottom of the silicon tip are deposited, the exposed thermal oxide layer is removed to remove the layers on the mask oxide pattern by lift-off, so that only the tip portion is exposed, and a protective film is formed on the front surface. After removing the sacrificial aluminum film and the protective film thereon, the gate is insulated from the gate covering only the tip. Since the field emission device having the arc film is formed, the protective film is coated on the silicon negative electrode tip to extend the life of the silicon tip, and the gate and the silicon negative electrode are electrically disconnected, thereby reducing the gate leakage current and increasing the voltage applied to the gate. Therefore, process yield and device operation reliability can be improved.
Description
본 발명은 실리콘 전계방출소자의 제조방법에 관한 것으로서, 특히 실리콘팁에 희생층으로 게이트 박막과 절연층을 덮은 후에 다이아몬드상 카본, 실리콘 카바이드, 다이아몬드, 몰리브데늄 등의 보호막을 증착하면 보호막이 실리콘 팁에만 증착되고 소자의 다른 부분에는 남지 않아 게이트와 실리콘 팁 사이의 전기 저항이 보호막을 증착하기 전과 같이 유지되어 소자에 거는 전압을 더 높일 수 있고 유전파괴에 의한 소자 파괴를 방지할 수 있는 실리콘 전계전자 방출 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon field emission device. In particular, a protective film is formed by depositing a protective film of diamond-like carbon, silicon carbide, diamond, or molybdenum after covering a gate thin film and an insulating layer with a sacrificial layer on a silicon tip. The silicon field is deposited only on the tip and does not remain on other parts of the device, so that the electrical resistance between the gate and the silicon tip remains the same as before the protective film was deposited, resulting in higher voltages across the device and preventing device destruction by dielectric breakdown. A method for manufacturing an electron emitting device.
전계방출 소자는 도체에 강한 전기장을 걸면 전자가 전위 장벽을 넘어 진공으로 방출되는 전계 방출 특성과, 각이진 부분에 전계가 집중되는 현상을 이용하여 전자가 방출될 음극 도체를 뾰족하게 만들고 근거리에 게이트를 설치하면 비교적 낮은 게이트 전압과 캐소드 전압을 인가하여 냉전자를 방출시키는 소자로서, 전계방출 전류를 게이트에 거는 전압으로 조절할 수 있다.A field emission device uses a field emission characteristic in which electrons are released into a vacuum across a potential barrier when a strong electric field is applied to the conductor, and a phenomenon in which an electric field is concentrated at an angled portion sharpens a cathode conductor to which electrons are emitted and gates at a short distance. When the device is installed, the device emits cold electrons by applying a relatively low gate voltage and cathode voltage, and the field emission current can be adjusted to a voltage applied to the gate.
이러한 전계 방출 소자는 스위칭 속도가 빠른 고속 소자, 압력 센서, 마이크로파의 증폭 및 혼합, 적외선 탐지기 등에 이용할 수 있으며, 방출된 전자가 형광막에 부딪칠 때 발광하는 현상을 이용하면 전계방출소자를 이용하여 밝고, 전력 소모가 작으며, 생산비가 낮고, 시야각이 넓은 평판 디스플레이인 전계방출표시소자(field emission display; 이하 FED라 칭함)를 만들 수 있는데, 상기 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다. 특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉 LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그 보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상되며, LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.Such field emission devices can be used for high speed devices with high switching speed, pressure sensors, amplification and mixing of microwaves, infrared detectors, and the like, and emit light when the emitted electrons strike the fluorescent film. Field emission displays (FEDs), which are bright, low power consumption, low production costs, and wide viewing angles, can be manufactured. The FED is a CRT high-definition and liquid crystal display (liquid crystal). Display (hereinafter referred to as LCD) has all the advantages of the light and thin type, attracting attention as a next-generation display device. In particular, the FED can not only manufacture the thin and thin, but also solve the problems of process yield, manufacturing cost, and enlargement, which are crucial disadvantages of the LCD. That is, in case of LCD, even if one unit pixel is defective, the whole product is treated as defective. However, FED has a smaller number of unit pixels in one pixel group, so even if one or two unit pixels are defective, There is no abnormality in the operation of the product, the overall yield is improved, and compared with the LCD, the structure is simple, the power consumption is small, the unit cost is low, and is suitable for the portable display device.
초기의 FED는 공동에 의해 외부로 노출되어 있으며, 꼭지부를 갖는 원뿔형 캐소드와, 상기 캐소드의 양측에 정렬되어 있는 게이트와 상기 게이트와 일정간격 이격되어 있는 애노드로 구성되어 각각이 CRT의 캐소드, 그리드 및 애노드와 대응된다.Initially, the FED is exposed to the outside by a cavity, and is composed of a conical cathode having a vertex, a gate arranged on both sides of the cathode, and an anode spaced apart from the gate, each of which includes a cathode, a grid, and a cathode. Corresponds to the anode.
상기의 FED는 캐소드에 전압이 인가되어 캐소드의 꼭지부에 집중된 전장에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어 있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 량을 조절한다.In the FED, a voltage is applied to the cathode, and electrons are emitted by the electric field concentrated at the tip of the cathode, and the emitted electrons are guided by the anode to which a positive voltage is applied to emit the fluorescent material applied to the anode. The gate controls the direction and amount of electrons.
종래 기술에 따른 전계방출소자에서 실리콘을 음극으로 사용하여 전계방출소자를 만들면 고도로 발전한 반도체 공정 기술을 응용할 수 있으므로 소자의 고집적화, 공정의 용이함 등의 편리함이 있으나, 실리콘 자체의 높은 전기 저항, 재질의 약함, 나쁜 열전도도 등의 단점 때문에 음극의 수명이 길지 못하게 된다. 그러므로 실리콘 음극 바늘위에 몰리브데늄, 크롬, 다이아몬드상 카본, 다이아몬드 등과 같이 단단하고, 전기 저항이 적으며, 열전도율이 좋은 물질을 보호막으로 코팅하게 된다.In the field emission device according to the prior art, if silicon is used as a cathode to make a field emission device, a highly developed semiconductor process technology can be applied, so that there is convenience such as high integration of the device and ease of processing. Disadvantages such as weakness, poor thermal conductivity, etc. make the life of the cathode not long. Therefore, a protective film is coated on the silicon anode needle with a hard, low electrical resistance and good thermal conductivity such as molybdenum, chromium, diamond-like carbon, and diamond.
상기와 같은 종래 기술에 따른 전계방출소자의 제조방법은 팁 형상의 음극과 절연막 및 게이트막의 삼극관 구조를 완성한 후, 보호막을 증착하게 되는데, 상기의 저항이 낮은 보호막이 소자의 모든 표면을 고르게 덮어 음극 팁과 게이트 막이 보호막을 통해 연결되어 음극과 게이트 사이의 전기 저항이 낮아져 게이트에 걸 수 있는 전압이 제한되므로 음극에서 나오는 전류를 제대로 조절하기 어렵고, 보호막을 통해 게이트로 누설되는 전류가 많아져 전력 소모가 증가하고, 소자의 온도를 상승시켜 소자의 동작 특성이 떨어지고, 게이트 전압이 높아지면 보호막을 통해 유전 파괴가 쉽게 일어나 소자가 파괴되어 공정수율 및 소자동작의 신뢰성을 떨어뜨리는 문제점이 있다.In the method of manufacturing a field emission device according to the prior art as described above, after completing the triode structure of the tip-shaped cathode, the insulating film, and the gate film, the protective film is deposited, and the low-resistance protective film evenly covers all surfaces of the device. The tip and gate film are connected through a protective film, which lowers the electrical resistance between the cathode and the gate, limiting the voltage across the gate, making it difficult to properly regulate the current from the cathode, and the current leaking into the gate through the protective film increases power consumption. Increasing the temperature, increasing the temperature of the device, the operating characteristics of the device is lowered, the gate voltage is increased, the dielectric breakdown through the protective film is easy to break the device has a problem of lowering the process yield and the reliability of the device operation.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 음극 팁 보호막을 증착하기 전에 실리콘 음극 바늘의 끝 부분만 남기고 게이트를 막을 비롯한 소자의 모든 표면을 알루미늄 박막으로 덮고, 다이아몬드상 카본이나 다이아몬드나 몰리브데늄 등의 보호막을 증착한 후에 소자를 산성 용액에 넣어 습식 식각함으로서, 알루미늄 박막이 용해되면서 알루미늄 박막 위에 증착되었던 보호막도 같이 제거되고, 실리콘 팁 끝 부분에 증착한 보호막은 남도록하여 실리콘 팁에만 보호막을 덮어, 음극과 게이트 사이의 전기 저항의 감소를 방지하여 팁의 재질은 단단하게 하고 열전도도를 좋게하여 팁의 수명을 연장시키며, 누설 전류 및 유전 파괴를 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 전계방출소자의 제조방법을 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to cover all the surface of the device, including the gate film with a thin film of aluminum, leaving only the tip of the silicon cathode needle before depositing the cathode tip protective film, diamond-like carbon After depositing a protective film such as diamond or molybdenum and wet etching the device in an acidic solution, as the aluminum thin film is dissolved, the protective film deposited on the aluminum thin film is also removed, leaving the protective film deposited at the tip of the silicon tip. The protective film is covered only on the silicon tip to prevent the reduction of the electrical resistance between the cathode and the gate, which makes the tip harder and improves the thermal conductivity to prolong the life of the tip, and prevents leakage current and dielectric breakdown, resulting in process yield and device Method for manufacturing field emission device that can improve the reliability of operation To provide.
도1a 내지 도 1j는 본 발명에 따른 전계방출소자의 제조 공정도.1A to 1J are manufacturing process diagrams of the field emission device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설* Description of symbols for the main parts of the drawings;
101 : 실리콘 웨이퍼 102a : 마스크 산화막101 silicon wafer 102a mask oxide film
102b : 열산화막 103 : 층간절연 산화막102b: thermal oxide film 103: interlayer insulating oxide film
104 : 금속막 105 : 알루미늄막104: metal film 105: aluminum film
106 : 보호막106: protective film
상기와 같은 목적을 달성하기 위한 본 발명에 따른 전계방출소자의 제조방법의 특징은Features of the method for manufacturing a field emission device according to the present invention for achieving the above object
실리콘기판상에 마스크 산화막 패턴을 형성하는 공정과,Forming a mask oxide film pattern on a silicon substrate;
상기 마스크 산화막 패턴에 의해 노출되어 있는 실리콘 기판을 식각하여 경사진 팁을 형성하는 공정과,Etching the silicon substrate exposed by the mask oxide film pattern to form an inclined tip;
상기 팁이 형성되어 있는 실리콘기판의 표면을 열산화시켜 열산화막을 형성하여 팁의 크기를 결정하는 공정과,Thermally oxidizing the surface of the silicon substrate on which the tip is formed to form a thermal oxide film to determine the size of the tip;
상기 열산화막과 마스크 산화막상에 게이트와 팁의 절연을 위한 층간절연막을 형성하되, 수직축에 대하여 일정각을 갖고 퍼지도록하여 상기 마스크 산화막 패턴과 열산화막 상에 형성된 부분이 서로 연결되지 않도록 형성하는 공정과,Forming an interlayer insulating film for insulating the gate and the tip on the thermal oxide film and the mask oxide film, but spreading at a predetermined angle with respect to the vertical axis so that the portion formed on the mask oxide film pattern and the thermal oxide film is not connected to each other and,
상기 층간절연막상에 게이트가 되는 금속층을 형성하되, 상기 마스크 산화막 패턴과 열산화막 상에 형성된 부분이 서로 연결되지 않도록 형성하는 공정과,Forming a metal layer serving as a gate on the interlayer insulating layer, wherein the metal oxide layer is formed so that the portions formed on the mask oxide layer pattern and the thermal oxide layer are not connected to each other;
상기 구조의 전표면에 제거가 용이한 희생막을 형성하되, 비스듬한 방향에서 빔을 보내어 게이트 구멍의 안쪽면과 실리콘 팁의 밑 부분까지 증착되도록 하는 공정과,Forming an easy-to-remove sacrificial film on the entire surface of the structure, and sending a beam in an oblique direction to be deposited to the inner surface of the gate hole and the bottom of the silicon tip;
상기 노출되어 있는 열산화막을 제거하면서 상기 마스크 산화막 패턴 상부의 층들까지 제거하여, 실리콘 팁이 노출되도록하는 공정과,Removing the exposed thermal oxide layer and removing the layers on the mask oxide layer pattern to expose the silicon tip;
상기 구조의 전표면에 보호막을 형성하는 공정과,Forming a protective film on the entire surface of the structure;
상기 희생막과 그 상부의 보호막의 제거하여 실리콘 팁을 감싸는 게이트와 절연된 보호막 패턴을 형성하는 공정을 구비함에 있다.And removing the sacrificial layer and the protective layer thereon to form a protective layer pattern insulated from the gate surrounding the silicon tip.
이하, 본 발명에 따른 전계방출소자의 제조방법에 관하여 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a field emission device according to the present invention will be described in detail with reference to the accompanying drawings.
먼저, 소정의 단결정 실리콘 웨이퍼, 예를들어 결정방향(100), 지름 4인치 n형의 웨이퍼(101)에 전기 전도도를 증가시키기 위해 인을 도핑한 후, 마스크로 사용될 산화막(102a)를 산화로에서 성장시킨다. (도 1a 참조).First, phosphorus is doped to increase electrical conductivity in a predetermined single crystal silicon wafer, for example, in the crystal direction 100, a 4 inch n-
그다음 상기 산화막(102a)상에 사진노광 공정으로 감광막 패턴(도시되지 않음)을 형성한 후, 상기 감광막 패턴을 마스크로 하여 노출되어있는 산화막(102a)을 건식 식각 방법으로 이방성 식각하여 산화막(102a) 패턴을 형성한다. (도 1b 참조).Thereafter, a photoresist pattern (not shown) is formed on the oxide film 102a by a photoexposure process, and then anisotropic etching of the exposed oxide film 102a using the photoresist pattern as a mask is performed by dry etching to form the oxide film 102a. Form a pattern. (See FIG. 1B).
그후, 상기 산화막(102a)을 마스크로 사용하여 노출되어있는 실리콘 웨이퍼(101)를 건식 식각 방법으로 등방성 식각하여 경사진 팁 형상으로 형성한다. (도 1c 참조).Thereafter, using the oxide film 102a as a mask, the exposed
그다음 상기 실리콘 팁을 더 날카롭게 만들기 위해 웨이퍼(101)의 표면을 산화시켜 산화막(102b)을 형성하면, 산화로에서 성장된 산화막 두께의 45%가 실리콘 밑으로 파고 들어가는 특성이 있으므로 경사식각된 실리콘 팁의 목 두께를 정확히 알면 이 성질을 이용하여 날카로운 팁을 형성할 수 있다. (도 1d 참조).Then, when the surface of the
그후, 상기 산화막(102a)과 산화막(102b) 상에 상기 실리콘 웨이퍼(101)와 게이트 금속막 사이를 절연시키기 위한 산화막(103)을 전자빔증착법으로 증착한다. 이때 증착되는 산화막(103)은 수직축을 중심으로 대략 20∼40°로 퍼지면서 증착되어 산화막(102a) 상에 형성된 부분과 산화막(102b) 상에 형성된 부분간에는 서로 연결되지 않는다. (도 1e 참조).Thereafter, an
그다음 상기 산화막(103) 상에 게이트로 사용할 금속막(104)을 전자빔 증착법으로 증착한다. 이때에도 산화막 증착시와 같이 수직축을 중심으로 대략 20∼30°로 퍼지면서 증착되어 산화막(102a) 상에 형성된 부분과 산화막(102b) 상에 형성된 부분이 서로 연결되지 않는다. (도 1f 참조).Next, a
그후, 상기 금속막(104)으로된 게이트와 실리콘 팁 밑 부분에 보호막이 붙지 않도록 수직축을 중심으로 웨이퍼(101)를 회전시키면서 수평에서 20∼30°방향으로부터 플락스를 보내어 희생층으로 사용될 알루미늄막(105)을 상기 구조의 전표면에 형성한다. 이때에도 팁의 상부에 형성되는 알루미늄 막은 경사진 부분에 형성된 알루미늄막과 연결되지 않는다. (도 1g 참조).Thereafter, the aluminum film to be used as a sacrificial layer by sending the flux from the horizontal direction of 20 to 30 ° while rotating the
그다음 상기 노출되어있는 산화막(102b)를 제거하면, 상기 실리콘 팁의 상부에 위치하는 알루미늄막(105)과 금속막(104) 및 산화막(103), (102a)이 모두 제거되어 실리콘 팁의 표면이 노출된다. (도 1h 참조).Then, when the exposed oxide film 102b is removed, all of the
그후, 상기 구조의 전표면에 직선증착법(line-of-sight)인 전자빔 증착법이나 레이저 용발(ablation) 등의 방법으로 다이아몬드상 카본, 몰리브데늄, 다이아몬드 등과 같은 저저항, 고강도의 보호막(106)을 형성한다. 이때도 팁 부분과 희생막 부분은 서로 연결되지 않는다. (도 1i 참조).Subsequently, a low-resistance, high-strength
그다음 상기 알루미늄막(105)을 습식 식각 방법으로 식각함으로써 필요없는 부분에 증착된 보호막(106)을 리프트-오프(lift-off) 방법으로 제거하여 전계방출소자를 완성한다. (도 1j 참조).Then, the
이상에서 설명한 바와 같이, 본 발명에 따른 전계방출소자의 제조방법은 산화막 패턴을 마스크로 실리콘 웨이퍼 표면을 경사식각하여 팁을 형성하고, 표면을 열산화시켜 팁을 날카롭게한 후, 게이트와의 절연을 위한 산화막과 게이트가 되는 금속막을 증착하되, 수직축을 중심으로 대략 20∼40°로 퍼지면서 증착되어 마스크 산화막 패턴과 열산화막 상에 형성된 부분간이 서로 연결되지 않도록 형성하고, 비스듬한 방향으로 빔을 보내어 희생막을 증착하여 게이트 구멍의 안쪽면과 실리콘 팁의 밑 부분까지 증착되도록한 후, 노출되어 있는 열산화막을 제거하면 마스크 산화막 패턴상부의 층들은 리프트 오프로 제거되고, 팁 부분만이 노출되도록하고, 전면에 보호막을 형성한 후, 상기 희생 알루미늄과 그 상부의 보호막을 제거하면 팁만을 감싸는 게이트와 절연된 보호막을 가지는 전계방출소자를 형성하였으므로, 실리콘 음극 팁에 보호막이 코팅되어 실리콘 팁의 수명이 길어지고, 게이트와 실리콘 음극부분이 전기적으로 단절되므로 게이트 누설 전류가 감소하고 게이트에 거는 전압도 증가시킬 수 있어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, in the method of manufacturing the field emission device according to the present invention, the silicon wafer surface is inclined etched using the oxide film pattern as a mask to form a tip, and the surface is thermally oxidized to sharpen the tip, and then insulation from the gate is removed. Depositing an oxide film and a metal film serving as a gate, and being deposited while spreading at about 20 to 40 ° around a vertical axis so that the mask oxide pattern and the portions formed on the thermal oxide film are not connected to each other, and the beam is sent in an oblique direction. The film is deposited so that the inner surface of the gate hole and the bottom of the silicon tip are deposited, and then removing the exposed thermal oxide layer, the layers over the mask oxide pattern are lifted off, leaving only the tip portion exposed, After the protective film is formed on the sacrificial aluminum and the upper protective film is removed, the gay wrap around the tip only Since a field emission device having a protective film insulated from the dielectric layer is formed, a protective film is coated on the silicon negative electrode tip to extend the life of the silicon tip, and the gate and the silicon negative electrode are electrically disconnected, thereby reducing the gate leakage current and the voltage applied to the gate. There is an advantage that can be increased to improve the process yield and the reliability of device operation.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970035033A KR100223057B1 (en) | 1997-07-25 | 1997-07-25 | Manufacture or field emission device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970035033A KR100223057B1 (en) | 1997-07-25 | 1997-07-25 | Manufacture or field emission device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990011794A KR19990011794A (en) | 1999-02-18 |
KR100223057B1 true KR100223057B1 (en) | 1999-10-15 |
Family
ID=19515651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970035033A KR100223057B1 (en) | 1997-07-25 | 1997-07-25 | Manufacture or field emission device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100223057B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019226966A1 (en) * | 2018-05-25 | 2019-11-28 | Kla-Tencor Corporation | Metal protective layer for electron emitters with a diffusion barrier |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100569269B1 (en) * | 1999-04-22 | 2006-04-10 | 비오이 하이디스 테크놀로지 주식회사 | Method of manufacturing field emission display device |
KR20000066956A (en) * | 1999-04-22 | 2000-11-15 | 김영환 | Method of manufacturing field emission display device |
KR100577780B1 (en) * | 1999-04-22 | 2006-05-10 | 비오이 하이디스 테크놀로지 주식회사 | Method of manufacturing field emission display device |
-
1997
- 1997-07-25 KR KR1019970035033A patent/KR100223057B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019226966A1 (en) * | 2018-05-25 | 2019-11-28 | Kla-Tencor Corporation | Metal protective layer for electron emitters with a diffusion barrier |
US10714294B2 (en) | 2018-05-25 | 2020-07-14 | Kla-Tencor Corporation | Metal protective layer for electron emitters with a diffusion barrier |
CN112088417A (en) * | 2018-05-25 | 2020-12-15 | 科磊股份有限公司 | Metal protective layer for electron emitters with diffusion barrier |
Also Published As
Publication number | Publication date |
---|---|
KR19990011794A (en) | 1999-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06223707A (en) | Silicon field emission device and its manufacture | |
KR100223057B1 (en) | Manufacture or field emission device | |
KR100260260B1 (en) | Method of manufacturing fed | |
JP3502883B2 (en) | Cold electron-emitting device and method of manufacturing the same | |
KR100260270B1 (en) | A field emitter array forming method of fed | |
KR100257565B1 (en) | Manufacture method of field emission display | |
KR100260259B1 (en) | Method of manufacturing fed | |
JPH1012166A (en) | Electric field emission image display device and manufacture thereof | |
KR100258174B1 (en) | Field emission device with stable electron emissions and its fabrication method | |
KR19990043837A (en) | Manufacturing method of field emission display device | |
KR100276605B1 (en) | Field emission display device capable of insulating between cathode lines and its manufacturing method | |
US6351059B1 (en) | Field-emission type cold cathode and application thereof | |
KR19990043839A (en) | Manufacturing method of field emission display device | |
KR19990016874A (en) | Manufacturing method of field electron emission device | |
KR100257570B1 (en) | Method for producing a volcano-type metal field emitter array of fed7351 h01j 17/49 | |
KR19990043864A (en) | Manufacturing method of field emission display device | |
KR100254674B1 (en) | Resistive layer for field emission display | |
US5892320A (en) | Field emission display with self-aligned grid | |
KR19990011782A (en) | Manufacturing method of field emission display device | |
KR100852764B1 (en) | Manufacturing method of a semiconductor vacuum tube | |
KR19990043833A (en) | Manufacturing method of field emission device | |
KR19990011783A (en) | Manufacturing method of field emission display device | |
KR20070012133A (en) | Electron emission device and electron emission display device having the same and method for manufacturing thereof | |
KR20000002663A (en) | Method of pad line formation of field emission display(fed) | |
KR19990043881A (en) | Field emission device using side emitter and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090706 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |