KR20000066731A - method of manufacturing capacitor in semiconductor memory device - Google Patents
method of manufacturing capacitor in semiconductor memory device Download PDFInfo
- Publication number
- KR20000066731A KR20000066731A KR1019990014034A KR19990014034A KR20000066731A KR 20000066731 A KR20000066731 A KR 20000066731A KR 1019990014034 A KR1019990014034 A KR 1019990014034A KR 19990014034 A KR19990014034 A KR 19990014034A KR 20000066731 A KR20000066731 A KR 20000066731A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- hydrogen gas
- memory device
- semiconductor memory
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Abstract
Description
본 발명은 반도체 메모리 장치의 제조 방법에 관한 것으로, 특히 반도체 메모리 장치의 캐패시터 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of manufacturing a capacitor of a semiconductor memory device.
반도체 메모리 장치는 크게 데이터의 휘발 특성이 있는 램(RAM : Random Access Memory)제품들과 휘발 특성이 없는 롬(ROM ; Read Only Memory)제품들로 구분될 수 있다. 상기 램 제품들중에서 특히 디램(DRAM ; Dynamic Random Access Memory)은 단위셀의 캐패시터에 데이터를 저장하는 메모리 장치로서, 캐패시터의 정전 용량, 즉 캐패시턴스에 의해 데이터의 저장능력이 좌우된다. 따라서 상기 캐패시턴스가 부족할 경우에는 데이터를 저장한 후 다시 읽고자 할 때 잘못 읽어내는 오류가 발생하기도 한다. 이러한 데이터 오류를 방지하기 위해 일정 시간 경과 후 데이터를 재저장하는 소위, 리프레쉬(refresh) 동작을 수행하게 된다. 상기 리프레쉬 동작은 캐패시턴스에 의해 영항을 받으므로 캐패시턴스를 증가시키는 것은 리프레쉬 특성을 증가시킬 수 있는 주요 방법중의 하나라고 할 수 있다. 그러나 최근 반도체 메모리 장치가 고집적화됨에 따라 칩당 단위 셀의 면적이 감소하여 캐패시터를 형성할 수 있는 면적 또한 감소하였다. 그러므로 반도체 장치의 고집적됨에 따라 단위 면적당 캐패시턴스를 증가시키는 것이 본 분야에서 매우 중요하게 대두되고 있다.Semiconductor memory devices may be classified into random access memory (RAM) products having a volatilization characteristic of data and read only memory (ROM) products having no volatilization characteristic. Among the RAM products, in particular, a DRAM (DRAM) is a memory device that stores data in a capacitor of a unit cell, and the storage capacity of the data depends on the capacitance of the capacitor, that is, the capacitance. Accordingly, when the capacitance is insufficient, an error of incorrect reading may occur when the data is to be stored and read again. In order to prevent such a data error, a so-called refresh operation is performed to restore the data after a predetermined time. Since the refresh operation is affected by the capacitance, increasing the capacitance may be one of the main methods for increasing the refresh characteristics. However, as semiconductor memory devices have been highly integrated in recent years, the area of unit cells per chip is reduced, so that the area for forming a capacitor is also reduced. Therefore, it is very important in the art to increase the capacitance per unit area as the semiconductor device is highly integrated.
상기 캐패시턴스는, 하부 전극으로서 기능하는 스토리지 전극과 상부 전극으로서 기능하는 플레이트 전극이 서로 접촉하는 단면적에 비례하고, 상기 두 전극간의 거리에는 반비례하는 특성을 가진다. 따라서 제한된 같은 면적내에 보다 큰 표면적을 가지는 스토리지 전극을 형성하기 위해 본 분야에서는, 비트 라인 상부에 캐패시터를 형성하는 COB(Capacitor Over Bit-line ; 이하 "COB" 라 칭함) 공정을 이용하여 원통(cylinder)형, 박스(box)형, 핀(fin)형 등의 3차원적 구조의 스택형 캐패시터들을 제조하기에 이르렀다.The capacitance is in proportion to the cross-sectional area in which the storage electrode serving as the lower electrode and the plate electrode serving as the upper electrode are in contact with each other and inversely proportional to the distance between the two electrodes. Therefore, in order to form a storage electrode having a larger surface area within the same limited area, a cylinder is used in the art using a COB (Capacitor Over Bit-line) process to form a capacitor on the bit line. The production of stacked capacitors of three-dimensional structure, such as), box, and fin.
또한 상기한 방법과 같이 스토리지 전극의 구조를 개선하는 방향에서 벗어나 스토리지 전극에 사용되는 도전물의 물리적 성질을 이용하여 캐패시턴스를 증가시키고자 하는 여러 가지 방법들이 제안되고 있는데, 그 중에서도 캐패시터의 스토리지 전극 표면을 반구 또는 버섯 모양을 가지는 굴곡형 다결정 실리콘으로 형성하여 캐패시턴스를 증가시키는 방법이 있다. 상기 굴곡형 스토리지 전극을 형성하기 위한 방법으로서는, 반구형 실리콘(Hemi Spherical Grain ; 이하 "HSG" 라 칭함)을 선택적으로 스토리지 전극표면에만 형성시키는 방법이 있는데, 이러한 방법은 "Extened Abstracts of the International Conference on Solid State Device and Materials"의 제422쪽 내지 424쪽 또는 미합중국 특허번호 제 5,385,863호등에 개시되어 있다.In addition, various methods have been proposed to increase the capacitance by using the physical properties of the conductive material used for the storage electrode, instead of improving the structure of the storage electrode as described above. Among them, the storage electrode surface of the capacitor is proposed. There is a method of increasing capacitance by forming a curved polycrystalline silicon having a hemisphere or mushroom shape. As a method for forming the curved storage electrode, there is a method of selectively forming hemispherical silicon (Hemi Spherical Grain; hereinafter referred to as "HSG") only on the storage electrode surface, which is called "Extened Abstracts of the International Conference on". Solid State Device and Materials, "pages 422 to 424 or US Pat. No. 5,385,863 and the like.
상기 미합중국 특허 제 5,385,863호에 따르면, 비정질 실리콘층을 LPCVD에 의해 형성하고 나서, 인(P) 이온을 주입한다. 이어서 상기 비정질 실리콘층의 표면을 세정하고 자연산화막을 제거한 후, 웨이퍼를 초고진공 CVD 장비의 챔버내에 넣는다. 상기 챔버는 10-9Torr와 같은 초고진공으로 유지하고, 상기 웨이터 기판은 500℃ 내지 620℃의 온도 범위에서 일정온도로 가열한다. 그리고 나서, 사일레인(SiH4) 또는 다이사일레인(Si2H6)과 같은 소오스 개스를 공급하여 결정핵들을 형성시킨다. 이러한 기술은 소위, 결정종자(crystal seeding)법이라 불리워진다. 상기 결정핵들을 형성한 후, 고진공하에서 열처리를 실시하면, 상기 결정핵들의 주변으로 실리콘 원자들이 이동하여 버섯 또는 반구 모양의 결정입자들이 성장된다. 결국 상기 비정질 실리콘은 버섯 또는 반구모양의 결정입자들을 가지는 다결정 실리콘으로 변환되어 스토리지 전극의 표면을 약 2배 내지 3배로 증가시키며, 그 결과 전하 축적 능력면에서 HSG를 형성하지 않은 캐패시터에 비해 약 1.8배 이상의 개선된 효과를 나타낸다.According to U.S. Patent No. 5,385,863, an amorphous silicon layer is formed by LPCVD and then phosphorus (P) ions are implanted. Subsequently, after cleaning the surface of the amorphous silicon layer and removing the native oxide film, the wafer is placed in a chamber of an ultra high vacuum CVD apparatus. The chamber is maintained at a very high vacuum, such as 10 -9 Torr, and the waiter substrate is heated to a constant temperature in the temperature range of 500 ℃ to 620 ℃. Then, source gas such as silane (SiH 4 ) or disilane (Si 2 H 6 ) is supplied to form crystal nuclei. This technique is called the crystal seeding method. After the crystal nuclei are formed and subjected to heat treatment under high vacuum, silicon atoms move around the crystal nuclei to grow mushroom or hemispherical crystal grains. Eventually, the amorphous silicon is converted to polycrystalline silicon having mushroom or hemispherical crystal grains, which increases the surface of the storage electrode by about 2 to 3 times, resulting in about 1.8 times compared to the capacitor that does not form HSG in terms of charge accumulation capacity. More than twice the improved effect.
그러나, 상기 결정종자법을 실시함에 있어서, 결정핵을 발생시키기 위한 사일레인 또는 다이사일레인등의 소오스 개스의 양을 증가시키거나 소오스 개스의 플로우 시간을 늘릴 경우 HSG의 성장에는 유리하나, 도 1에 도시된 것과 같이 스토리지 전극(12) 사이의 층간절연막(10) 상부에 실리콘 클러스터(cluster, 도면부호 "A" 참조)가 형성된다. 이러한 실리콘 클러스터는 결정핵들을 형성시키는 상기 소오스 개스의 양 뿐만 아니라 층간절연막의 종류 및 그 상태, 챔버내의 진공정도 및 인접한 스토리지 전극 사이의 간격등과 같은 여러 요인에 의해 그 발생량이 좌우되는데, 이러한 실리콘 클러스트는 결국 스토리지 전극 사이를 단락시키는 브리지를 형성하게 되어 반도체 장치에 치명적인 오류를 발생시킨다.However, in carrying out the seed crystal method, it is advantageous for the growth of HSG when the amount of source gas such as silane or disilane for generating crystal nuclei is increased or the flow time of the source gas is increased. As shown in FIG. 1, silicon clusters (see reference numeral “A”) are formed on the interlayer insulating layer 10 between the storage electrodes 12. Such silicon clusters depend not only on the amount of source gas forming crystal nuclei, but also on the amount of generation such as the type and state of the interlayer insulating film, the degree of vacuum in the chamber, and the spacing between adjacent storage electrodes. The cluster eventually forms a bridge that shorts the storage electrodes, causing a fatal error in the semiconductor device.
따라서 본 발명의 목적은, 상기한 종래의 문제점을 해소할 수 있는 개선된 캐패시터 제조 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an improved capacitor manufacturing method that can solve the above-mentioned conventional problems.
본 발명의 다른 목적은, HSG 성장은 최대화하면서도 스토리지 전극간을 단락시키는 실리콘 클러스터 발생을 방지할 수 있는 캐패시터 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing a capacitor capable of preventing generation of silicon clusters that short-circuit between storage electrodes while maximizing HSG growth.
상기 목적들을 달성하기 위하여 본 발명에서는, 굴곡형의 다결정 실리콘층으로 만들어진 하부전극층을 가지는 반도체 메모리 장치의 캐패시터 제조 방법에 있어서: 상기 굴곡형의 다결정 실리콘층을 형성하기 위한 소오스 개스 주입전에, 수소 개스를 반도체 기판 전면에 플로우시키는 단계를 포함함을 특징으로 하는 반도체 장치의 캐패시터 제조 방법을 제공한다.In order to achieve the above objects, in the present invention, there is provided a capacitor manufacturing method of a semiconductor memory device having a lower electrode layer made of a curved polycrystalline silicon layer: hydrogen gas before injection of a source gas for forming the curved polycrystalline silicon layer. It provides a method for manufacturing a capacitor of a semiconductor device comprising the step of flowing to the entire surface of the semiconductor substrate.
바람직하게는, 상기 수소 개스는 약 1atm∼10-7torr의 압력과 약 450∼700℃의 온도를 가지는 챔버내에서 약 5∼10000sccm의 량을 약 5초∼3시간동안 플로우시킨다.Preferably, the hydrogen gas flows in an amount of about 5-10000 sccm for about 5 seconds to 3 hours in a chamber having a pressure of about 1 atm to 10 −7 torr and a temperature of about 450 to 700 ° C.
또한, 상기 목적들을 달성하기 위하여 본 발명에서는, 굴곡형의 다결정 실리콘층으로 만들어진 하부전극층을 가지는 반도체 메모리 장치의 캐패시터 제조 방법에 있어서: 상기 굴곡형의 다결정 실리콘층을 형성하기 위한 소오스 개스 주입과 동시에 수소 개스를 반도체 기판 전면에 플로우시키는 단계를 포함함을 특징으로 하는 반도체 장치의 캐패시터 제조 방법을 제공한다.In addition, in order to achieve the above objects, in the present invention, a method of manufacturing a capacitor of a semiconductor memory device having a lower electrode layer made of a curved polycrystalline silicon layer: simultaneously with source gas injection for forming the curved polycrystalline silicon layer A method of manufacturing a capacitor of a semiconductor device, the method comprising the step of flowing a hydrogen gas to the entire surface of the semiconductor substrate.
바람직하게는, 상기 수소 개스는 약 10-1∼10-7torr의 압력과 약 450℃∼700℃의 온도를 가지는 챔버내에서 약 5∼1000sccm의 량을 약 5초∼1시간동안 플로유시킨다.Preferably, the hydrogen gas flows about 5 to 1000 sccm in a chamber having a pressure of about 10 −1 to 10 −7 torr and a temperature of about 450 ° C. to 700 ° C. for about 5 seconds to 1 hour. .
도 1은 종래 방법에 따라 제조된 반도체 메모리 장치의 캐패시터 단면도이다.1 is a cross-sectional view of a capacitor of a semiconductor memory device manufactured according to a conventional method.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 메모리 장치의 캐패시터 제조 방법을 설명하기 위한 단면도들이다.2A and 2B are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor memory device according to an embodiment of the present invention.
도 3 및 도 4는 수소 개스 주입을 통한 HSG 성장변화를 보여주는 사진이다.3 and 4 are photographs showing the change in HSG growth through hydrogen gas injection.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 캐패시터 제조 방법을 설명하기 위한 단면도들이다.2A and 2B are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor memory device according to an exemplary embodiment of the present invention.
먼저 도 2a를 참조하면, 통상의 억세스 트랜지스터가 형성되어 있는 P형의 반도체 기판(도시되지 않음) 상부에 산화막 또는 질화막으로서 층간절연막(100)을 형성한 뒤, 상기 억세스 트랜지스터의 확산영역(소오스/드레인)과 콘택플러그를 통해 연결되는 스토리지 전극용 비정질 실리콘 패턴(102)을 형성한다. 그리고 나서, 상기 비정질 실리콘 패턴(102)이 형성되어 있는 결과물의 전면 상부에 실리콘 클러스터가 형성되는 것을 방지하기 위한 수소 개스(104)를 플로우시킨다. 이때, 상기 수소 개스(104)를 플로우시키는 챔버내의 압력 및 온도는 각각 1atm∼10-7torr, 450℃∼700℃가 적당하며, 수소 개스의 플로우량 및 플로우 시간은 각각 약 5∼10000sccm, 약 5초∼3시간이 적당하다. 이어서, 상기 반도체 기판의 표면을 세정하고 자연산화막을 제거한 후, 초고진공 CVD 장비의 챔버내에 넣는다. 상기 챔버는 10-9Torr와 같은 초고진공으로 유지하고, 상기 웨이터 기판은 500℃ 내지 620℃의 온도 범위에서 일정온도로 가열한다. 그리고 나서, 사일레인(SiH4) 또는 다이사일레인(Si2H6)과 같은 소오스 개스를 공급하여 결정핵(106)들을 형성시킨다.Referring first to FIG. 2A, an interlayer insulating film 100 is formed as an oxide film or a nitride film on a P-type semiconductor substrate (not shown) in which a conventional access transistor is formed, and then a diffusion region (source / And an amorphous silicon pattern 102 for the storage electrode connected through the drain plug) and the contact plug. Thereafter, the hydrogen gas 104 is flowed to prevent the formation of the silicon cluster on the front surface of the resultant product on which the amorphous silicon pattern 102 is formed. At this time, the pressure and temperature in the chamber through which the hydrogen gas 104 flows are suitably 1 atm-10 -7 torr and 450 ° C-700 ° C, respectively, and the flow amount and flow time of the hydrogen gas are about 5-10000 sccm, respectively. 5 seconds to 3 hours are suitable. Subsequently, the surface of the semiconductor substrate is cleaned, the native oxide film is removed, and then placed in a chamber of an ultra-high vacuum CVD apparatus. The chamber is maintained at a very high vacuum, such as 10 -9 Torr, and the waiter substrate is heated to a constant temperature in the temperature range of 500 ℃ to 620 ℃. Then, source gas such as silane (SiH 4 ) or disilane (Si 2 H 6 ) is supplied to form crystal nuclei 106.
한편, 상기 수소 개스(104)와 소오스 개스를 동시에 주입할 수도 있는데, 이러한 경우 수소 개스의 플로우량 및 플로우 시간은 각각 5∼1000sccm, 5초∼1시간이 적당하며, 챔버내의 압력 및 온도는 각각 10-1∼10-7torr, 450℃∼700℃가 적당하다.Meanwhile, the hydrogen gas 104 and the source gas may be injected at the same time. In this case, the flow amount and flow time of the hydrogen gas may be 5 to 1000 sccm and 5 seconds to 1 hour, respectively, and the pressure and temperature in the chamber may be respectively. the 10 -1 ~10 -7 torr, 450 ℃ ~700 ℃ is suitable.
계속해서 도 2b를 참조하면, 상기 결정핵(106)들이 형성되어 있는 결과물을 고온진공하에서 열처리공정을 실시한다. 그 결과, 상기 결정핵(106) 주변으로 실리콘 원자들이 이동하여 상기 비정질 실리콘 패턴(102)의 표면은 버섯 또는 반구 모양의 굴곡형 표면을 가지는 다결정 실리콘(108)으로 변환되며, 다결정 실리콘(108) 사이에 종래에서와 같은 실리콘 클러스터는 형성되지 않는다.Subsequently, referring to FIG. 2B, the resultant in which the crystal nuclei 106 are formed is subjected to a heat treatment process under high temperature vacuum. As a result, silicon atoms move around the nucleus 106 to convert the surface of the amorphous silicon pattern 102 into a polycrystalline silicon 108 having a mushroom or hemispherical curved surface, and the polycrystalline silicon 108 No silicon clusters as in the prior art are formed in between.
상기한 바와 같이 본 발명에서는 결정핵(106)을 형성하기 위한 소오스 개스를 주입하기 전 또는 소오스 개스와 수소 개스를 동시에 주입함으로써, 다결정 실리콘(108) 사이에 실리콘 클러스터가 형성되는 것을 방지할 수 있게 되는데, 그 이유는 다음과 같다.As described above, in the present invention, before injecting the source gas for forming the crystal nucleus 106 or simultaneously injecting the source gas and the hydrogen gas, it is possible to prevent the formation of silicon clusters between the polycrystalline silicon 108. The reason is as follows.
일반적으로 상기 층간절연막(100)은 산화막(SiON) 또는 질화막(SiN)으로 형성될 수 있는데, 산화막일 경우 산화막 내부의 산소와 질화막일 경우 질화막 내부의 질소, 그리고 상기 비정질 실리콘 패턴(102) 내부의 실리콘에 대한 수소 원자의 흡착에너지는 각각 102Kcal/mol, 83Kcal/mol 및 70Kcal/mol로서 산소 또는 수소에 대한 수소원자의 흡착에너지가 실리콘에 비해 큼을 알 수 있다. 따라서, 상기 결정핵(106)을 형성하기 전에 미리 수소 개스를 플로우시키게 되면, 상기 층간절연막(100) 상부 표면에서는 O-H 또는 N-H 결합으로 인하여 수소 원자들이 강하게 흡착되나, 비정질 실리콘 패턴(102)의 표면에서는 수소 원자들이 상대적으로 약하게 흡착된다. 이러한 수소 원자들은 층간절연막(100) 상부의 흡착 사이트를 감소시켜 소오스 개스 플로우시에 결정핵(106)이 층간절연막(100) 상부에 형성되는 것을 방지하여 종래와 같은 실리콘 클러스터가 형성되는 것을 막아준다. 반면에 상기 비정질 실리콘 패턴(102)에서는 수소 원자와 실리콘이 약하게 결합되어 있으므로 소오스 개스를 플로우시키게 되면 도시된 것과 같이 비정질 실리콘 패턴(102) 표면에 결정핵(106)들이 형성되는 것이다.In general, the interlayer insulating film 100 may be formed of an oxide film (SiON) or a nitride film (SiN). In the case of the oxide film, oxygen inside the oxide film, nitrogen in the nitride film, and nitrogen inside the amorphous silicon pattern 102 may be formed. Adsorption energies of hydrogen atoms on silicon are 102 Kcal / mol, 83 Kcal / mol and 70 Kcal / mol, respectively, indicating that the adsorption energy of hydrogen atoms on oxygen or hydrogen is greater than that of silicon. Therefore, when hydrogen gas is flowed in advance before the crystal nucleus 106 is formed, hydrogen atoms are strongly adsorbed on the upper surface of the interlayer insulating layer 100 due to OH or NH bonds, but the surface of the amorphous silicon pattern 102 Hydrogen atoms are adsorbed relatively weakly. These hydrogen atoms reduce the adsorption sites on the interlayer insulating film 100 to prevent the crystal nucleus 106 from being formed on the interlayer insulating film 100 during the source gas flow, thereby preventing the formation of silicon clusters as in the prior art. . On the other hand, in the amorphous silicon pattern 102, since hydrogen atoms and silicon are weakly bonded, crystal nuclei 106 are formed on the surface of the amorphous silicon pattern 102 when the source gas flows.
한편, 비정질 실리콘 패턴(102) 표면의 탄소(carbon)등의 불순물은 상기 수소 개스와 반응하여 탄소 화합물로 변환된 후에 제거되는데, 이처럼 탄소 성분을 제거하게 되면 후속의 어닐링 공정시 실리콘 원자의 이동을 원활하게 하므로 동일 HSG 성장조건에서 더 큰 HSG를 얻을 수 있게 된다.On the other hand, impurities such as carbon on the surface of the amorphous silicon pattern 102 are removed after being converted into a carbon compound by reacting with the hydrogen gas. When the carbon component is removed in this way, the movement of silicon atoms during the subsequent annealing process is prevented. This makes it possible to obtain larger HSGs under the same HSG growth conditions.
도 3 및 도 4는 수소 개스 플로우에 따른 실제 HSG 성장변화를 보여주는 사진들이다. 도 3은 수소 개스를 플로우시키지 않았을 경우의 HSG 성장상태를 나타내며, 도 4는 챔버내의 온도를 500℃로 유지시킨 상태에서 1리터의 수소 개스를 플로우시켰을 경우의 HSG 성장상태를 나타낸다. 도시된 바와 같이, 일정 조건하에서 수소 개스를 플로우시켰을 경우에 HSG 성장이 두드러짐을 알 수 있다.3 and 4 are photographs showing the actual HSG growth change according to the hydrogen gas flow. Fig. 3 shows the HSG growth state when no hydrogen gas was flowed, and Fig. 4 shows the HSG growth state when one liter of hydrogen gas was flowed while the temperature in the chamber was maintained at 500 ° C. As shown, it can be seen that HSG growth is prominent when hydrogen gas is flowed under certain conditions.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
상술한 바와 같이 본 발명에서는, 비정질 실리콘 표면에 결정핵을 형성시키기 위한 소오스 개스를 주입하기 전 또는 소오스 개스 주입과 동시에 수소 개스를 반도체 기판 전면 상부에 플로우킴으로써, 비정질 실리콘 표면 이외의 영역에 결정핵이 형성되는 것을 방지한다. 그 결과, 인접한 스토리지 전극간을 서로 단락시키는 실리콘 클러스터가 형성되지 않아 캐패시터의 특성이 저하되는 것을 방지할 수 있다.As described above, in the present invention, the hydrogen gas is flowed over the entire surface of the semiconductor substrate before the source of the source gas for forming the crystal nuclei or at the same time as the source of the source gas, thereby crystallizing in a region other than the surface of the amorphous silicon. Prevents nucleation from forming As a result, a silicon cluster which shorts adjacent storage electrodes to each other is not formed, so that deterioration of the characteristics of the capacitor can be prevented.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014034A KR20000066731A (en) | 1999-04-20 | 1999-04-20 | method of manufacturing capacitor in semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014034A KR20000066731A (en) | 1999-04-20 | 1999-04-20 | method of manufacturing capacitor in semiconductor memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000066731A true KR20000066731A (en) | 2000-11-15 |
Family
ID=19581098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990014034A KR20000066731A (en) | 1999-04-20 | 1999-04-20 | method of manufacturing capacitor in semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000066731A (en) |
-
1999
- 1999-04-20 KR KR1019990014034A patent/KR20000066731A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795313B2 (en) | Capacitive element and method of manufacturing the same | |
| JP2915825B2 (en) | Semiconductor memory storage device of storage capacitor structure (STC structure) using vapor phase growth method of titanium nitride (TiN) on hemispherical particle silicon and method of manufacturing the same | |
| US6060355A (en) | Process for improving roughness of conductive layer | |
| US5656531A (en) | Method to form hemi-spherical grain (HSG) silicon from amorphous silicon | |
| JPH10303368A (en) | Manufacture of integrated circuit capacitor with improved electrode and dielectric layer property and capacitor produced thereby | |
| KR100269287B1 (en) | A method for forming hemi-spherical grain | |
| JP3614290B2 (en) | Method of manufacturing a semiconductor device having a hemispherical grain polycrystalline silicon film | |
| KR100224707B1 (en) | Method for manufacturing of semiconductor device capacitor | |
| US20040228068A1 (en) | Capacitor and memory structure and method | |
| US5798280A (en) | Process for doping hemispherical grain silicon | |
| US5885867A (en) | Methods of forming hemispherical grained silicon layers including anti-nucleation gases | |
| US6197653B1 (en) | Capacitor and memory structure and method | |
| US6077573A (en) | Plasma enhanced chemical vapor deposition methods of forming hemispherical grained silicon layers | |
| US20080067568A1 (en) | Capacitor with hemispherical silicon-germanium grains and a method for making the same | |
| KR100293713B1 (en) | Method of manufacturing capacitor of memory element | |
| WO2001061738A1 (en) | Dram capacitor with ultra-thin nitride layer | |
| US6013555A (en) | Process for rounding an intersection between an HSG-SI grain and a polysilicon layer | |
| KR20000066731A (en) | method of manufacturing capacitor in semiconductor memory device | |
| KR100246278B1 (en) | Process for forming a capacitor incorporated in a semiconductor device | |
| KR100255662B1 (en) | Method for manufacturing semiconductor device having polysilicon layer of hemisphere grain | |
| TW525294B (en) | Fabrication method of bottom storage electrode of capacitor | |
| GB2313477A (en) | Hemispherical grain formation on amorphous silicon | |
| KR19990012156A (en) | A high dielectric storage capacitor on a curved polycrystalline silicon electrode having a stable capacitance with respect to an applied voltage between the electrodes, and a method of manufacturing the same. | |
| KR100450662B1 (en) | Method for forming a bottom electrode of capacitor | |
| TW417287B (en) | Manufacturing method of the HSG DRAM capacitor formed upon amorphous silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |