KR20000064316A

KR20000064316A - 전자 임피던스 전원 회로

Info

Publication number: KR20000064316A
Application number: KR1019980703236A
Authority: KR
Inventors: 게리트 라데마커
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1996-09-03
Filing date: 1997-07-17
Publication date: 2000-11-06
Also published as: WO1998010582A1; EP0858705A1; US6134323A; JPH11514828A; CN1200218A; CN1164069C

Abstract

본 발명은 럼프 요소 코일들을 형상화하는 전자 임피던스들을 포함하는 통신 회선에 전력을 공급하는 전원 회로를 포함하는 통신 시스템에 관한 것이다. 상기 코일들은 DC 전력 공급 인출선으로 AC 신호가 유입되지 않도록 방해한다. 상기 전원 회로는, 회선의 타 일단에 있는 통신 가입자 장치에 전력을 공급하기 위해 상기 통신 회선에 DC 전류를 공급한다. 공지의 회로는, 다기능 가입자 장치에 전력을 공급할 때 필요한, 비교적 높은 DC 회선 전류에 적합하지 않다. 전원 회로는, 상당한 공급 전력이 필요한 다양한 길이를 가지는 통신 회선을 통하여, 통신 가입자 장치에 전력을 공급하는데 적합하다. 상기 전원 회로는 전자 임피던스 회로를 포함하고, 상기 전자 임피던스 회로는 트랜지스터를 포함하며, 상기 트랜지스터는 임피던스 증배 회로의 트랜지스터의 주 전류 경로와 직렬 배열로 연결된다. 상기 전자 임피던스 회로의 트랜지스터의 상기 주 전극들 사이의 상기 전압은 폐 루프 제어에 의해 제어되는 것이 바람직하다.

Description

전자 임피던스 전원 회로

상기와 같은 종류의 통신 시스템은, 동일 출원인에 의해 출원된 벨지움국 특허 No. 1007208A3에 의해 공지되었다. 상기 벨지움국 특허는 트위스트 페어 통신 회선으로부터, 전화기 장치나 펙시밀리 장치 또는 데이터 단자(data terminal) 등과 같은 통신 가입자 장치의 타 일단까지 전력을 공급하는 전원 회로를 포함하는 통신 시스템을 공개하였다. 상기 통신 장치는, 상기 전원 회로에 의해 트위스트 페어에 주입되는 DC 전압을 매개로 전력을 공급받는다. 공지된 전원 회로는 회선 전압 제어(line voltage control)에 적용되므로, DC 회선 전류는 상기 가입자 장치에 필요한 상기 공급에 종속한다. 따라서, 전류 제어와 가변 통신 회선 길이들을 가지는 경우와는 상이하게, 전력은 반드시 상기 전원 회로에 의해 손실되어야 한다. 상기 가변 통신 회선 길이들을 가지는 경우, 상기 전원 회로는 회선의 최대 길이를 고려하여 디자인되어야 하고, 보다 짧은 회선 길이에 적용되는 경우에는 전력 낭비가 발생한다. DC 전력을 통신 선로에 주입하는 동시에, 와이어로부터 DC 전원(DC-supply)에 공급되는 신호 전력(signal power)을 회피하기 위해서는, 공지된 회로는 와이어들과 각각의 DC 전력 공급 회선간에 대칭적으로 조정된 전자 임피던스를 사용한다. 전자 임피던스는 대형 코일로 형상화 할 수 있다. 왜냐하면, 현대의 교환기 내의 대형 코일들은 반드시 회피되어야 하기 때문이다. 상기 코일들은 고가, 대형이기 때문에 탑재하기 곤란하다. 상기 전자 임피던스는 FET(Field Effect Transister)를 포함한다. 상기 FET에는 DC 전원 단자와, 저항과 콘덴서를 직렬로 연결하는 와이어와, 나아가 상기 FET의 소스 리드(source lead)내의 저항을연결하는 제어 전극(control electrode)이 구비되어 있다. 상기 저항과 상기 콘덴서의 직렬 연결로 인해 FET의 게이트 전압은 점진적으로 변화할 수 밖에 없다. 따라서 FET의 소스 저항 양단에는 일정한 전압이 인가된다. FET의 드레인(drain)의 AC 전압은, FET의 이득(gain)에 반비례하는 인자만큼 약화된다. 그 결과, 전자 임피던스는 마치 럼프 요소 코일처럼 작용하고, 상기 등가 저항은 FET의 소스 저항값에 FET의 이득률(gain factor)을 곱한 값과 동일하고, DC 저항값은 가상적으로 소스 저항값과 동일하게 된다. 직렬 연결상의 상기 저항은 상대적으로 높은 값을 갖고, 상기 저항은 상기 등가 코일과 병렬로 연결되는 것이 바람직하다. 상기 FET의 최적 다이나믹 작동 범위(optimal dynamic operating range)를 설정하고, 신호의 왜곡이나 강력한 AM 방송용 전송기로부터의 신호들과 같은 강력한 진폭 변조 교란 신호(amplitude moulated disturbance signal)들에 의한 복조(demodulation)를 회피하기 위해서, 다이오우드-저항의 직렬연결은 상기 FET의 제어 전극과 DC 전원 단자 또는 와이어 사이에 위치해야 하며, 이에 대해서는 후술한다. 비록 상기 전자 임피던스 회로는 회선 전류가 비교적 낮은 경우에는 만족스럽게 작동하지만, 회선 전류가 비교적 높아야 하는 경우에는 문제가 발생한다. 내부 회로들과 외부 장치들에 전력을 공급하기 위한 교환 모드 전원을 포함할 수 있는 다기능 통신 가입자 장치(multifunctional telecommunications subscriber device)를 사용할 때에는, 상기와 같은 비교적 높은 DC 회선 전류(예컨데, 200[mA]정도)가 필요하다. 회선의 타 일단에서의 전압은 비교적 낮아야 할 필요가 있다. 일정한 전압을 필요로 하는 교환 모드 전원(switched mode power supply)을 사용할 때, 만약 회선 전압이 감소하면 회선 전류는 증가한다. 나아가 주 인터럽트(mains interruption)의 경우, 교환기의 측면에서 회선 전압은 보통 -48[V]이고, 어큐뮬레이터(accumulater)를 사용할 때는 상기 회선 전압은 -42[V]까지 떨어질 수 있다. 상기 환경에서, 럼프 요소 코일을 대체시키는 전자 회로 양단의 전압 강하는 되도록 작아야 한다는 사실은 중요하다. 상기 공지된 회로는 소스 전극과 와이어 또는 DC 전원 단자를 연결하는 저항을 포함하고, 이에 대해서는 후술한다. 상기 저항이 전자 회로의 상기 임피던스를 얻기위해서는 되도록 충분히 커야하고, 과도하게 큰 전압 강하를 야기시키지 않을 정도로 충분히 작아야 한다. 회선 전류가 비교적 커야하는 경우, 시스템이 불만족스럽게 동작함이 없이 상기와 같은 조정이 얻어지기란 곤란하다.

프랑스국 특허 출원 No.2 254 168에는, FET를 대체하는 달링턴 트랜지스터 (Darlington transistor pair)를 포함하는 통신 회선에 사용되는 전원 회로가 기재되었다. 전자 임피던스로서 연결된 달링턴 트랜지스터는 높은 증폭률(amplification factor)을 갖는다. 그와 같은 달링턴 배치는 비교적 높은 전류의 ON/OFF 스위칭에 사용될 수 있으나, 상기 달링턴 트랜지스터가 선형 어플리케이션이나 비교적 높은 주파수(예컨데, 40-200[Hz])를 갖는 상기 회선에 디지틀 데이터를 인입시키는 것은 곤란하다. 왜냐하면, 달링턴은 전류-전류 증폭기로서, 그 내부의 주 전류(main current)는 상기 달링턴에 제어 전류(control current)가 인가된 후에 신속하게 강화되나, 스위치가 OFF된 경우에는 상기 주전류가 매우 천천히 감소하기 때문이다. 즉, 상기 달링턴은 신속하게 개방(즉, 고이득(high gain))되고, 천천히 단락된다. 상기 달링턴 트랜지스터는 높은 루프 이득으로 인해 불안정해지기 쉽다. 즉, 상기 전류는 진동하거나 소위 '모터보팅(motorboating)'현상을 보이는 경향이 있다.

본 발명은 제 1 와이어(wire) 및 제 2 와이어를 포함하는 통신 회선(telecommunications line)에 사용되는 전원 회로(supply circuit)와, 제 1 전압 기준 단자(voltage reference terminal)와 제 1 와이어와 제 2 와이어에 각각 결합되는 전자 임피던스 회로를 포함하는 통신 시스템(telecommunications system)에 관한 것이다. 상기 통신 회선은 제 1 트랜지스터를 구비한 제 1 전자 임피던스 회로와, 제 2 트랜지스터를 구비한 제 2 전자 임피던스 회로를 포함한다. 상기 시스템은, 트위스트 페어(twisted pairs)를 통하여 다수의 가입자 세트(subscriber sets)에 결합되는 구내 자동 교환기(private automatic branch exchange)가 될 수 있다. 상기 세트는 아날로그 세트나 디지틀 세트가 될 수 있다. 또한 상기 교환기는 공중 회선 교환 전화망(public switched telephone network)이나, 통신 회선을 통하여 전력을 공급받아야 하는 가입자 세트와 같은 다른 적당한 시스템이 될 수 있다.

본 발명은 또한, 자동 교환기(automatic branch exchange)와, 라인 카드(line card)와, 통신 회선에 사용되는 공급회로와, 통신 가입자 장치(telecommunications subscriber device)에 관한 것이다.

도 1은 본 발명에 따른 통신 시스템의 개략도.

도 2는 본 발명에 따른 통신 가입자 장치의 블록도.

도 3은 통신 회선에 대한 전원 회로에 사용되는, 본 발명에 따른 전자 임피던스 회로의 일 실시예를 도시한 도면.

도 4는 본 발명에 따른 전자 임피던스 회로의 다른 실시예를 도시한 도면.

도 5는 본 발명에 따른 전자 임피던스 회로의 다른 실시예를 도시한 도면.

도 6은 본 발명에 따른 전자 임피던스 회로의 다른 실시예를 도시한 도면.

도 7은 본 발명에 따른 전원 회로내에 있는 적어도 두 개의 전자 임피던스 증배 회로들의 캐스코우드 배열을 도시한 도면.

본 발명의 목적은 비교적 높은 DC 전류에서 양호하게 작동하는 통신 시스템을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 통신 시스템은 제 3 트랜지스터를 구비한 제 1 전자 임피던스 증배 회로(first electronic impedance multiplying circuit)와, 제 4 트랜지스터를 구비한 제 2 전자 임피던스 증배 회로를 포함하는 전원 회로를 갖는 것을 특징으로 한다. 여기서 상기 제 1 트랜지스터의 주 전류 경로(main current path)는 제 1 기준 전압 단자와 제 1 와이어 사이에서 제 3 트랜지스터의 주 전류 경로와 직렬 배열로 연결되고, 또한 상기 제 2 트랜지스터의 주 전류 경로는 제 2 기준 전압 단자와 제 2 와이어 사이에서 제 4 트랜지스터의 주 전류 경로와 직렬 배열로 연결된다. 이와 함께, 임피던스 증배(impedance multiplication)는 적어도 두 개의 독립된 스테이지로 된 제어된 방식에 의해 수행되고, 그와 동시에 증배된 전자 임피던스 양단에 비교적 낮은 DC 전압 강하가 발생한다. 상기 AC 임피던스는 캐스코우드 배열(cascode arrangement)로 2개 이상의 전자 임피던스 증배 회로들을 연결함으로써 증가될 수 있다.

본 발명에 따른 통신 시스템의 일 실시예에서, 상기 전원 회로는 적어도 하나의 역방향 바이어스 다이오우드나, 상기 역방향 바이어스 다이오우드와 저항(resister)간의 직렬 배열을 포함한다. 상기 저항는 상기 전자 임피던스 회로내의 적어도 하나의 트랜지스터의 제어 전극이나 적어도 하나의 상기 전자 임피던스 증배 회로와, 상기 전압 기준 단자들 중의 어느 하나 또는 상기 와이어들 중의 어느 하나 사이에 각각 연결되어 있다. 여기서, 강력한 라디오 채널들과 같이 청각에 의해 감지될 수 있고 AM 변조된 교란 신호들은 효과적으로 억제될 수 있다. 상기 트랜지스터의 상기 바이어스 전압은 작게 만들 수 있다. 만약 상기 다이오우드가 AM 교란신호를 검출하면, 상기 트랜지스터의 상기 신호 제어 스윙(signal control swing)은 보다 크게 다이나믹해진다.

본 발명에 따른 통신 시스템의 다른 실시예에서, 상기 제 1 트랜지스터 및/또는 상기 제 2 트랜지스터의 주 전극(main eletrode)은 적어도 하나의 정방향 바이어스 다이오우드(forward biased diode)와 적어도 하나의 저항 간의 직렬 배열을 통해서, 각각 상기 제 1 전압 기준 단자 및/또는 상기 제 2 와이어에 연결되어 있다. 여기서, 상기 증배된 전자 임피던스의 상기 DC 전압 스윙은 적어도 하나의 정방향 다이오우드 전압에 의해 감소되므로, 소비 전력은 감소된다.

본 발명에 따른 통신 시스템의 다른 실시예에서, 상기 제 3 트랜지스터 및/또는 상기 제 4 트랜지스터의 주 전극은 각각 상기 제 1 전압 기준 단자 및/또는 상기 제 2 와이어에 연결되어 있다. 또한 상기 제 3 트랜지스터 및/또는 상기 제 4 트랜지스터의 주 전극은 제 1 저항과, 제 1 정방향 바이어스 다이오우드와, 제 2 정방향 바이어스 다이오우드 간의 직렬 배열을 통해서 상기 주 전극에 연결되어 있고, 상기 제 1 저항와 상기 제 1 다이오우드 간의 접합은 제 2 저항를 통해서 제 3 전압 기준 단자에 연결되어 있다. 여기서, 상기 증배된 전자 임피던스의 상기 DC 전압 스윙은 상당히 감소되므로, 소비 전력은 감소된다. 따라서 작은 트랜지스터가 사용될 수 있고, 히트 싱크(heatsink)는 작거나 전혀 없다.

본 발명에 따른 통신 시스템의 다른 실시예에서, 상기 제 1 전자 임피던스 회로 및/또는 상기 제 2 전자 임피던스 회로는, 선정된 전압 값에 따라, 제 1 트랜지스터 및/또는 제 2 트랜지스터의 주 전극들 사이의 전압을 제어하는 제어 루프(control loop)를 포함한다. 여기서, 상기 전자 임피던스 회로의 상기 트랜지스터의 상기 주 전극들 간의 DC 전압은, 주어진 주 전극 경로 저항(main electrode path resistance)을 적절히 조작하기위해, 가능한 최소값를 갖도록 제어될 수 있다. 따라서 상기 트랜지스터는 양호하게 작은 것이 될 수 있다. 상기 실시예에서와 같이, 보상의 적용 대신 제어 루프를 사용함으로써, 상기 DC 전압은, 모든 조작 환경(operational circumstance) 및/또는 상기 FET들의 상기 게이트-소스 전압들의 상기 허용차(tolerance)의 범위내에서 동일하게 낮은 전압으로 유지될 수 있다.

도 1은 본 발명에 따른 통신 시스템(1)을 개략도이다. 상기 통신 시스템(1)은 자동 교환기(2)를 포함하는데, 상기 자동 교환기(2)는 공중 회선 통신 회로망(3)과 연결될 수 있다. 상기 자동 교환기(2)는 다수의 라인 카드들을 포함한다. 상기 라인 카드(4)는 도시되었다. 통상적으로, 라인 카드는 통신 회선에 사용되는 다수의 전원 회로들을 포함한다. 전원 회로(5)는 통신 회선(6)에 DC 전력을 공급하는데, 통상적으로 상기 통신 회선(6)은 제 1 와이어(a)와 제 2 와이어(b)를 포함한다. 상기 전원 회로(5)는 회선(6)에 DC 전력을 주입하는데, 음성 신호 및/또는 데이터 신호와 같은 보다 유용한 신호는 변압기(7)를 통해서 회선(6)에 주입된다. DC-블록 콘덴서(DC-blocking capacitor; 8)는 DC 전원 전압이 변압기(7)에 의해 단락이 되는 것을 방지하기 위해서 제공된다. 상기 전원 회로는 제 1 전압 기준 단자(9)와 제 2 전압 기준 단자(10) 간의 회선 전압을 발생시키기 위한 전압 발생 수단(도시되지 않음)을 포함하는데, 통상적으로 상기 회선 전압은 -48[V]이다. 상기 전원 회로(5)는, 럼프 요소 코일들로 에뮬레이팅할 수 있는 제 1 전자 임피던스 회로(11)와 제 2 전자 임피던스 회로(12)를 포함한다. 즉, 상기 전자 임피던스들은 신호들이 상기 DC 전원 회선에 유입되지 않도록 통신 회선(6)을 통해서 전송 및 수신되는 신호에 대해 높은 임피던스 값을 가지며, 또한 상기 전자 임피던스들은 DC 전력 손실을 최소화할 수 있도록 DC 신호들에 대해 낮은 임피던스 값을 가진다. 상기 전원 회로(5)는 통신 회선(6)의 DC 전압이 제어되도록 조절된다. 그리하여, 상기 회선의 전류는, 단자 a'와 단자 b'를 통해서 통신 회선(6)의 타 일단에 연결된 통신 가입자 장치(13)에 필요한 전류에 의해 결정된다. 또한, 상기 회선(6)의 손실 전력은 되도록 작아진다. 상기 라인 카드(6)는 타 전원 회로들도 포함하는데, 상기 타 전원 회로들은 변압기들(14,15)과 쇄선들로 도안화 하였다.

도 2는 본 발명에 따른 상기 통신 가입자 장치(13)의 블록도이다. 상기 통신 가입자 장치(13)는, DC 블록 콘덴서(21)를 통해 통신 회선(6)의 단자 a'와 단자 b'에 연결된 변압기(20)를 포함한다. 상기 변압기(20)를 통해 상기 통신 회선(6)으로 제공되거나 상기 통신 회선(6)으로부터 제공되는 신호들은, 상기 가입자 장치(13)의 회로 및 설비들(22)과 교환된다. 상기 가입자 장치(13)는 상기 통신 회선에서 상기 회로 및 설비들(22)로 DC 전력을 공급하는 전원 회로(23)를 포함한다. 상기 전원 회로(23)는 복수의 다이오우드(24, 25, 26, 27)에 의해 형성된 다이오우드 브릿지와, 럼프 요소 코일들로 에뮬레이팅된 복수의 전자 임피던스 회로(28, 29)를 포함한다. 상기 전자 임피던스 회로들(28, 29)의 일단들은 각각 단자 a'와 단자 b'에 연결이 되어 있고, 타 일단들은 상기 다이오우드 브릿지에 연결되어 있다. 비록, 상기 통신 회선에 작용하는 일반 모드 교란 신호(common mode disterbance signal)들이 청각으로 감지될 수 없게 하기 위해서는 상기 전자 임피던스 회로들(28, 29) 모두가 구비되는 것이 바람직하나, 일정한 환경에서 상기 전자 임피던스 중 하나는 단락 회로로 대체될 수 있다.

도 3은 본 발명에 따른 상기 전자 임피던스 회로(11)의 일 실시예를 도시한 도면이다. 상기 전자 임피던스 회로는 상기 통신 회선(6)에 전력을 공급하는 전원 회로(5)내에 위치한다. 상기 전자 임피던스 회로들(12, 28, 29)은 유사하게 구성된다. 상기 전자 임피던스 회로(11)은 주 전류 경로내에 저항(33)를 갖는 트랜지스터(32)를 포함한다. 저항(34)은 상기 전자 임피던스 회로(11)의 일 단자(35)와, 상기 트랜지스터(32)의 제어 전극과, 상기 트랜지스터(32)의 상기 제어 전극과 상기 전자 임피던스 회로(11)의 일 단자(37)를 연결하는 콘덴서(36)에 연결된다. 상기 전자 임피던스 회로(11)는 트랜지스터(38)를 포함하는데, 상기 트랜지스터(38)의 주 전류 경로는 트랜지스터(32)의 주 전류 경로와 직렬 배열로 연결이 되고, 상기 트랜지스터(38)의 제어 전극은 저항(40)과 콘덴서(41)의 직렬 배열의 접합점(39)과 연결되었다. 본 발명에 따르면, 제 1 전자 임피던스 회로(31)는 상기 트랜지스터(38)와, 상기 저항들(33, 40)과, 상기 콘덴서(41)와, 전자 임피던스 증배 회로를 구비한다. 또한 상기 전자 임피던스 증배 회로는 상기 트랜지스터(32)와, 상기 저항(34)과, 상기 콘덴서(36)를 구비한다. 만약 상기 전자 임피던스 회로(11)가 상기 기초 전자 임피던스 회로(31)만을 포함한다면, 상기 저항(33)의 값은 상기 회로의 상기 AC 임피던스가 충분히 높게 될 정도로 높게 선택되어야 하고, 상기 전자 임피던스(11)의 양단에 걸리는 상기 DC 전압 강하가 지나치게 높게 되지 않을 정도로 낮게 선택되어야 한다. 즉, 상기와 같은 선택은 하나의 조절인 것이다. 특히 비교적 높은 회선 전류들(200[mA] 정도)에 있어서는, 상기와 같은 조절은 곤란하다. 접합점(39)의 반대편 일단에 있어서, 상기 저항(40)은 접합점(42)과, 상기 단자(37)에 연결된 상기 콘덴서(41)에 연결되어 있다. 상기 전자 임피던스(11)가 적절하게 기능되려면, 주어진 기준 전압이 상기 접합점(42)으로 공급되어야 한다. 상기 실시예에서, 상기 단자(35)의 전압보다 낮은 정방향 바이어스 다이오우드의 전압은 상기 접합점(42)에 인가된다. 상술한 결과는, 상기 단자(35)와 상기 접합점(42) 사이에 위치한 정방향 바이어스 다이오우드(43)와, 상기 저항(44)에 의해 바이어스된 상기 다이오우드를 연결함으로써 성취된다. 또한, 상기 접합점(42)은 상기 트랜지스터들(32, 38)의 상기 주 경로와, 상기 트랜지스터들(32, 38)의 접합점에 연결된다. 제어된 방법으로 임피던스 증배를 사용함으로써 달링 트랜지스터를 사용할 때 나타나는 불안정성을 회피할 수 있으며, 상기 전자 임피던스 회로(11)내의 전력 손실은 상기 기초 전자 임피던스 회로(31)에 비해 현저히 감소될 수 있다. 상기 저항(33)의 저항값은, 기초 전자 임피던스 회로(31)내에 있는 경우보다 더욱 낮을 수 있다. 상기 트랜지스터들(32, 38)의 상기 제어 회로들 내에 있는 상기 요소들의 상기 요소값들은, 상기 트랜지스터(32)의 상기 주 전극들 양단에 걸리는 전압 스윙이 충분히 동적 행동(dynamic behavier)을 할 수 있고 상기 트랜지스터(38)의 상기 주 전극들 양단에 걸리는 상기 전압 스윙이 낮게 되도록 선택되었다. 기초 전자 임피던스내의 저항(33)의 저항값은 40[Ohm]이고, 상기 트랜지스터 DC 전압 스윙은 2[V]이고, 전류는 200[mA]라고 한다면, 상기 기초 전자 임피던스내의 통상적인 전력 손실 2[W]와 비교할 때, 본 발명에 따른 상기 회로내의 상기 전력 손실은 현저히 감소된다. 상술한 감소가 가능하게 되는 요인중 하나는, 상기 저항(33)의 상기 값이 보다 작게 책정될 수 있다는 것이며, 보통 1[Ohm] 차원이다. 상기 실시예에 따르면, 상기 전력 손실은, 200[mA]의 전류에 대해 0.3-0.8[W]의 범위로 감소된다. 나아가, 상기 전자 임피던스 회로(11)는 역방향 바이어스 다이오우드와 저항의 직렬 배열을 포함할 수 있는데, 이로써 일반 모드 진폭 변조된 교란 신호(common mode amplitude modulated disterbance signal)들을 보다 잘 억제할 수 있다. 상기 실시예에서는, 다이오우드(45)와 저항(46)의 직렬 배열과, 다이오우드(47)과 저항(48)의 직렬 배열은 각각 상기 저항들(40, 34)에 병렬로 연결된다. 상기 트랜지스터들(32, 38)은 바이폴라 트랜지스터(bipolar transistor)들이나 전계 효과 트랜지스터(Field Effect Transister)들이 될 수 있다. 만약 전계 효과 트랜지스터와 바이폴라 트랜지스터의 조합이라면, 상기 트랜지스터(32)는 전계 효과 트랜지스터인 것이 바람직하다.

도 4는 본 발명에 따른 상기 전자 임피던스 회로(11)의 다른 실시예이다. 상기 접합점(42)은 저항(50)의 접합점(49)에 연결되고, 상기 저항(50)의 타 일단은 상기 단자(35)와 적어도 하나 이상의 정방향 바이어스 다이오우드(51)의 직렬 배열에 연결되며, 상기 정방향 바이어스 다이오우드(51)의 타 일단은 상기 트랜지스터들(32, 38)의 주 전극의 접합점에 연결된다. 도시된 것은 추가된 다이오우드(52)이다. 상기 접합점(42)이 직접 주 전극 접합점에 연결되는 상기 실시예와 비교해 볼 때, 실리슘 다이오우드들이 사용되면, 상기 트랜지스터(38)의 상기 주 전극들 양단에 걸리는 상기 전압은 보통 1.2[V] 만큼 감소한다.

도 5는 본 발명에 따른 상기 전자 임피던스 회로(11)의 다른 실시예이다. 본 실시예에서, 상기 접합점(42)은 두 개의 정방향 바이어스 다이오우드들(55, 56) 사이에 연결되어 있고, 상기 다이오우드(56)는 그것의 타 일단이 상기 단자(35)에 연결되어 있고, 상기 다이오우드(55)는 그것의 타 일단이 저항(58)을 통해서 기준 단자(57)에 연결되어 있다. 상기 단자(57)의 상기 기준 접압은 단자(35)의 기준 전압보다 크다. 만약 상기 트랜지스터들(32, 38) 모두가 게이트 소스 전압이 2[V]인 전계 효과 트랜지스터들이라면, 본 실시예에서는 상기와 같은 비교적 큰 게이트 소스 전압은 부분적으로 보상된다. 만약 상기 단자(35)가 영전위(ground potential)를 갖는다면, 상기 저항들(34, 40)은 비교적 큰 값을 갖고, 따라서 상기 트랜지스터(32)의 상기 게이트는 1.2[V]의 전압을 가지며 상기 트랜지스터(38)의 상기 게이트는 0.6[V]의 전압을 갖는다. 예컨데, 상기 저항(33)은 1[Ohm]의 저항값을 갖고, 상기 저항(33)에 흐르는 전류는 200[mA]의 전류값을 갖는다면, 기초 전자 임피던스 회로와 비교할 때, 상기 소비 전력은 통상적으로 2[W]에서 0.3[W]로 감소한다.

도 6은 본 발명에 따른 상기 전자 임피던스 회로(11)의 다른 실시예이다. 본 실시예는 상술한 실시예들과 후술할 점에서 상이하다. 즉, 상술한 실시예들에서는 보상 방법(compensation method)이 상기 트랜지스터(38)의 상기 주 전극들 양단의 상기 전압을 조절하기위해 적용된다. 본 실시예에서, 폐 루프 제어가 그와 같은 조절에 적용되는데, 이에 따라, 가변 매개 변수들에 무관하게 상기 전압을 정확하고 바람직하게 조절할 수 있다. 상기 전자 임피던스 회로는 제어 회로(60)에 의해 상기 전압을 제어하는 제어 루프를 포함한다. 상기 제어 회로(60)는 제 1 바이폴라 제어 트랜지스터(a first bipolar control transister; 61)를 포함하는데, 상기 제 1 바이폴라 제어 트랜지스터의 에미터(emitter)는 저항(62)를 통해서 상기 트랜지스터(38)의 상기 소스에 연결되어 있고, 베이스(base)는 상기 저항(63)을 통해 상기 트랜지스터(38)의 상기 드레인에 연결되어 있다. 상기 트랜지스터(61)의 콜렉터(collecter)는 제 1 제어 트랜지스터(64)의 베이스에 연결되어 있다. 상기 트랜지스터(64)의 상기 콜렉터는 저항(65)을 통해서 상기 트랜지스터(38)의 상기 소스에 연결되어 있고, 또한 접합점(42)에도 연결되어 있다. 상기 트랜지스터(64)의 상기 에미터는 저항(67)을 통해서 단자(66)에 연결되어 있다. 상기 트랜지스터(64)의 상기 베이스는 저항(68)을 통해서 단자(66)에 연결되어 있다. 여기서, 상기 전계 효과 트랜지스터는 그것의 주 전극들 양단에 낮은 전압이 걸리도록 제어될 수 있고, 전력 소비 감소로 인해 작아질 수 있다. 조작은 후술하기로 한다. 만약 상기 트랜지스터(38)의 드레인 소스 전압이 상기 트랜지스터(61)의 베이스-에미터 전압(실리슘에 대해 0.6[V])을 상회한다면, 상기 트랜지스터(61)는 도전성을 갖게 된다. 또, 상기 트랜지스터(61)을 흐르는 상기 전류는 상기 트랜지스터(64)로 하여금 도전성을 갖게 만든다. 상기 트랜지스터(64)의 상기 콜렉터가 상기 접합점(42)에 연결되기 때문에, 상기 제어 루프는 닫히게 된다. 여기서, 상기 전계 효과 트랜지스터 양단의 상기 드레인 소스 전압은, 상기 트랜지스터의 상기 베이스-에미터 전압과 10 단위 볼트를 갖는 작은 값을 합한 값과 동일하도록 제어되는데, 상기 작은 값은 루프 이득(loop gain)에 종속한다. 상기 루프 이득은 비교적 작아야 안정될 수 있다. 상기 트랜지스터(61)의 상기 베이스와 상기 트랜지스터(38)의 상기 소스와 병렬로 저항(69)를 연결함으로써, 상기 드레인 소스 전압은 보다 크게 될 수 있다. 즉, 0.6[V]와 작은 값의 합은 상기 저항들(63, 69)의 값에 대한 몫과 동일하다. 상기 두 개의 저항들(63, 69)를 대신해서 전위차계(potentiometer; 상세히 도시되지는 않음)가 사용될 수 있다. 상기 전위차계에서, 슬라이더(slider)는 상기 트랜지스터(61)의 상기 베이스와 연결되어 있고, 또한 상기 트랜지스터(38)의 상기 드레인과 상기 소스 사이에도 연결되어 있다. 여기서, 상기 트랜지스터의 상기 드레인 소스 전압은 0.6 V와 그 이상의 고압 사이의 임의의 값으로 용이하게 조절될 수 있다.

도 7은 상기 전자 임피던스 회로(11)내에 있는, 본 발명에 따른 전원 회로내의 적어도 두 개의 전자 임피던스 증배 회로들(75, 76)의 캐스코우드 배치에 관해 도시한 도면이다. 상기 증배 회로들(75, 76)은 상술한 것들에 유사한 구조를 갖는다. 여기서, 상기 AC 임피던스는 회로가 불안정해질 위험 없이 크게 증대될 수 있다. 이는 단일한 스테이지의 이득을 초과하는 루프 이득이 없다는 사실에서 기인한다. 동시에, 상기 임피던스 증배율은 타 증배 스테이지들의 증가와 함께 증가된다.

Claims

제 1 와이어와 제 2 와이어를 포함하는 통신 회선에 사용되는 전원 회로를 포함하는 통신 시스템으로서,

상기 전원 회로는 제 1 트랜지스터를 구비한 제 1 전자 임피던스 회로와, 제 2 트랜지스터를 구비한 제 2 전자 임피던스 회로를 포함하고,

상기 전자 임피던스 회로들은 각각 제 1 전압 기준 단자와 상기 제 1 와이어 사이와, 제 2 전압 기준 단자와 상기 제 2 와이어 사이에 연결되는 통신 시스템에 있어서,

상기 전원 회로는 제 3 트랜지스터를 구비한 제 1 전자 임피던스 증배 회로와 제 4 트랜지스터를 구비한 제 2 전자 임피던스 증배 회로를 포함하고,

상기 제 1 트랜지스터의 주 전류 경로는 상기 제 1 기준 전압 단자와 상기 제 1 와이어 사이에서 상기 제 3 트랜지스터의 주 전류 경로와 직렬 배열로 연결되며,

상기 제 2 트랜지스터의 주 전류 경로는 상기 제 2 기준 전압 단자와 상기 제 2 와이어 사이에서 상기 제 4 트랜지스터의 주 전류 경로와 직렬 배열로 연결되는 것을 특징으로 하는 통신 시스템.
제 1항에 있어서, 상기 전원 회로는 상기 제 1 전자 임피던스 증배 회로와 함께 캐스코우드 배열을 형성하는 트랜지스터를 구비한 적어도 하나의 제 3 전자 임피던스 증배 회로와, 상기 제 2 전자 임피던스 증배 회로와 함께 케스코우드 배열을 형성하는 트랜지스터를 구비한 적어도 하나의 제 4 전자 임피던스 증배 회로를 포함하는 통신 시스템.
제 1 항 또는 제 2 항에 있어서, 상기 전원 회로는 적어도 하나의 역방향 바이어스 다이오우드 또는 적어도 하나의 상기 역방향 바이어스 다이오우드와 저항의 직렬 배열을 포함하고,

상기 역방향 바이어스 다이오우드와 저항의 직렬 배열은 각각, 상기 전자 임피던스 회로의 적어도 하나의 트랜지스터의 제어 전극 또는 상기 전자 임피던스 증배회로와, 상기 전압 기준 단자들 중의 어느 하나 또는 상기 와이어들 중의 어느 하나 사이에 연결된 통신 시스템.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 및/또는 제 2 트랜지스터의 주 전극은, 적어도 하나의 정방향 바이어스 다이오우드와 저항의 직렬 배열을 통하여, 각각 상기 제 1 전압 기준 단자 및/또는 상기 제 2 와이어에 연결되는 통신 시스템.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 3 및/또는 제 4 트랜지스터의 주 전극은, 각각 상기 제 1 전압 기준 단자 및/또는 상기 제 2 와이어에 연결되고,

상기 제 3 및/또는 제 4 트랜지스터의 제어 전극은, 제 1 저항과 제 1 정방향 바이어스 다이오우드와 제 2 정방향 바이어스 다이오우드의 직렬 배열을 통해 상기 주 전극에 연결되며,

상기 제 1 저항과 상기 제 1 다이오우드의 접합점은, 제 2 저항을 통해 제 3 전압 기준 단자에 연결되는 통신 시스템.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 전자 임피던스 회로 및/또는 상기 제 2 전자 임피던스 회로는, 상기 제 1 및/또는 제 2 트랜지스터의 주 전극들간의 상기 전압을 소정의 전압 값으로 제어하는 제어 루프를 포함하는 통신 시스템.
제 6 항에 있어서, 상기 제어 루프는 제 1 제어 트랜지스터를 포함하고,

상기 제 1 제어 트랜지스터의 제 1 주 전극은 전자 임피던스 회로의 트랜지스터의 상기 주 전극들 중 어느 하나에 연결되고, 상기 제 1 제어 트랜지스터의 제어 전극은 상기 전자 임피던스 회로의 상기 트랜지스터의 다른 주 전극에 연결되고, 상기 제 1 트랜지스터의 제 2 주 전극은 제 2 제어 트랜지스터의 제어 전극에 연결되며,

상기 제 2 제어 트랜지스터의 상기 주 전극들 중 하나는, 상기 전자 임피던스 회로의 상기 트랜지스터의 상기 주 전극들 중 하나와 상기 전자 회로의 상기 트랜지스터의 제어 전극에 연결되며,

상기 제 2 제어 트랜지스터의 상기 주 전극들 중 다른 하나는, 제 4 전압 기준 단자에 연결되는 통신 시스템.
제 1 항 또는 제 2 항에 있어서, 상기 통신 회선에 연결되는 통신 가입자 장치를 포함하고, 상기 통신 가입자 장치의 내부 회로들에 전력을 공급하는 전원을 포함하는 통신 시스템으로서,

상기 가입자 장치는 트랜지스터를 포함하는 적어도 하나의 전자 임피던스 회로를 포함하되, 상기 전자 임피던스 회로는 상기 와이어들 중 하나와 두 개의 전력 공급 단자들 중 하나 사이에 연결되고,

상기 가입자 장치는 또한 트랜지스터를 포함하는 적어도 하나 이상의 전자 임피던스 증배 회로를 포함하되, 상기 트랜지스터들의 주 전류 경로들은 적어도 하나의 상기 와이어들과 적어도 하나의 전력 공급 단자 사이에서 직렬 배열로 연결되는 통신 시스템.
제 3 항에 있어서, 상기 통신 가입자 장치는 상기 전원 및 상기 와이어들에 대해 대칭적으로 배열된 청구항 3에 기재된 전자 임피던스 회로들과 전자 임피던스 증배 회로들을 포함하는 통신 시스템.
제 1 와이어와 제 2 와이어를 포함하는 통신 회선에 사용되는 전원 회로를 포함하는 자동 교환기로서,

상기 전원 회로는 제 1 트랜지스터를 구비한 제 1 전자 임피던스 회로와, 제 2 트랜지스터를 구비한 제 2 전자 임피던스 회로를 포함하고,

상기 전자 임피던스 회로들은 각각 제 1 와이어에 연결하기 위해 제 1 전압 기준 단자와 상기 제 1 와이어 단자 사이와, 제 2 와이어에 연결하기 위해 제 2 전압 기준 단자와 상기 제 2 와이어 단자 사이에 연결되는 자동 교환기에 있어서,

상기 전원 회로는 제 3 트랜지스터를 구비한 제 1 전자 임피던스 증배 회로와 제 4 트랜지스터를 구비한 제 2 전자 임피던스 증배 회로를 포함하고,

상기 제 1 트랜지스터의 주 전류 경로는 상기 제 1 기준 전압 단자와 상기 제 1 와이어 단자 사이에서 상기 제 3 트랜지스터의 주 전류 경로와 직렬 배열로 연결되며,

상기 제 2 트랜지스터의 주 전류 경로는 상기 제 2 기준 전압 단자와 상기 제 2 와이어 단자 사이에서 상기 제 4 트랜지스터의 주 전류 경로와 직렬 배열로 연결되는 것을 특징으로 하는 자동 교환기.
청구항 5에 기재된 전원 회로를 포함하는 자동 교환기에 사용되는 라인 카드.
제 1 와이어와 제 2 와이어를 포함하는 통신 회선에 사용되는 전원 회로로서,

상기 전원 회로는 제 1 트랜지스터를 구비한 제 1 전자 임피던스 회로와, 제 2 트랜지스터를 구비한 제 2 전자 임피던스 회로를 포함하고,

상기 전자 임피던스 회로들은 각각 상기 제 1 와이어에 연결하기 위해 제 1 전압 기준 단자와 상기 제 1 와이어 사이와, 상기 제 2 와이어에 연결하기 위해 제 2 전압 기준 단자와 상기 제 2 와이어 사이에 연결되는 전원 회로에 있어서,

상기 전원 회로는 제 3 트랜지스터를 구비한 제 1 전자 임피던스 증배 회로와 제 4 트랜지스터를 구비한 제 2 전자 임피던스 증배 회로를 포함하고,

상기 제 1 트랜지스터의 주 전류 경로는 상기 제 1 기준 전압 단자와 상기 제 1 와이어 단자 사이에서 상기 제 3 트랜지스터의 주 전류 경로와 직렬 배열로 연결되며,

상기 제 2 트랜지스터의 주 전류 경로는 상기 제 2 기준 전압 단자와 상기 제 2 와이어 단자 사이에서 상기 제 4 트랜지스터의 주 전류 경로와 직렬 배열로 연결되는 것을 특징으로 하는 전원 회로.
제 1 와이어와 제 2 와이어를 포함하는 통신 회선에 연결되는 통신 가입자 장치로서, 상기 통신 가입자 장치의 내부 회로들에 전력을 공급하는 전원을 포함하는 상기 가입자 장치에 있어서,

상기 가입자 장치는 트랜지스터를 포함하는 적어도 하나의 전자 임피던스 회로를 포함하되, 상기 전자 임피던스 회로는 상기 와이어들중 하나와 두 개의 전력 공급 단자들중 하나 사이에 연결되며,

상기 가입자 장치는 또한 트랜지스터를 포함하는 적어도 하나의 전자 임피던스 증배 회로를 포함하되, 상기 트랜지스터들의 주 전류 경로들은 적어도 하나의 상기 와이어들과 적어도 하나의 전력 공급 단자 사이에서 직렬 배열로 연결되는 통신 가입자 장치.