KR20000060407A - Scribing/Breaking Methods for the Optoelectronic Devices of GaN-Based Semiconductor Films Grown on Sapphire Substrates - Google Patents
Scribing/Breaking Methods for the Optoelectronic Devices of GaN-Based Semiconductor Films Grown on Sapphire Substrates Download PDFInfo
- Publication number
- KR20000060407A KR20000060407A KR1019990008662A KR19990008662A KR20000060407A KR 20000060407 A KR20000060407 A KR 20000060407A KR 1019990008662 A KR1019990008662 A KR 1019990008662A KR 19990008662 A KR19990008662 A KR 19990008662A KR 20000060407 A KR20000060407 A KR 20000060407A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- thin film
- sapphire substrate
- semiconductor thin
- gallium nitride
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
Description
본 발명은 사파이어 기판위에 질화갈륨계 반도체박막을 성장하여 광소자로 제작한 다음 칩을 분리하는 그 제작방법에 관한 것으로, 특히 결정면방향과 일치되는 칩분리선을 선택할 수 있도록 종래의 정사각형형태의 칩 대신에 직사각형이나 평행사변형의 칩 패턴을 선택함으로써 광소자 칩주위의 과다 웅력에 의한 마이크로 크랙을 형성하지 않고 신뢰성이 양호한 칩을 제작할 수 있게 한 광소자의 칩분리 제작방법에 관한 것이다.The present invention relates to a method of fabricating a gallium nitride-based semiconductor thin film on a sapphire substrate to fabricate an optical device, and then to separate the chip, in particular instead of the conventional square chip to select a chip separation line matching the crystal plane direction By selecting a chip pattern of rectangular or parallelogram, the present invention relates to a chip separation fabrication method of an optical device, which enables to manufacture a chip having high reliability without forming micro cracks due to excessive force around the optical device chip.
최근에 질화갈륨계 반도체는 발광다이오드(LED) 및 레이저다이오드(LD)소자 등에 응용되고 있으며, 특히 발광다이오드는 청색 및 녹색, 황색 스펙트럼영역에 까지 응용되고 있지만, 이로 인해 상부면에 두 개의 서로 다른 전극을 형성하여야 한다.Recently, gallium nitride-based semiconductors have been applied to light emitting diodes (LEDs) and laser diode (LD) devices. In particular, light emitting diodes have been applied to the blue, green, and yellow spectral regions. An electrode must be formed.
일반적으로, 질화물 반도체를 이용한 청색발광소자는 0.2-0.4 밀리리터의 크기로 분리되어 기존의 여타 LED칩과 호환성을 갖도록 설계하여 기존의 LED 램프 어셈브리공정을 이용하게 된다.In general, a blue light emitting device using a nitride semiconductor is separated into 0.2-0.4 milliliters and designed to be compatible with other existing LED chips to use a conventional LED lamp assembly process.
또한 포토다이오드(PD)에서 이용되는 대각선 배열의 금속전극 구조를 일본의 Nichia사(일본특허:124890/93)가 최초로 질화물계 발광다이오드에도 도입하였다.In addition, Nichia (Japan Patent No. 124890/93) of Japan has introduced a diagonal array of metal electrode structures used in photodiodes (PD) for the first time into nitride-based light emitting diodes.
도 1은 종래의 질화갈륨계 발광소자의 정사각형 형태의 칩구조에서 대각선상에 나열한 금속패턴에 대한 개략도이다. 즉 종래의 대각선 정렬의 구조를 나타내는 Two-top electrodes structure)의 개략도로서, 한쪽 모서리부분에 N-전극패드(1)를 형성시키기 위해 Dry etching하여 N-GaN 접촉면(2)을 노출시킨다.1 is a schematic diagram of a metal pattern arranged on a diagonal line in a chip structure of a square shape of a conventional gallium nitride-based light emitting device. That is, as a schematic diagram of a two-top electrode structure showing a conventional diagonal alignment structure, the N-GaN contact surface 2 is exposed by dry etching to form the N-electrode pad 1 at one corner portion.
또한 P-GaN 오믹접촉면의 전체면 위에 투명전극(3)을 형성하고, 와이어 본딩용 P-전극패드(4)을 다른 대각선상의 모서리에 형성하였다.Furthermore, the transparent electrode 3 was formed on the whole surface of the P-GaN ohmic contact surface, and the P-electrode pad 4 for wire bonding was formed in the other diagonal edge.
이러한 칩구조를 통한 발광다이오드소자 제작은 실현되었지만, 사파이어 기판이 갖고 있는 결정구조의 물성을 반영하여 칩이 제작되지 않아 칩을 분리할 경우, 야기되는 과도웅력에 의한 전위 및 마이크로크랙이 형성되어 신뢰성을 저하시키는 결정적인 영향을 준다.Although light emitting diode devices have been fabricated through such a chip structure, reflecting the physical properties of the crystal structure of the sapphire substrate, the chip is not fabricated, and when the chip is separated, the potential and microcracks are formed due to the transient stress caused by the chip. It has a decisive influence on the deterioration.
특히, 사파이어가 갖는 육방정계의 결정구조가 칩 분리시의 스크라이빙 공정에서 칩핑을 야기시키고, 사파이어와 질화갈륨층사이의 경계면의 분리현상을 불러일으키게 된다.In particular, the hexagonal crystal structure of sapphire causes chipping in the scribing process during chip separation and causes separation of the interface between the sapphire layer and the gallium nitride layer.
또한 사파이어 기판의 결정구조와 격자부정합이 16％를 갖는 질화갈륨층은 결정방향이 사파이어 기판에 의해 30도 회전된 구조를 갖게 됨으로써 칩 분리에 의한 칩의 수율이 급격히 저하되는 경향을 보이고 있다.In addition, the gallium nitride layer having a crystal structure and lattice mismatch of 16% of the sapphire substrate has a structure in which the crystal direction is rotated 30 degrees by the sapphire substrate, and thus, the yield of chips due to chip separation is rapidly decreased.
본 발명은 상기와 같은 종래의 제반 문제점을 해결하고자 이루어진 것으로서, 그 목적은 기존의 질화갈륨계 발광소자의 칩 형태 및 분리방식을 개선함으로써 A-면(1120) 방향쪽으로는 주기가 작은 거리가 되도록 한 직사각형 형태의 칩을 제작하거나 정사각형 칩의 경우 패턴의 배열을 A면(1120) 방향에 나란한 일직선 형태를 형성함으로써 칩 절단시의 과다한 기계적인 웅력으로 인한 전극패드주위에 마이크로크랙의 집중을 방지할 수 있도록 하고, 또한 칩 형태를 평행사변형 형태가 되도록 한 구조에서 기계적인 웅력을 최소화할 수 있게 하고, 또한 기계적인 브레이킹방식 이외에도 열웅력을 이용함으로써 칩분리를 효율적으로 할수 있게 하여 신뢰성은 물론 칩 분리 수율을 향상시키도록 한 사파이어 기판위에 질화갈륨계 반도체박막을 이용한 광소자의 칩분리 제작방법을 제공하는데 있다.The present invention has been made to solve the above-mentioned conventional problems, and its object is to improve the chip shape and separation method of the conventional gallium nitride-based light emitting device so that the period is a small distance toward the A-plane 1120 direction. It is possible to prevent the concentration of microcracks around the electrode pad due to excessive mechanical force during chip cutting by making a rectangular chip or forming a straight line in which the pattern is arranged in the direction of the A plane 1120 in the case of a square chip. In addition, it is possible to minimize the mechanical force in the structure in which the chip shape becomes the parallelogram shape, and in addition to the mechanical braking method, it is possible to efficiently separate the chip by using thermal force. Optical device using gallium nitride-based semiconductor thin film on sapphire substrate to improve yield To provide a separation chip manufacturing method.
상기의 목적을 달성하고자 본 발명의 사파이어 기판위에 질화갈륨계 반도체박막을 이용한 광소자의 칩분리 제작방법은, 사파이어 기판위에 성장시킨 질화갈륨계 반도체 박막과, 광소자로 제작한 상기 사파이어 기판위에 형성된 금속전극패턴과, 상기 반도체박막표면에 건식식각방식으로 제작한 브레이킹 홈을 포함하여 칩분리시 반도체박막층위에 마이크로크랙의 형성을 방지하도록 한 것을 그 특징으로 한다.In order to achieve the above object, a chip isolation fabrication method of an optical device using a gallium nitride-based semiconductor thin film on a sapphire substrate of the present invention includes a gallium nitride-based semiconductor thin film grown on a sapphire substrate, and a metal electrode formed on the sapphire substrate made of an optical device. A pattern and a breaking groove formed by a dry etching method on the surface of the semiconductor thin film are characterized in that it prevents the formation of microcracks on the semiconductor thin film layer when the chip is separated.
바람직하게, 상기 금속전극패턴을 정사각형이나 직사각형으로 형성하고 p면과 n면 전극패턴이 A면에 평행인 일직선상에 놓이도록하여 마이크로크랙이 전극주위에 형성되는 것을 방지하도록 한 것을 그 특징으로 한다.Preferably, the metal electrode patterns are formed in a square or a rectangle, and the p- and n-side electrode patterns lie on a straight line parallel to the A plane, thereby preventing microcracks from being formed around the electrode. .
바람직하게, 상기 금속전극패턴을 평행사변형으로 형성하여 A면 절단선과 30도, 90도, 150도의 각도를 갖는 스크라이빙 선을 형성하고 p면과 n면 전극패턴이 A면에 평행한 일직선구조를 갖도록하여 마이크로크랙이 전극주위에 형성되는 것을 방지하도록 한 것을 그 특징으로 한다.Preferably, the metal electrode pattern is formed in a parallelogram to form a scribing line having an angle of 30 degrees, 90 degrees, and 150 degrees with the A plane cutting line, and the p plane and n plane electrode patterns are in a straight line structure parallel to the A plane. It is characterized in that to prevent the microcracks are formed around the electrode to have.
바람직하게, 상기 금속전극패턴을 장 축의 대각선상에 배치하여 대칭성을 확보할 수 있게 한 것을 그 특징으로 한다.Preferably, the metal electrode pattern is arranged on the diagonal of the long axis to ensure symmetry.
바람직하게, 상기 대각선상에 금속패드를 형성하지않고 H-형의 형태를 취하도록하여 정사각형의 절단면의 모서리부분의 잔류웅력의 열화에 의한 칩의 신뢰성 저하를 방지할 수 있게 한 것을 그 특징으로 한다.Preferably, it is possible to prevent the degradation of the chip reliability due to deterioration of residual force of the corner portion of the square cut surface by forming the H-shape without forming a metal pad on the diagonal. .
도 1은 종래의 질화갈륨계 발광소자의 정사각형 형태의 칩구조에서 대각선상에 나열한 금속패턴에 대한 개략도.1 is a schematic diagram of a metal pattern arranged diagonally in a square chip structure of a conventional gallium nitride-based light emitting device.
도 2는 C축선상으로 면한 사파이어기판(0001) 결정위에 질화갈륨 결정박막을 성장시키는 결정구조에 대한 개략도.2 is a schematic diagram of a crystal structure for growing a gallium nitride crystal thin film on a sapphire substrate (0001) crystal facing the C-axis.
도 3은 C축선상으로 면한 사파이어기판(0001) 결정방향성(directional cut)이 A면(1120)인 웨이퍼에 대한 개략도.FIG. 3 is a schematic diagram of a wafer in which the directional cut of the sapphire substrate (0001) facing the C-axis is the A surface 1120; FIG.
도 4는 본 발명에서 사용한 질화갈륨계 발광소자의 직사각형 형태의 칩 구조에서 A면선상에 나란한 일직선상에 위치한 금속패턴에 대한 개략도.Figure 4 is a schematic diagram of a metal pattern located in a straight line parallel to the A plane line in the rectangular chip structure of the gallium nitride-based light emitting device used in the present invention.
도 5는 본 발명에서 사용한 질화갈륨계 발광소자의 평행사각형 형태의 칩 구조에서 A면선상에 위치한 금속패턴에 대한 개략도.FIG. 5 is a schematic diagram of a metal pattern located on an A plane line in a parallel rectangular chip structure of a gallium nitride-based light emitting device used in the present invention. FIG.
도 6은 본 발명에서 사용한 질화갈륨계 발광소자의 정사각형 형태의 칩 구조에서 A면선상에 나란한 일직선상에 위치한 금속패턴에 대한 개략도.Figure 6 is a schematic diagram of a metal pattern located in a straight line parallel to the A plane line in the square chip structure of the gallium nitride-based light emitting device used in the present invention.
＜ 도면의 주요 부분에 대한 부호의 설명 ＞<Description of the code | symbol about the principal part of drawing>
1:N-전극패드 2:N-GaN 접촉면1: N-electrode pad 2: N-GaN contact surface
3:P-GaN/투명전극 4:P-전극패드3: P-GaN / transparent electrode 4: P-electrode pad
5:A면(1120) 웨이퍼 방향 절단선5: A side (1120) wafer direction cutting line
6:A3축(0010) 방향 8:A면(1120) 방향6: A3 axis (0010) direction 8: A plane (1120) direction
9:A3축(0010) 방향 10:A1축(1000) 방향9: A3 axis (0010) direction 10: A1 axis (1000) direction
11:A2축(0100) 방향11: A2 axis (0100) direction
본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.Preferred embodiments of the present invention will be described in detail.
이 바람직한 실시예를 통해 본 발명의 목적, 특징 및 이점을 보다 잘 이해할 수 있게 된다.This preferred embodiment enables a better understanding of the objects, features and advantages of the present invention.
이하, 첨부한 도면을 참조하여 본 발명에 의한 사파이어 기판위에 질화갈륨계 반도체박막을 이용한 광소자의 칩분리 제작방법의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings it will be described in detail a preferred embodiment of the chip separation fabrication method of the optical device using a gallium nitride-based semiconductor thin film on the sapphire substrate according to the present invention.
도 2는 C축선상으로 면한 사파이어기판(0001) 결정위에 질화갈륨 결정박막을 성장시키는 결정구조에 대한 개략도이다. 즉 육방정계(HCP)의 결정구조를 갖는 사파이어기판 A1203(0001)에서의 결정방향을 표시한 개략도로서, a1, a2, a3 및 c축이 존재하며, C면(0001)과 A면(1120) 및 R면(1120)이 있다.2 is a schematic diagram of a crystal structure in which a gallium nitride crystal thin film is grown on a sapphire substrate (0001) crystal facing the C axis. That is, a schematic diagram showing the crystal direction in the sapphire substrate A1203 (0001) having the crystal structure of hexagonal system (HCP), a1, a2, a3 and c axis exist, C plane (0001) and A plane (1120) And an R surface 1120.
특히 사파이어기판위에 Wurtzite 구조의 GaN 결정이 성장될 때 사파이어축에서 30도 회전함으로써 16％의 격자부정합을 줄이고 안정화되려 한다.In particular, when the Wurtzite-structured GaN crystal is grown on the sapphire substrate, it is rotated 30 degrees on the sapphire axis to reduce and stabilize the lattice mismatch of 16%.
즉 GaN 박막의 결정의 방향과 사파이어기판의 결정방향과는 일치하지 않으며 이로 인하여 레이저 다이오드와 같은 광소자의 경우 측면벽개의 어려움을 수반하게 된다.That is, the direction of the crystal of the GaN thin film and the direction of the crystal of the sapphire substrate do not coincide with each other, and thus, in the case of an optical device such as a laser diode, it is accompanied by difficulty of side-cutting.
도 3은 C축선상으로 면한 사파이어기판(0001) 결정방향성(directional cut)이 A면(1120)인 웨이퍼에 대한 개략도이다. 즉 사파이어기판의 directional cut을 나타내며, A면(1120)에 정렬되어 있다.FIG. 3 is a schematic diagram of a wafer in which the directional cut of the sapphire substrate (0001) facing the C-axis is the A surface 1120. FIG. That is, it represents the directional cut of the sapphire substrate, and is aligned with the A surface 1120.
즉 A면에 수직인 결정면방향 a3축방향(7)으로 스크라이빙하면 칩핑이 일어나지 않지만 A면방향(8)으로 스크라이빙하여 다이어몬드 팁으로 줄을 긋을 경우 좌우 30도 방향(a1, a2축-방향)으로 칩핑이 형성되어지며 브레이킹할 경우 크랙을 유발하게 된다.In other words, when scribing in the crystal plane direction a3 axis direction (7) perpendicular to the plane A, chipping does not occur, but when scribing in the plane A direction (8) to draw a line with the diamond tip, the left and right 30 ° directions (a1, chipping is formed in the a2 axis-direction) and cracking causes cracking.
그러므로 가능한 한 결정축방향으로 스크라이빙하고 절단함으로써 칩분리시의 기계적 웅력에 의한 신뢰성의 열화를 방지할 수 있다.Therefore, by scribing and cutting in the crystal axis direction as much as possible, it is possible to prevent deterioration of reliability due to mechanical force during chip separation.
도 4는 본 발명에서 사용한 질화갈륨계 발광소자의 직사각형 형태의 칩 구조에서 A면선상에 나란한 일직선상에 위치한 금속패턴에 대한 개략도이다. 즉 본 발명에서 사파이어기판의 두께가 80 미크론으로 연마한 후 다이어몬드 팁을 이용하여 스크라이빙(scribing)후 브레이킹(breaking)하는 칩 패턴의 개략도로서, 칩핑이 30도 기울어져 A-면방향으로부터 이탈되어 a1, a2축 결정방향으로 발생하게 되는 것을 방지하기 위해 칩 크기를 직사각형으로 형성하였다.4 is a schematic diagram of a metal pattern located in a straight line parallel to the A plane line in the rectangular chip structure of the gallium nitride-based light emitting device used in the present invention. In other words, in the present invention, a sapphire substrate is polished to 80 microns in thickness, and then a chip pattern is scribed and broken using a diamond tip. The chip size was formed in a rectangular shape in order to prevent it from being separated and generated in the a1 and a2 axis crystal directions.
여기서 긴 변이 A-축이 되도록 하고, 짧은 변이 A-면(1120)에 평행되도록 함으로써 칩 패턴은 일직선형으로 배치하였다.Here, the chip patterns were arranged in a straight line by making the long sides become the A-axis and the short sides being parallel to the A-plane 1120.
도 5는 본 발명에서 사용한 질화갈륨계 발광소자의 평행사각형 형태의 칩 구조에서 A면선상에 위치한 금속패턴에 대한 개략도이다. 즉 본 발명에서 사파이어기판의 결정성을 따라 칩을 분리하는 이상적인 구조를 나타내는 개략도로서, 육방정계의 결정구조에서 칩형태의 평행사변형으로 한 구조를 갖음으로써 스크라이빙에 의한 칩핑을 줄이고, 또한 브레이킹시 과도 절단웅력을 피하고 쉽게 분리할 수 있다.FIG. 5 is a schematic diagram of a metal pattern located on an A plane line in a parallel rectangular chip structure of a gallium nitride-based light emitting device used in the present invention. That is, the present invention is a schematic diagram showing an ideal structure for separating chips according to the crystallinity of the sapphire substrate, and has a structure in which the hexagonal crystal structure is a parallelogram of chip shape, thereby reducing chipping by scribing and also breaking. Avoid excessive cutting force and can be easily separated.
또한 금속전극패턴은 장 축의 대각선상에 배치함으로써 대칭성을 확보할 수 있다.In addition, the metal electrode pattern can be arranged on the diagonal of the long axis to ensure symmetry.
도 6은 본 발명에서 사용한 질화갈륨계 발광소자의 정사각형 형태의 칩 구조에서 A면선상에 나란한 일직선상에 위치한 금속패턴에 대한 개략도이다. 즉 종래의 정사각형구조에서 처럼 대각선상에 금속패드를 형성하지않고, H-형의 형태를 취함으로써 정사각형의 절단면의 모서리부분의 잔류웅력의 열화에 의한 칩의 신뢰성 저하를 피할 수 있다.6 is a schematic diagram of a metal pattern located in a straight line parallel to the A plane line in the square chip structure of the gallium nitride-based light emitting device used in the present invention. That is, as in the conventional square structure, the metal pad is not formed on the diagonal line, and the H-shaped shape is used, thereby reducing the reliability of the chip due to deterioration of residual force at the corner of the square cut surface.
즉 전극형성부위가 A3-축선상의 접테두리부위에 오도록하여 절단면의 마이크로크랙에 의해 신뢰성이 저하되지 않도록하는 구조이다.That is, the structure is such that the electrode forming portion is in the A3-axis fold edge so that the reliability is not lowered by the microcracks of the cut surface.
즉 패드에 나란한 양옆 측면은 A면이 되도록 정렬하고 양패드 끝단에 A3축의 결정방향이 오도록 하였다.In other words, both sides of the side of the side of the pads were aligned with the A side, and the A3 axis of the crystal direction was at the ends of both pads.
이상에서와 같이, 본 실시에에 의하면, 금속전극패턴 및 칩 분리 방식이 사파이어기판의 결정구조의 물성을 고려한 경우 칩의 신뢰성을 향상시키고, 또한 칩 분리시 결정면방향으로의 칩핑을 줄일 수 있어 칩 수율을 향상시켜 주는 효과가 있다.As described above, according to the present embodiment, when the metal electrode pattern and the chip separation method consider the physical properties of the crystal structure of the sapphire substrate, the chip reliability can be improved and chipping in the crystal plane direction during chip separation can be reduced. It has the effect of improving the yield.
또한 n-면 전극을 사파이어 결정면방향에 일치하는 부위에 형성되도록 금속전극패턴의 구조를 설계함으로써 광학적 및 전기적 특성의 저하가 소자의 동작시간에 따라 크지 않은 매우 신뢰성이 우수한 광소자를 지향할 수 있는 기대효과가 있다.In addition, by designing the structure of the metal electrode pattern so that the n-plane electrode is formed in the region corresponding to the sapphire crystal surface direction, the expectation that the optical and electrical characteristics can be directed to a highly reliable optical device in which the deterioration of the optical and electrical characteristics is not large according to the operation time of the device It works.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990008662A KR100335796B1 (en) | 1999-03-15 | 1999-03-15 | Scribing/Breaking Methods for the Optoelectronic Devices of GaN-Based Semiconductor Films Grown on Sapphire Substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990008662A KR100335796B1 (en) | 1999-03-15 | 1999-03-15 | Scribing/Breaking Methods for the Optoelectronic Devices of GaN-Based Semiconductor Films Grown on Sapphire Substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000060407A true KR20000060407A (en) | 2000-10-16 |
| KR100335796B1 KR100335796B1 (en) | 2002-05-08 |
Family
ID=19576619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990008662A KR100335796B1 (en) | 1999-03-15 | 1999-03-15 | Scribing/Breaking Methods for the Optoelectronic Devices of GaN-Based Semiconductor Films Grown on Sapphire Substrates |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100335796B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100860709B1 (en) * | 2006-12-21 | 2008-09-26 | 주식회사 실트론 | Method of growing GaN layer for manufacturing Light Emitting Diode having enhanced light extraction characteristics, Method of manufacturing Light Emitting Diode using the same, and Light Emitting Diode device thereof |
| WO2011118864A1 (en) * | 2010-03-25 | 2011-09-29 | 주식회사 크리스탈온 | Method for slicing synthetic corundum single-crystal ingot |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102306671B1 (en) | 2015-06-16 | 2021-09-29 | 삼성전자주식회사 | Light emitting diode package |
-
1999
- 1999-03-15 KR KR1019990008662A patent/KR100335796B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100860709B1 (en) * | 2006-12-21 | 2008-09-26 | 주식회사 실트론 | Method of growing GaN layer for manufacturing Light Emitting Diode having enhanced light extraction characteristics, Method of manufacturing Light Emitting Diode using the same, and Light Emitting Diode device thereof |
| WO2011118864A1 (en) * | 2010-03-25 | 2011-09-29 | 주식회사 크리스탈온 | Method for slicing synthetic corundum single-crystal ingot |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100335796B1 (en) | 2002-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904585B2 (en) | Manufacturing method of semiconductor device | |
| KR100854986B1 (en) | Production method of compound semiconductor device wafer | |
| US7498184B2 (en) | Production method for semiconductor device | |
| KR20060131327A (en) | Method of manufacturing light emitting diode | |
| US20060214173A1 (en) | Light emitting diodes and methods of fabrication | |
| JP2005150675A (en) | Semiconductor light-emitting diode and its manufacturing method | |
| KR100993077B1 (en) | Semiconductor light emitting device, fabrication method of the semiconductor light emitting device, and light emitting device package | |
| KR20070013273A (en) | Fabrication of semiconductor devices | |
| KR20070042214A (en) | Nitride-based light emitting diode and manufacturing of the same | |
| KR20070034005A (en) | White light emitting device and its manufacturing method | |
| KR20080065666A (en) | Nitride semiconductor light emitting element and method for producing nitride semiconductor light emitting element | |
| JP2001176823A (en) | Method for manufacturing nitride semiconductor chip | |
| JP2005327979A (en) | Semiconductor light-emitting element and device | |
| JP2007266571A (en) | Led chip, its manufacturing method, and light emitting device | |
| KR100780175B1 (en) | Method for Manufacturing Light Emitting Diode | |
| KR100648136B1 (en) | Light Emitting Diode and manufacturing method of the same | |
| US8618562B2 (en) | Light emitting device and method for manufacturing same | |
| US20040169185A1 (en) | High luminescent light emitting diode | |
| KR100863804B1 (en) | Gallium nitride light emitting diode and method for manufacturing the same | |
| KR100889569B1 (en) | GaN-based Light Emitting Diode and method for fabricating the same | |
| JP2005072527A (en) | Light emitting element and its manufacturing method | |
| JP2006203251A (en) | Production method for semiconductor device | |
| KR100335796B1 (en) | Scribing/Breaking Methods for the Optoelectronic Devices of GaN-Based Semiconductor Films Grown on Sapphire Substrates | |
| US20050127374A1 (en) | Light-emitting device and forming method thereof | |
| KR20060127623A (en) | Method of manufacturing pattened substrate and manufacturing light emitting diode thereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070425 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |