KR20000056703A - Method for forming solder bump of bare chip - Google Patents
Method for forming solder bump of bare chip Download PDFInfo
- Publication number
- KR20000056703A KR20000056703A KR1019990006249A KR19990006249A KR20000056703A KR 20000056703 A KR20000056703 A KR 20000056703A KR 1019990006249 A KR1019990006249 A KR 1019990006249A KR 19990006249 A KR19990006249 A KR 19990006249A KR 20000056703 A KR20000056703 A KR 20000056703A
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- bare chip
- electrode pad
- solder bump
- molten
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 144
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000004907 flux Effects 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract 2
- 238000001179 sorption measurement Methods 0.000 description 12
- 239000002826 coolant Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
본 발명은 베어칩의 솔더범프 형성방법에 관한 것으로서, 특히 베어칩의 전극패드 위에 솔더를 순차적으로 티핑(Tipping)하여 직경이 120㎛ 이하인 미세 피치 및 크기의 솔더범프를 형성시키는 베어칩의 솔더범프 형성방법에 관한 것이다.The present invention relates to a method for forming a bare bump solder bump, in particular, a solder bump of a bare chip that forms a solder bump having a fine pitch and size of 120 μm or less by tipping the solder sequentially on an electrode pad of the bare chip. It relates to a formation method.
도 1은 종래 기술의 일 실시 예에 따른 베어칩의 솔더범프 형성방법이 도시된 도면이다.1 is a view illustrating a solder bump forming method of a bare chip according to an exemplary embodiment of the prior art.
도 1을 참조하여 종래 기술의 일 실시 예를 설명하면 다음과 같다.An embodiment of the prior art will be described with reference to FIG. 1.
먼저, 소정의 위치에 전극패드(11)가 형성된 베어칩(10)의 상측 중 상기 전극패드(11)를 제외한 나머지 부분에 패시베이션(Passivation)을 형성시킨다. 이때, 상기 패시베이션은 웨이퍼(10)에 형성된 패턴을 보호하기 위한 보호막이다.First, passivation is formed on the remaining portion of the bare chip 10 having the electrode pads 11 formed at predetermined positions except for the electrode pads 11. In this case, the passivation is a protective film for protecting the pattern formed on the wafer 10.
이후, 메탈 데포지션(Metal Deposition) 공정을 통해 상기 전극패드(11)와 패시베이션 상측에 Ti/W/Au(티타늄/텅스텐/금)으로 이루어진 3층의 금속막인 UBM(Upper Barrier Metal)을 증착시킨다.Subsequently, a metal deposition process is performed to deposit UBM (Up Barrier Metal), a three-layer metal film formed of Ti / W / Au (titanium / tungsten / gold) on the electrode pad 11 and the passivation. Let's do it.
이후, 상기 전극패드(11)들이 서로 전기적으로 연결되지 않도록 상기 UBM 상측에 포토레지스트를 도포한 후 노광, 현상, UBM 에칭, 박리로 이루어진 포토리쏘그라피 공정을 통해 상기 UBM의 일부분을 제거하여 상기 전극패드(11) 위에만 상기 UBM을 존재시킨다. 이로써, 상기 베어칩(10)의 전극패드(11)에 솔더범프(17)를 형성시킬 준비가 완료된다.Thereafter, a photoresist is applied on the upper side of the UBM so that the electrode pads 11 are not electrically connected to each other, and then a portion of the UBM is removed through a photolithography process consisting of exposure, development, UBM etching, and peeling. The UBM is present only on pad 11. Thus, the preparation for forming the solder bumps 17 on the electrode pads 11 of the bare chip 10 is completed.
이후, 상기 베어칩(10)의 전극패드(11)와 대응되는 형태로 개구부(14')가 형성된 스크린마스크(14)를 베어칩(10)의 상측에 위치 결정시킨 후 스퀴지(15)를 이용하여 상기 전극패드(11) 위에 솔더페이스트(16)를 도포한다. 이때, 상기 UBM은 전극패드(11)와 솔더페이스트(16)의 접합력을 향상시키기 위한 중간 매개물의 역할을 한다.Subsequently, the screen mask 14 having the opening 14 ′ formed in the shape corresponding to the electrode pad 11 of the bare chip 10 is positioned above the bare chip 10, and then the squeegee 15 is used. The solder paste 16 is coated on the electrode pad 11. In this case, the UBM serves as an intermediate medium for improving the bonding force between the electrode pad 11 and the solder paste 16.
이후, 상기 솔더페이스트(16)의 인쇄작업이 완료되면 솔더페이스트(16)의 상측에 플럭스를 도포한다. 이때, 상기한 솔더페이스트(16)의 인쇄작업에서 플럭스 성분을 내포하고 있는 솔더 페이스트(16)를 사용하면 별도의 플럭스 도포 공정을 거치지 않아도 된다.Subsequently, when the printing operation of the solder paste 16 is completed, the flux is applied to the upper side of the solder paste 16. In this case, when the solder paste 16 containing the flux component is used in the printing operation of the solder paste 16, a separate flux coating process is not required.
여기서, 상기 플럭스는 상기 전극패드(11)와 솔더페이스트(16)가 깨끗이 접합되도록 하는 동시에 접합시 산화물이 생기는 것을 방지하여 접합이 확실하게 이루어지게 하는 일종의 용제이다.Here, the flux is a kind of solvent that allows the electrode pad 11 and the solder paste 16 to be bonded cleanly and at the same time prevents the formation of oxides during the bonding, thereby ensuring the bonding.
이후, 리플로우 공정에서 솔더페이스트(16)에 소정의 열을 가하면 상기 솔더페이스트(16)가 볼 형태로 형성되어 전극패드(11) 위에 솔더범프(17)가 형성된다. 이로써, 각각의 전극패드(11) 위에 솔더범프(17)가 형성된 베어칩(10)을 얻을 수 있게 된다.Subsequently, when a predetermined heat is applied to the solder paste 16 in the reflow process, the solder paste 16 is formed in a ball shape, and the solder bumps 17 are formed on the electrode pads 11. As a result, the bare chip 10 having the solder bumps 17 formed on the electrode pads 11 can be obtained.
한편, 도 2는 종래 기술의 다른 실시 예에 따른 베어칩의 솔더범프 형성방법이 도시된 도면이다.On the other hand, Figure 2 is a view showing a solder bump forming method of a bare chip according to another embodiment of the prior art.
도 2를 참조하여 종래 기술의 다른 실시 예를 설명하면 다음과 같다.Hereinafter, another embodiment of the prior art will be described with reference to FIG. 2.
먼저, 상면에 복수개의 원추형 홈(24')이 형성된 홈플레이트(24) 상측에 솔더페이스트(26)를 공급한 후 스퀴지(25)를 이용하여 상기 홈플레이트(24)의 원추형 홈(24')에 상기 솔더페이스트(26)를 충진시킨다.First, the solder paste 26 is supplied to the upper side of the groove plate 24 having the plurality of conical grooves 24 'formed on the upper surface thereof, and then the conical groove 24' of the groove plate 24 is used by using the squeegee 25. The solder paste 26 is filled in.
이후, 상기 홈플레이트(24)의 원추형 홈(24')에 솔더페이스트(26)가 모두 충진되면 상기 솔더페이스트(26)의 상측에 플럭스를 도포한다. 이때, 상기한 솔더페이스트(26)의 충진작업에서 플럭스 성분을 내포하고 있는 솔더 페이스트(26)를 사용하면 별도의 플럭스 도포 공정을 거치지 않아도 된다.Subsequently, when the solder paste 26 is filled in the conical groove 24 ′ of the groove plate 24, flux is applied to the upper side of the solder paste 26. In this case, when the solder paste 26 containing a flux component is used in the filling operation of the solder paste 26, a separate flux coating process is not required.
여기서, 상기 플럭스는 상기 전극패드(11)와 솔더페이스트(16)가 깨끗이 접합되도록 하는 동시에 접합시 산화물이 생기는 것을 방지하여 접합이 확실하게 이루어지게 하는 일종의 용제이다.Here, the flux is a kind of solvent that allows the electrode pad 11 and the solder paste 16 to be bonded cleanly and at the same time prevents the formation of oxides during the bonding, thereby ensuring the bonding.
상기와 같이 솔더페이스트(26)에 플럭스가 도포되면, 리플로우 공정에서 상기 솔더페이스트(26)에 소정의 열을 가하여 솔더페이스트(26)를 볼 형태로 형성시킨다.When the flux is applied to the solder paste 26 as described above, a predetermined heat is applied to the solder paste 26 in the reflow process to form the solder paste 26 in a ball shape.
이후, 패시베이션 및 UBM이 형성되어 전극패드(21) 위에 솔더범프(27)를 형성시킬 준비가 완료된 베어칩(20)을 상기 홈플레이트(24)의 상측에 위치 결정시킨다. 이때, 상기 베어칩(20)은 각각의 전극패드(21)가 상기 홈플레이트(24) 상에 볼 형태로 형성된 솔더페이스트(26)와 서로 대응되어 접촉되도록 위치 결정된다.Thereafter, the passivation and UBM are formed to position the bare chip 20, which is ready to form the solder bumps 27 on the electrode pads 21, on the upper side of the home plate 24. At this time, the bare chip 20 is positioned so that each electrode pad 21 is in contact with the solder paste 26 formed in a ball shape on the home plate 24 to correspond to each other.
상기와 같이 베어칩(20)과 홈플레이트(24)가 서로 위치 결정되면 다시 리플로우 공정을 실시하여 상기 베어칩(20)과 홈플레이트(24)를 재 가열시킴으로써 베어칩(20)의 전극패드(21) 위에 볼 형태의 솔더페이스트(26)가 부착되도록 한다. 이로써, 각각의 전극패드(21) 위에 솔더범프(27)가 형성된 베어칩(20)을 얻을 수 있게 된다.As described above, when the bare chip 20 and the home plate 24 are positioned to each other, a reflow process is performed again to reheat the bare chip 20 and the home plate 24 to thereby electrode pads of the bare chip 20. (21) is to be attached to the solder paste 26 in the form of a ball. As a result, the bare chip 20 having the solder bumps 27 formed on the electrode pads 21 can be obtained.
그러나, 상기와 같은 종래의 기술에 따른 베어칩의 솔더범프 형성방법은, 베어칩(10, 20)의 전극패드(11, 21) 간의 피치가 점점 미세화되면서 솔더범프(17, 27)를 형성하는데 필요한 솔더페이스트(16, 26)의 양을 정확히 조절하기 어려워 직경 120㎛ 이하의 미세 솔더범프(17, 27)를 형성시키기 불가능한 문제점이 있었다.However, in the solder bump forming method of the bare chip according to the related art as described above, the solder bumps 17 and 27 are formed while the pitch between the electrode pads 11 and 21 of the bare chips 10 and 20 becomes smaller. Since it is difficult to accurately adjust the amount of the solder paste 16 and 26 required, there was a problem that it is impossible to form the fine solder bumps 17 and 27 having a diameter of 120 μm or less.
또한, 종래 기술은 레이저 가공기를 이용하여 스크린 마스크(14)의 개구부(14')와 홈플레이트(24)의 원추형 홈(24')을 가공함에도 불구하고 가공 상의 한계로 인하여 상기 개구부(14')와 원추형 홈(24')을 정확하고 균일한 형태로 가공하기 어렵고, 상기 스크린 마스크(14)와 홈플레이트(24)에 미세한 개구부(14')와 원추형 홈(24')이 다수 가공됨에 따라 상기 스크린 마스크(14)와 홈플레이트(24)에 휨이나 뒤틀림 등의 웨이브 현상이 발생되게 된다.In addition, the prior art uses the laser processing machine to process the opening 14 'of the screen mask 14 and the conical groove 24' of the groove plate 24 due to limitations in processing. And conical grooves 24 'are difficult to process in an accurate and uniform form, and as the plurality of minute openings 14' and conical grooves 24 'are processed in the screen mask 14 and the groove plate 24, Wave phenomena such as warpage and warpage are generated in the screen mask 14 and the home plate 24.
따라서, 상기한 바와 같은 스크린 마스크(14)와 홈플레이트(24)의 가공 상의 한계 때문에 솔더페이스트(26)의 인쇄량이 불균일해짐은 물론, 상기 베어칩(20)을 스크린 마스크(14) 또는 홈플레이트(24)로부터 분리할 때 솔더페이스트(16, 26)의 빠짐성이 저하되어 상기 솔더페이스트(16, 26)의 인쇄량 불균일이 심화되므로 솔더범프(17, 27)의 크기 편차가 커져 상기 베어칩(10, 20)과 회로기판의 접속시 접속 신뢰성이 떨어지는 문제점이 있었다.Therefore, the printing amount of the solder paste 26 becomes uneven due to the processing limitations of the screen mask 14 and the home plate 24 as described above, and the bare chip 20 may be replaced by the screen mask 14 or the home plate. The separation of the solder pastes 16 and 26 is reduced when the separation from the 24 is performed, and thus the printing amount non-uniformity of the solder pastes 16 and 26 is intensified, so that the size variation of the solder bumps 17 and 27 is increased, so that the bare chip ( 10, 20) has a problem in that the connection reliability is poor when the circuit board is connected.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 직경이 120㎛ 이하인 미세 피치 및 크기의 솔더범프를 형성할 수 있게 됨은 물론, 상기 솔더범프의 크기 편차가 감소되어 베어칩과 회로기판의 접속시 접속 신뢰성이 향상되도록 하는 베어칩의 솔더범프 형성방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, it is possible to form a solder bump of a fine pitch and size of less than 120㎛ diameter, as well as the size variation of the solder bumps is reduced of the bare chip and the circuit board It is an object of the present invention to provide a method for forming a solder bump of a bare chip to improve connection reliability when connected.
도 1은 종래 기술의 일 실시 예에 따른 베어칩의 솔더범프 형성방법이 도시된 도면,1 is a view showing a solder bump forming method of a bare chip according to an embodiment of the prior art,
도 2는 종래 기술의 다른 실시 예에 따른 베어칩의 솔더범프 형성방법이 도시된 도면,2 is a view showing a solder bump forming method of a bare chip according to another embodiment of the prior art,
도 3은 본 발명에 따른 베어칩의 솔더범프 형성방법이 도시된 플로우챠트,3 is a flowchart illustrating a method for forming a solder bump of a bare chip according to the present invention;
도 4는 본 발명에 따른 베어칩의 솔더범프 형성방법을 구현하기 위한 솔더범프 형성장치가 도시된 구성도Figure 4 is a block diagram showing a solder bump forming apparatus for implementing the solder bump forming method of the bare chip according to the present invention
도 5는 본 발명에 따른 베어칩의 전극패드 위에 솔더범프가 형성되기 까지의 단계별 상태가 도시된 도면으로서,5 is a view showing a step-by-step state until the solder bumps are formed on the electrode pad of the bare chip according to the present invention,
(a)는 전극패드 위에 용융 솔더가 순간적으로 티핑되는 모습이 도시된 도면,(a) is a view showing that the molten solder is instantaneously tipping on the electrode pad,
(b)는 전극패드 위에 용융 솔더가 순차적으로 티핑된 모습이 도시된 도면,(b) is a view showing that the molten solder is sequentially tipping on the electrode pad,
(c)는 전극패드 위에 완성된 솔더범프의 모습이 도시된 도면이다.(c) is a view showing a state of the completed solder bump on the electrode pad.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
50 : 베어칩 51 : 전극패드50: bare chip 51: electrode pad
55 : 솔더 57 : 솔더범프55 Solder 57 Solder Bump
상기의 목적을 달성하기 위한 본 발명에 따른 베어칩의 솔더범프 형성방법의 특징은, 베어칩의 전극패드 위에 솔더를 순차적으로 티핑(Tipping)하여 상기 전극패드 위에 소정량의 솔더를 형성하는 제 1 과정과, 리플로우 공정을 통해 상기 솔더에 소정의 열을 가하여 솔더범프를 형성하는 제 2 과정으로 이루어진 것이다.A feature of the method for forming a solder bump of a bare chip according to the present invention for achieving the above object, the first tip to form a predetermined amount of solder on the electrode pad by sequentially tipping (Tipping) the solder on the electrode pad of the bare chip. And a second process of forming solder bumps by applying predetermined heat to the solder through a reflow process.
또한, 본 발명의 부가적인 특징은, 상기 제 1 과정은 베어칩의 전극패드와 용융 솔더를 접촉시켜 상기 전극패드 위에 용융 솔더를 순간적으로 티핑시키는 제 1 단계와, 상기 제 1 단계에서 전극패드 위에 용융 솔더가 티핑되면 상기 용융 솔더를 냉각시켜 굳히는 제 2 단계와, 상기 전극패드 위에 소정량의 솔더가 형성될 때까지 상기한 제 1 단계와 제 2 단계를 반복하는 제 3 단계로 이루어지는 데 있다.In addition, an additional feature of the present invention is that the first process includes a first step of instantaneously tipping molten solder on the electrode pad by contacting the electrode pad of the bare chip with the molten solder, and in the first step, on the electrode pad. When the molten solder is tipping, there is a second step of cooling and solidifying the molten solder and a third step of repeating the first and second steps until a predetermined amount of solder is formed on the electrode pad.
또한, 본 발명의 다른 부가적인 특징은, 상기 제 1 과정과 제 2 과정 사이에는 베어칩의 전극패드 위에 형성된 솔더의 상측에 플럭스를 도포하는 과정이 더 포함되는 데 있다.In addition, another additional feature of the present invention is that the process of applying the flux on the upper side of the solder formed on the electrode pad of the bare chip between the first process and the second process is further included.
상기와 같이 구성된 본 발명은 베어칩의 전극패드 위에 용융 솔더를 티핑하는 회수를 조절함으로써 미세 피치 및 크기의 솔더범프를 형성할 수 있게 됨은 물론, 상기 솔더범프의 크기 편차가 감소되어 베어칩과 회로기판의 접속시 접속 신뢰성이 향상되는 이점이 있다.The present invention configured as described above can form solder bumps of fine pitch and size by controlling the number of times of tipping molten solder on the electrode pads of the bare chip, as well as reducing the size variation of the solder bumps so that the bare chip and the circuit There is an advantage in that connection reliability is improved when the substrate is connected.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명에 따른 베어칩의 솔더범프 형성방법이 도시된 플로우챠트이고, 도 4는 본 발명에 따른 베어칩의 솔더범프 형성방법을 구현하기 위한 솔더범프 형성장치가 도시된 구성도이고, 도 5는 본 발명에 따른 베어칩의 전극패드 위에 솔더범프가 형성되기 까지의 단계별 상태가 도시된 도면으로서, (a)는 전극패드 위에 용융 솔더가 순간적으로 티핑되는 모습이 도시된 도면, (b)는 전극패드 위에 용융 솔더가 순차적으로 티핑된 모습이 도시된 도면, (c)는 전극패드 위에 완성된 솔더범프의 모습이 도시된 도면이다.3 is a flowchart showing a solder bump forming method of a bare chip according to the present invention, Figure 4 is a block diagram showing a solder bump forming apparatus for implementing a solder bump forming method of a bare chip according to the present invention, 5 is a view showing a step-by-step state until the solder bumps are formed on the electrode pad of the bare chip according to the present invention, (a) is a view showing the instant tipping of the molten solder on the electrode pad, (b ) Is a view showing the molten solder is sequentially tipping on the electrode pad, (c) is a view showing the completed solder bump on the electrode pad.
도 3 및 도 5를 참조하여 본 발명에 따른 베어칩의 솔더범프 형성방법을 설명하면 다음과 같다.The solder bump forming method of the bare chip according to the present invention will be described with reference to FIGS. 3 and 5 as follows.
먼저, 베어칩(50)의 전극패드(51) 위에 솔더(55)를 순차적으로 티핑하여 상기 전극패드(51) 위에 소정량의 솔더(55)를 형성시킨다.First, the solder 55 is sequentially tipped on the electrode pad 51 of the bare chip 50 to form a predetermined amount of solder 55 on the electrode pad 51.
상세하게는, 상기 베어칩(50)의 전극패드(51)와 용융 솔더(55)를 접촉시켜 상기 전극패드(51) 위에 용융 솔더(55)를 순간적으로 티핑시키고, 상기 전극패드(51) 위에 용융 솔더(55)가 티핑되면 상기 용융 솔더(55)를 냉각시켜 굳힌다. 이후, 상기 전극패드(51) 위에 소정량의 솔더(55)가 형성될 때까지 상기한 바와 같은 솔더(55)의 티핑 및 냉각 단계를 반복한다.In detail, the electrode pad 51 of the bare chip 50 is brought into contact with the molten solder 55 to instantaneously tip the molten solder 55 on the electrode pad 51, and then on the electrode pad 51. When the molten solder 55 is tipped, the molten solder 55 is cooled and hardened. Thereafter, the tipping and cooling steps of the solder 55 as described above are repeated until a predetermined amount of the solder 55 is formed on the electrode pad 51.
상기의 과정을 통해 베어칩(50)의 전극패드(51) 위에 소정량의 솔더(55)가 형성되면, 상기 솔더(55)의 상측에 플럭스를 도포한 후 리플로우 공정을 통해 상기 솔더(55)에 소정의 열을 가하여 솔더범프(57)를 형성시킨다.If a predetermined amount of solder 55 is formed on the electrode pad 51 of the bare chip 50 through the above process, after applying a flux on the upper side of the solder 55, the solder 55 through the reflow process ), A predetermined heat is applied to form the solder bumps 57.
상기와 같은 본 발명을 구현하기 위한 솔더범프 형성장치는, 도 4에 도시된 바와 같이, 상면이 폐쇄된 용기형으로 형성되어 일정량의 용융 솔더(55)가 저장되는 저장조(61)와, 상기 저장조(61)에 용융 솔더(55)를 공급하는 솔더공급원(63)과, 상기 저장조(61)의 용융 솔더(55)와 전극패드(51)가 마주 보도록 베어칩(50)을 흡착하는 흡착툴(65)과, 상기 흡착툴(65)을 상하 좌우 이동시키는 흡착툴 이동수단(67)과, 상기 베어칩(50)의 전극패드(51)에 소정량의 용융 솔더(55)가 순간적으로 티핑(Tipping)되면 상기 용융 솔더(55)가 냉각되어 굳을 수 있도록 상기 흡착툴(65)을 냉각시키는 냉각수단과, 상기의 구성요소들의 동작을 제어하는 제어부(69)를 포함하여 구성된다.Solder bump forming apparatus for implementing the present invention as described above, as shown in Figure 4, the upper surface is formed in a closed container-type storage tank 61 and a predetermined amount of molten solder 55 is stored, and the storage tank An adsorption tool for adsorbing the bare chips 50 so that the solder supply source 63 supplying the molten solder 55 to the 61 and the molten solder 55 of the reservoir 61 and the electrode pad 51 face each other ( 65, a suction tool moving means 67 for vertically moving the suction tool 65, and a predetermined amount of molten solder 55 are momentarily tipped to the electrode pad 51 of the bare chip 50. Tipping) is configured to include a cooling means for cooling the adsorption tool 65 so that the molten solder 55 is cooled and hardened, and a control unit 69 for controlling the operation of the components.
여기서, 상기 솔더공급원(63)에는 용융 솔더(55)가 항상 일정한 온도로 유지되도록 상기 용융 솔더(55)를 가열하는 가열수단이 장착되고, 상기 저장조(61)에는 상기 솔더공급원(63)으로부터 일정량의 용융 솔더(55)가 지속적으로 공급됨과 동시에 저장조(61) 내의 용융 솔더(55)가 굳지 않도록 상기 용융 솔더(55)를 강제 유동시키는 유동수단(71)과, 상기 유동수단(71)의 상측에 설치되어 용융 솔더(55)의 유동 정도를 감쇄시키는 차단판(73)이 설치되어 있다.Here, the solder supply source 63 is equipped with heating means for heating the molten solder 55 so that the molten solder 55 is always maintained at a constant temperature, the reservoir 61 is a predetermined amount from the solder supply source 63. Flow means 71 for forcibly flowing the molten solder 55 so that the molten solder 55 is continuously supplied and the molten solder 55 in the reservoir 61 is not hardened, and the upper side of the flow means 71. The blocking plate 73 is installed in the lower portion to attenuate the flow of the molten solder 55.
이때, 상기 유동수단(71)에는 통상적으로 모터에 의해 회전되는 교반팬이 사용되고, 상기 차단판(73)에는 어느 정도의 용융 솔더(55)가 차단판(73)을 통해 상측으로 이동될 수 있도록 다수의 홀이 형성되어 있다.In this case, a stirring fan which is typically rotated by a motor is used for the flow means 71, and a certain amount of molten solder 55 is moved to the blocking plate 73 through the blocking plate 73. A plurality of holes are formed.
또한, 상기 저장조(61)의 측벽에는 저장조(61) 내의 용융 솔더(55)가 항상 일정한 양으로 유지될 수 있도록 상기 저장조(61) 내의 용융 솔더(55) 높이를 감지하는 높이감지센서(75)와, 상기 저장조(61) 내의 용융 솔더(55)의 산화가 방지되도록 저장조(61) 내부에 질소 분위기를 형성시키는 질소공급원(77)이 장착되어 있다.In addition, the height sensor 75 senses the height of the molten solder 55 in the reservoir 61 on the side wall of the reservoir 61 so that the molten solder 55 in the reservoir 61 is always maintained in a constant amount. And a nitrogen supply source 77 for forming a nitrogen atmosphere in the reservoir 61 so that oxidation of the molten solder 55 in the reservoir 61 is prevented.
또한, 상기 흡착툴(65)에는 베어칩(50)이 흡착될 수 있도록 흡착력을 제공하는 흡착에어통로(65')가 형성되고, 상기 흡착에어통로(65')는 진공원으로 연결되어 있다.In addition, an adsorption air passage 65 'is provided on the adsorption tool 65 to provide adsorption force so that the bare chip 50 can be adsorbed, and the adsorption air passage 65' is connected to a vacuum source.
또한, 상기 냉각수단은 흡착툴(65) 내부에 형성되어 상기 흡착툴(65)을 냉각시키는 냉각제통로(79)와, 상기 냉각제통로(79)로 냉각제를 공급하는 냉각제공급원으로 구성되어 있다.In addition, the cooling means is formed in the adsorption tool (65) is composed of a coolant passage (79) for cooling the adsorption tool (65), and a coolant supply source for supplying a coolant to the coolant passage (79).
상기와 같이 구성된 솔더범프 형성장치에서는, 먼저, 흡착툴(65)에 의하여 베어칩(50)이 흡착되면 흡착툴 이동수단(67)이 동작되어 상기 흡착툴(65)을 저장조(61) 내부로 이동시킨다. 이후, 상기 흡착툴 이동수단(67)에 의해 베어칩(50)의 전극패드(51)와 저장조(61) 내의 용융 솔더(55)가 접촉될 정도로 상기 흡착툴(65)이 하강되면 각각의 전극패드(51)들에 용융 솔더(55)가 순간적으로 티핑된다.In the solder bump forming apparatus configured as described above, first, when the bare chip 50 is adsorbed by the adsorption tool 65, the adsorption tool moving means 67 is operated to move the adsorption tool 65 into the storage tank 61. Move it. Thereafter, when the suction tool 65 is lowered to the extent that the electrode pad 51 of the bare chip 50 and the molten solder 55 in the reservoir 61 are contacted by the suction tool moving means 67, the respective electrodes are lowered. The molten solder 55 is instantaneously tipped to the pads 51.
상기와 같이 베어칩(50)의 전극패드(51)에 용융 솔더(55)가 각각 티핑되면 상기 흡착툴 이동수단(67)이 동작하여 상기 흡착툴(65)을 상승시킴과 동시에 흡착툴(65)에 형성된 냉각제통로(79)로 냉각제가 공급되어 상기 흡착툴(65)을 냉각시키게 된다. 이렇게 상기 흡착툴(65)이 냉각되면 상기한 각각의 전극패드(51)에 티핑된 용융 솔더(55)가 냉각되어 굳게 된다. 이로써, 상기 용융 솔더(55)의 1차 티핑이 완료된다.As described above, when the molten solder 55 is tipped to the electrode pad 51 of the bare chip 50, the suction tool moving means 67 operates to raise the suction tool 65 and at the same time the suction tool 65. Coolant is supplied to the coolant passageway 79 formed in the C) to cool the adsorption tool 65. When the suction tool 65 is cooled in this way, the molten solder 55 tipped to each of the electrode pads 51 is cooled and hardened. Thus, the primary tipping of the molten solder 55 is completed.
이후, 상기 베어칩(50)의 전극패드(51) 위에 소정 크기의 솔더범프(57)가 형성될 수 있을 정도의 솔더(55)가 형성되도록 상기의 과정을 순차적으로 2차, 3차, …, N차 반복한다.Thereafter, the above processes are sequentially performed in order to form solder 55 such that solder bumps 57 having a predetermined size are formed on the electrode pads 51 of the bare chip 50. Repeat N times.
이후, 상기 베어칩(50)의 전극패드(51) 위에 일정량의 솔더(55)가 형성되면 상기 흡착툴 이동수단(67)이 동작하여 상기 흡착툴(65)을 상기 저장조(61) 외부로 이동시킨다.Subsequently, when a predetermined amount of solder 55 is formed on the electrode pad 51 of the bare chip 50, the suction tool moving means 67 operates to move the suction tool 65 to the outside of the reservoir 61. Let's do it.
이후, 상기 전극패드(51) 위에 형성된 솔더(55)의 상측에 플럭스를 도포하고, 리플로우 공정을 통해 상기 솔더(55)에 소정의 열을 가하면 베어칩(50)의 전극패드(51) 위에 소정 크기의 솔더범프(57)가 형성되게 된다.Thereafter, a flux is applied to the upper side of the solder 55 formed on the electrode pad 51, and a predetermined heat is applied to the solder 55 through a reflow process, and then on the electrode pad 51 of the bare chip 50. Solder bumps 57 of a predetermined size are formed.
상기와 같이 구성되고 동작되는 본 발명에 따른 베어칩의 솔더범프 형성방법은, 베어칩(50)의 전극패드(51) 위에 용융 솔더(55)를 티핑하는 회수를 조절함으로써 직경이 120㎛ 이하인 미세 피치 및 크기의 솔더범프(57)를 형성할 수 있게 됨은 물론, 상기 솔더범프(57)의 크기 편차가 감소되어 베어칩(50)과 회로기판의 접속시 접속 신뢰성이 향상되는 이점이 있다.The method of forming a solder bump of a bare chip according to the present invention, which is constructed and operated as described above, may control the number of times of tipping the molten solder 55 on the electrode pad 51 of the bare chip 50 to adjust the number of the fine particles having a diameter of 120 μm or less. Pitch and size of the solder bumps 57 can be formed, as well as the size variation of the solder bumps 57 is reduced, there is an advantage that the connection reliability when the bare chip 50 and the circuit board is connected.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990006249A KR20000056703A (en) | 1999-02-25 | 1999-02-25 | Method for forming solder bump of bare chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990006249A KR20000056703A (en) | 1999-02-25 | 1999-02-25 | Method for forming solder bump of bare chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000056703A true KR20000056703A (en) | 2000-09-15 |
Family
ID=19575023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990006249A KR20000056703A (en) | 1999-02-25 | 1999-02-25 | Method for forming solder bump of bare chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000056703A (en) |
-
1999
- 1999-02-25 KR KR1019990006249A patent/KR20000056703A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100691679B1 (en) | Method of forming bumps, electronic components, and solder paste | |
| US5988487A (en) | Captured-cell solder printing and reflow methods | |
| US6109175A (en) | Intaglio printing method, intaglio printer, method of formation of bumps or wiring pattern, apparatus therefor, bump electrode and printed circuit board | |
| US6319810B1 (en) | Method for forming solder bumps | |
| KR100370525B1 (en) | A method for forming the bump | |
| US7407878B2 (en) | Method of providing solder bumps on a substrate using localized heating | |
| JPH05185762A (en) | Mask for creamy solder printing and soldering method of electric component using the mask | |
| US5816481A (en) | Pin block method of dispensing solder flux onto the I/O pads of an integrated circuit package | |
| US20070155154A1 (en) | System and method for solder bumping using a disposable mask and a barrier layer | |
| US20010052536A1 (en) | Method and apparatus for making an electrical device | |
| KR20000056703A (en) | Method for forming solder bump of bare chip | |
| KR100771360B1 (en) | Process for manufacturing circuit board for package | |
| JP3124224B2 (en) | Solder bump formation method | |
| JPH02150031A (en) | Method of forming solder bump | |
| US20030009878A1 (en) | Method for attaching an electronic component to a substrate | |
| JPH0917794A (en) | Bump forming method | |
| KR100554913B1 (en) | A bump making method of semiconductor element | |
| KR100221654B1 (en) | Method for manufacturing metal bump used screen printing | |
| JP2002507836A (en) | An automated brush flux handling system for applying a controlled amount of flux to a package. | |
| JPH02165633A (en) | Manufacture of semiconductor device | |
| JP2001044231A (en) | Method of forming solder bumps and wiring board, semiconductor element, semiconductor package and manufacture thereof | |
| JPH07176535A (en) | Manufacture of semiconductor device | |
| JPH0536695A (en) | Semiconductor device and manufacture thereof | |
| JPH07336019A (en) | Forming method of conductor pattern | |
| JP3381454B2 (en) | Vapor deposition apparatus and ball bump forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |