JP2001044231A - Method of forming solder bumps and wiring board, semiconductor element, semiconductor package and manufacture thereof - Google Patents

Method of forming solder bumps and wiring board, semiconductor element, semiconductor package and manufacture thereof

Info

Publication number
JP2001044231A
JP2001044231A JP11217171A JP21717199A JP2001044231A JP 2001044231 A JP2001044231 A JP 2001044231A JP 11217171 A JP11217171 A JP 11217171A JP 21717199 A JP21717199 A JP 21717199A JP 2001044231 A JP2001044231 A JP 2001044231A
Authority
JP
Japan
Prior art keywords
solder bump
forming
solder
jig
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11217171A
Other languages
Japanese (ja)
Inventor
Osamu Shimada
修 嶋田
Fumio Suzuki
文夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP11217171A priority Critical patent/JP2001044231A/en
Publication of JP2001044231A publication Critical patent/JP2001044231A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11474Multilayer masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To form solder bumps having a large volume, even with narrow pitches and provide a wiring board, a semiconductor element and a semiconductor package having high connection reliability. SOLUTION: A jig 10, having through-holes 12 for forming solder bumps at prescribed sites, is placed on the surface of a wiring board or a semiconductor element. A solder paste 27 is filled in the through-holes 12 for forming solder bumps by printing the solder paste 27 via a screen 23 for printing and/or a mask 24 for printing. After solder bumps 34 are formed by melting the filled solder paste, the jig 10 for forming solder bumps is removed from the wiring board or the semiconductor element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子、配線
基板および半導体パッケージと、それらの製造方法と、
当該製造方法に用いられるはんだバンプの形成方法とに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a wiring board, a semiconductor package, a method of manufacturing the same,
And a method for forming a solder bump used in the manufacturing method.

【0002】[0002]

【従来の技術】近年、各種電子部品の軽量化、薄型化、
小型化などのニーズが増大していることから、高密度実
装の要求が高まっている。そこで、これに応えるため、
周辺端子をエリアアレイ化し、エリアアレイ用端子には
はんだバンプを用いることが一般的になってきている。
2. Description of the Related Art In recent years, various electronic parts have been reduced in weight and thickness.
Due to the increasing needs for miniaturization and the like, the demand for high-density mounting is increasing. So, to respond to this,
It has become common to form peripheral arrays into area arrays and use solder bumps for the area array terminals.

【0003】このはんだバンプの形成には、成形済みの
ボールを搭載する搭載法と、はんだペーストの印刷によ
り形成する印刷法とがある。基板と搭載部品(半導体素
子など)との接続信頼性を確保するためには、このはん
だバンプが大きいことが望ましい。しかし、従来の印刷
法では、少量のはんだペーストしか供給できないため、
狭いピッチで大きなはんだバンプを形成することができ
ない。そこで、はんだバンプの形成には、通常、搭載法
が用いられている。
[0003] There are two methods for forming the solder bumps: a mounting method for mounting a molded ball, and a printing method for forming by solder paste printing. In order to ensure the connection reliability between the substrate and the mounted components (such as semiconductor elements), it is desirable that the solder bumps be large. However, conventional printing methods can only supply a small amount of solder paste,
A large solder bump cannot be formed at a narrow pitch. Therefore, a mounting method is usually used for forming the solder bumps.

【0004】しかし、搭載法は、基板上の所定の位置に
直接成形済みボールを配置して溶融させる方法であるた
め、生産性に問題がある。そこで、必要なボール高さの
はんだバンプを、印刷法により形成する技術の実現が望
まれている。
However, the mounting method is a method of directly arranging and melting a formed ball at a predetermined position on a substrate and has a problem in productivity. Therefore, it is desired to realize a technique for forming a solder bump having a required ball height by a printing method.

【0005】印刷によるはんだ材料(すなわちはんだペ
ースト)の供給は、はんだペーストを被供給部材である
配線基板の表面に密着させた印刷マスクの貫通孔にスキ
ージで押し込むことにより、印刷用マスク(すなわちメ
タルマスク)から配線基板の所望の箇所に、所望の形状
のはんだペーストを転写させるというものである。すな
わち、従来の印刷方法では、図2に示すように、下面に
メタルマスク24が接着された網状のスクリーン23を
スクリーン枠22にセットし、その下に被印刷物である
配線基板21を位置合わせして配置した後、スクリーン
23の上に載せられたはんだペースト27をスキージ2
6によってメタルマスク24の貫通孔28に押し込むこ
とにより、配線基板21の表面にはんだペーストのパタ
ーン25を転写させる。なお、図2では、図を見やすく
するため、配線基板21とスクリーン枠22との高さの
差を実際よりも広げ、メタルマスク24を厚くして図示
している。
[0005] The solder material (ie, solder paste) is supplied by printing by pressing a solder paste with a squeegee into a through-hole of a print mask that is brought into close contact with the surface of a wiring board, which is a member to be supplied. From the mask) to a desired location on the wiring board. That is, in the conventional printing method, as shown in FIG. 2, a mesh screen 23 having a metal mask 24 adhered to a lower surface is set on a screen frame 22, and a wiring substrate 21 which is a printing object is positioned below the screen frame. After that, the solder paste 27 placed on the screen 23 is dispensed with the squeegee 2.
6, the solder paste pattern 25 is transferred onto the surface of the wiring board 21 by being pressed into the through hole 28 of the metal mask 24. In FIG. 2, the height difference between the wiring board 21 and the screen frame 22 is larger than the actual height and the metal mask 24 is made thicker to make the drawing easier to see.

【0006】[0006]

【発明が解決しようとする課題】この従来の印刷による
方法では、良好な版離れ性を確保するため印刷用マスク
の厚さが制限される。厚い印刷用マスクを用いると、マ
スクを取り除く際にマスクに付着するはんだペーストの
量が不安定となり、形成されるはんだバンプのサイズが
不均一となってしまうことから、印刷用マスクの厚さに
は制限がある。一方、微細なピッチのはんだバンプを形
成する場合、開口径はピッチにより制限されるため、大
きくすることができない。従って、はんだペーストが押
し込まれる貫通孔の容量も大きくすることができないた
め、溶融後に得られるはんだバンプの体積の制限され
る。従来の印刷方法では、高さがピッチ幅の0.4倍以
上のはんだバンプを形成することはできなかった。
In this conventional printing method, the thickness of the printing mask is limited in order to ensure good plate separation. When a thick printing mask is used, the amount of solder paste attached to the mask when removing the mask becomes unstable, and the size of the formed solder bumps becomes uneven. Has limitations. On the other hand, when forming solder bumps with a fine pitch, the opening diameter cannot be increased because the opening diameter is limited by the pitch. Therefore, since the capacity of the through hole into which the solder paste is pressed cannot be increased, the volume of the solder bump obtained after melting is limited. In the conventional printing method, it was not possible to form a solder bump having a height of 0.4 times or more the pitch width.

【0007】しかし、接続信頼性向上のためには、狭ピ
ッチであっても、体積の大きいはんだバンプを形成する
必要がある。そこで、本発明では、このようなはんだバ
ンプを形成することのできるはんだバンプの形成方法
と、狭ピッチであっても体積の大きいはんだバンプを備
える半導体素子、配線基板および半導体パッケージと、
それらの製造方法とを提供することを目的とする。
However, in order to improve connection reliability, it is necessary to form a large-volume solder bump even with a narrow pitch. Therefore, in the present invention, a method for forming a solder bump capable of forming such a solder bump, a semiconductor element including a large-volume solder bump even at a narrow pitch, a wiring board and a semiconductor package,
An object of the present invention is to provide a method for producing the same.

【0008】[0008]

【課題を解決するための手段】本発明では、(1)はん
だバンプ形成用貫通孔を所定の箇所に有するはんだバン
プ形成用治具を、配線基板表面に載置する治具載置工程
と、(2)印刷用スクリーンおよび/または印刷用マス
クを介してはんだペーストを印刷することによりはんだ
バンプ形成用貫通孔に該はんだペーストを充填する印刷
工程と、(3)充填されたはんだペーストを溶融して、
配線基板表面のはんだバンプとする溶融工程と、(4)
配線基板表面からはんだバンプ形成用治具を除去する治
具除去工程とを、この順で備えるはんだバンプ形成方法
が提供される。
According to the present invention, (1) a jig mounting step of mounting a solder bump forming jig having a solder bump forming through hole at a predetermined position on a surface of a wiring board; (2) a printing step of filling the solder paste into the solder bump forming through holes by printing the solder paste through a printing screen and / or a printing mask; and (3) melting the filled solder paste. hand,
A melting step of forming a solder bump on the surface of the wiring board; (4)
And a jig removing step of removing the solder bump forming jig from the surface of the wiring board in this order.

【0009】また、本発明のはんだバンプ形成方法を用
いて、半導体素子搭載用のはんだバンプを配線基板表面
に形成すれば、半導体素子搭載用配線基板を製造するこ
とができ、すでに半導体素子が搭載された配線基板に、
該基板を実装するためのはんだバンプを形成すれば、実
装用の外部接続端子を備える半導体パッケージを製造す
ることができる。また、本発明のはんだバンプ形成方法
を用いて、半導体素子表面にはんだバンプを形成して、
インナーバンプとすることもできる。そこで、本発明で
は、本発明のはんだバンプ形成方法によりはんだバンプ
を形成する工程を備える配線基板または半導体パッケー
ジの製造方法が提供される。
Further, when a solder bump for mounting a semiconductor element is formed on the surface of a wiring board by using the method for forming a solder bump of the present invention, a wiring board for mounting a semiconductor element can be manufactured. The printed wiring board,
By forming solder bumps for mounting the substrate, a semiconductor package having external connection terminals for mounting can be manufactured. Further, using the solder bump forming method of the present invention, forming a solder bump on the surface of the semiconductor element,
An inner bump can also be used. Therefore, the present invention provides a method of manufacturing a wiring board or a semiconductor package including a step of forming a solder bump by the solder bump forming method of the present invention.

【0010】さらに、本発明では、はんだペーストの溶
融により形成されたはんだバンプであって、その高さが
ピッチ幅の0.4倍以上、0.9倍以下であるものを有
する配線基板、半導体素子および半導体パッケージが提
供される。このような高さのはんだバンプは、従来の印
刷方法では得ることができず、本願発明において始めて
可能となったものである。
Further, according to the present invention, there is provided a wiring board or a semiconductor having a solder bump formed by melting a solder paste and having a height of 0.4 to 0.9 times the pitch width. An element and a semiconductor package are provided. Solder bumps having such a height cannot be obtained by a conventional printing method, but are only possible in the present invention.

【0011】[0011]

【発明の実施の形態】本発明のはんだバンプ形成方法
は、印刷によりはんだバンプ形成用治具のはんだバンプ
形成用貫通孔を充填するものであるが、印刷に際して
は、従来の印刷機を用いることができる。また、印刷に
際して用いられる印刷用スクリーンとしては、スクリー
ン印刷において通常用いられる、ステンレスなどの細線
を織った網などを用いることができる。印刷用マスクと
しては、例えば、ステンレスなどの金属からなるメタル
マスクを用いることができる。印刷は、印刷用スクリー
ンのみを介して行ってもよく、印刷用マスクのみを介し
て行ってもよく、印刷用スクリーンに印刷用マスクを接
着したものを介して行ってもよく、これらを用いずに印
刷することも可能である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The solder bump forming method of the present invention is to fill a solder bump forming through-hole of a solder bump forming jig by printing, but a conventional printing machine is used for printing. Can be. In addition, as a printing screen used for printing, a net or the like, which is usually used in screen printing, made of fine wire such as stainless steel can be used. As the printing mask, for example, a metal mask made of a metal such as stainless steel can be used. The printing may be performed only through the printing screen, may be performed only through the printing mask, may be performed through a printing screen adhered to the printing mask, and may not be used. Can also be printed.

【0012】本発明では、はんだバンプ形成用治具を用
いることから、印刷用マスクを用いず、網状の印刷用ス
クリーンのみを介して印刷しても、所定の位置にはんだ
バンプを形成することができる。印刷用マスクを用いな
い場合は、印刷用マスクとはんだバンプ形成用治具との
位置合わせが不要となるため、それらのずれによるペー
スト充填量のばらつきがなく、好ましい。
In the present invention, since a jig for forming a solder bump is used, the solder bump can be formed at a predetermined position even when printing is performed only through a net-shaped printing screen without using a printing mask. it can. When a printing mask is not used, it is not necessary to position the printing mask and the solder bump forming jig.

【0013】また、はんだバンプ形成用治具にはんだバ
ンプ形成用貫通孔以外の開口部がある場合には、効率よ
くはんだバンプ形成用貫通孔のみにはんだペーストを供
給することができるため、印刷用マスクを用いることが
好ましい。なお、印刷用マスクを用いる場合、その開口
パターンについては、はんだバンプ形成用治具のはんだ
バンプ形成用貫通孔を覆わないものであれば、特に制限
されるものではない。例えば、はんだバンプ形成用治具
の開口パターンとまったく同じパターンの印刷用マスク
を用いてもよく、位置ずれによるペースト充填量のばら
つきを抑えるため、印刷用マスクの開口径の方を若干大
きくしてもよい。
Further, when the solder bump forming jig has an opening other than the solder bump forming through hole, the solder paste can be efficiently supplied only to the solder bump forming through hole. It is preferable to use a mask. When a printing mask is used, its opening pattern is not particularly limited as long as it does not cover the solder bump forming through-hole of the solder bump forming jig. For example, a printing mask having exactly the same pattern as the opening pattern of the solder bump forming jig may be used, and the opening diameter of the printing mask may be slightly larger in order to suppress variations in the amount of paste filling due to misalignment. Is also good.

【0014】また、印刷用マスクおよび印刷用スクリー
ンのいずれも用いることなく、はんだバンプ形成用治具
の貫通孔に直接はんだペーストを供給し、はんだバンプ
形成用治具表面をスキージ等で直接摺り切るようにして
もよい。このようにすれば、摺り切り工程を別途設ける
なくても、溶融に供されるはんだペーストの量を一定に
することができる。
Further, the solder paste is directly supplied to the through holes of the solder bump forming jig without using any of the printing mask and the printing screen, and the surface of the solder bump forming jig is directly rubbed off with a squeegee or the like. You may do so. In this way, the amount of the solder paste to be melted can be kept constant without providing a separate cutting step.

【0015】本発明において用いられるはんだバンプ形
成用治具は、金属板に貫通孔を形成することによって作
製することができ、従来の印刷用マスクの製造工程と同
様の工程で容易に作製可能である。また、本発明では、
このはんだバンプ形成用治具を印刷に際して被印刷物表
面に載置しておくだけでよく、従来の印刷用設備を利用
することができるため、低コストで本発明を導入するこ
とができる。
The jig for forming a solder bump used in the present invention can be manufactured by forming a through-hole in a metal plate, and can be easily manufactured by the same process as the manufacturing process of a conventional printing mask. is there. In the present invention,
It is only necessary to place the solder bump forming jig on the surface of the printing object at the time of printing, and conventional printing equipment can be used, so that the present invention can be introduced at low cost.

【0016】半導体パッケージを製造する場合、配線基
板のはんだペーストを供給する面に、IC(集積回路)
の樹脂封止などによる凸部があるため、従来の印刷方法
でははんだバンプを形成することができなかった。しか
し、本発明では、配線基板表面の凸部に対応する部位に
退避用凹部または退避用貫通孔をはんだバンプ形成用治
具に設けることによって、印刷面の平坦性を維持するこ
とで、印刷によるはんだバンプの形成が可能である。は
んだバンプ形成用治具に退避用貫通孔を設ける場合、上
述のようなはんだバンプ形成用貫通孔以外の領域を覆う
ようなパターンの印刷用マスクを用いるなどして、退避
用貫通孔の開口部を覆うことが望ましい。
When a semiconductor package is manufactured, an IC (integrated circuit) is provided on the surface of the wiring board on which the solder paste is supplied.
However, the conventional printing method could not form a solder bump due to the presence of a protrusion due to resin sealing or the like. However, in the present invention, the flatness of the printed surface is maintained by providing a retracting concave portion or a retracting through hole in the solder bump forming jig at a portion corresponding to the convex portion on the surface of the wiring board, so that printing is performed. The formation of solder bumps is possible. When the evacuation through-hole is provided in the solder bump forming jig, the opening of the evacuation through-hole is formed by using a printing mask having a pattern that covers an area other than the above-described solder bump forming through-hole. It is desirable to cover.

【0017】本発明に用いられるはんだバンプ形成用治
具の材質は、リフロー工程に耐えるものであれば特に制
限はないが、得られるはんだバンプの版離れ性および体
積精度を良好に確保するため、少なくともはんだバンプ
形成用貫通孔の内壁が、ステンレス鋼、ステンレス合
金、チタン、チタン合金および/または窒化ケイ素など
の、はんだの濡れ性が悪い材質からなることが望まし
く、治具の製造が容易であるため、治具全体がこれらの
材料からなることが好ましい。はんだバンプ形成用治具
の厚さは、形成する電極の体積と、はんだバンプ形成用
貫通孔の開口面積とに応じて適宜定めることができ、は
んだペーストの溶融後に取り外されるものであることか
ら、はんだペーストの版離れ性に問題がある、例えば
0.2mm以上といった厚いものであっても構わない。
The material for the solder bump forming jig used in the present invention is not particularly limited as long as it can withstand the reflow process. However, in order to ensure good plate separation and volume accuracy of the obtained solder bump, At least the inner wall of the through hole for forming a solder bump is desirably made of a material having poor solder wettability, such as stainless steel, a stainless alloy, titanium, a titanium alloy, and / or silicon nitride, and the jig is easily manufactured. Therefore, it is preferable that the entire jig is made of these materials. The thickness of the solder bump forming jig can be appropriately determined according to the volume of the electrode to be formed and the opening area of the solder bump forming through hole, since it is removed after the solder paste is melted, The solder paste may have a problem in plate releasability, for example, may be as thick as 0.2 mm or more.

【0018】また、はんだバンプ形成用貫通孔12は、
図5(a)に断面を示すような円柱形としてもよいが、
容積をより大きくするため、四角柱形、六角柱形などの
角柱形としてもよく、はんだペーストが空隙なく充填さ
れるよう、図5(b)に断面を示すように隅を曲面とし
てもよい。すなわち、はんだバンプ形成用貫通孔は、配
線基板表面に平行な断面が、複数の線分で囲まれる形状
を有する、柱状の空間とすることができ、このようにす
る場合、隣接する線分が曲線を介して接続されるように
することが望ましい。
The solder bump forming through-holes 12
Although it may be a cylindrical shape whose cross section is shown in FIG.
In order to further increase the volume, the shape may be a prism such as a quadrangular prism or a hexagonal prism, and the corner may be a curved surface as shown in a cross section in FIG. 5B so that the solder paste is filled without voids. That is, the through hole for forming a solder bump can be a columnar space having a shape in which a cross section parallel to the surface of the wiring board is surrounded by a plurality of line segments. It is desirable to be connected via a curve.

【0019】さらに、はんだバンプ形成用貫通孔は、図
6(a)に示すように配線基板表面に平行な断面の形状
に変化のない柱状としてもよいが、溶融後の治具の取り
外しを容易にするため、図6(b)に示すようにテーパ
を設けてもよい。すなわち、はんだバンプ形成用貫通孔
の配線基板表面に平行な断面の内径が、配線基板側の開
口部に近いほど大きくなるようにしてもよい。
Further, as shown in FIG. 6A, the through hole for forming a solder bump may be formed in a columnar shape having no change in the shape of a cross section parallel to the surface of the wiring board. 6B, a taper may be provided as shown in FIG. That is, the inner diameter of the cross section of the through hole for forming the solder bump parallel to the surface of the wiring board may be made larger as it is closer to the opening on the wiring board side.

【0020】また、本発明のはんだバンプ形成方法で
は、はんだペーストの溶融を行う際に、はんだバンプ形
成用治具上に、該治具の側の面が平坦な治具(平坦化治
具)を載置しておくことが望ましい。このようにすれ
ば、基板にそりや凹凸があっても、溶融後のはんだバン
プの高さを均一にすることができるため、接続信頼性を
向上させることができ、好ましい。
In the solder bump forming method of the present invention, when the solder paste is melted, a jig having a flat surface on the jig side (flattening jig) is placed on the jig for forming the solder bump. Is desirably placed. In this case, even if the substrate has warpage or unevenness, the height of the solder bumps after melting can be made uniform, so that connection reliability can be improved, which is preferable.

【0021】なお、本発明のはんだバンプ形成方法で
は、図7に示すように、はんだバンプ形成用貫通孔12
の内径を変えることにより異なる体積のはんだバンプを
形成することができる。図7に示した例では、一つの半
導体パッケージに対応する矩形領域Aのはんだバンプ形
成用貫通孔12のうち、四隅に位置する4つの貫通孔1
2aのみ、他の貫通孔12bより大きくなっている。こ
のようにすれば、部品搭載領域の四隅に体積の大きなは
んだバンプを形成することができる。なお、このように
異なる体積のはんだバンプを一つの基板上に形成する場
合であっても、高さをそろえたい場合には、上述のよう
に平坦化治具を用いればよい。
In the solder bump forming method of the present invention, as shown in FIG.
By changing the inner diameter of the solder bumps, solder bumps of different volumes can be formed. In the example shown in FIG. 7, among the through holes 12 for forming solder bumps in the rectangular area A corresponding to one semiconductor package, four through holes 1 located at four corners are formed.
Only 2a is larger than the other through holes 12b. In this way, large-volume solder bumps can be formed at the four corners of the component mounting area. Note that even when the solder bumps having different volumes are formed on one substrate as described above, if the heights need to be uniform, the flattening jig may be used as described above.

【0022】本発明の配線基板製造方法は、本発明のは
んだバンプ形成方法によりはんだバンプを形成する工程
を備えるものであれば、他の工程について特に制限され
るものではなく、周知の基板製造工程を適宜選択して適
用することができる。
The method of manufacturing a wiring board according to the present invention is not particularly limited in terms of other steps as long as it includes a step of forming a solder bump by the method of forming a solder bump according to the present invention. Can be appropriately selected and applied.

【0023】なお、本発明は、プリント基板、セラミッ
ク基板などのいずれであっても適用可能であり、単層の
基板でも、多層の基板でも適用できる。本発明によりは
んだバンプを形成する配線基板は、特に限定されるもの
ではないが、本発明は、非常に狭いピッチで精度よくは
んだバンプを形成することができるため、高精度・高密
度な実装が要求される半導体素子搭載用基板の製造や、
高密度な外部接続端子の形成が要求されるチップサイズ
パッケージングなどの半導体パッケージ、当該半導体パ
ッケージに搭載する半導体素子などに、特に適してい
る。
The present invention can be applied to any of a printed board, a ceramic board and the like, and can be applied to a single-layer board or a multilayer board. The wiring board on which the solder bumps are formed according to the present invention is not particularly limited, but the present invention can form the solder bumps at a very narrow pitch with high accuracy, so that high-precision and high-density mounting is possible. Manufacture of required semiconductor element mounting substrates,
It is particularly suitable for semiconductor packages, such as chip size packaging, which require formation of high-density external connection terminals, and semiconductor elements mounted on the semiconductor package.

【0024】半導体パッケージの製造方法も、本発明の
はんだバンプ形成方法によりはんだバンプを形成する工
程を備えるものであれば、他の工程について特に制限さ
れるものではなく、周知のパッケージ製造工程を適宜選
択して適用することができる。例えば、配線基板の所定
の位置に半導体素子を搭載し、ワイヤボンディングによ
り端子間を接続した後、素子および接続箇所の全体を樹
脂封止し、さらに、配線基板の接続パッド上に、本発明
の方法によりはんだバンプを形成し、必要に応じて裁断
などの加工を行うことにより、半導体パッケージを得る
ことができる。
The method of manufacturing a semiconductor package is not particularly limited as long as it includes a step of forming a solder bump by the method of forming a solder bump of the present invention. Can be selected and applied. For example, after mounting a semiconductor element at a predetermined position on a wiring board and connecting the terminals by wire bonding, the entire element and the connection portion are resin-sealed. A semiconductor package can be obtained by forming solder bumps by a method and performing processing such as cutting as necessary.

【0025】また、半導体素子の製造方法も、本発明の
はんだバンプ形成方法によりはんだバンプを形成する工
程を備えるものであれば、他の工程について特に制限さ
れるものではなく、周知の素子製造工程を適宜選択して
適用することができる。
The method of manufacturing a semiconductor device is not particularly limited as long as it includes a step of forming a solder bump by the method of forming a solder bump of the present invention. Can be appropriately selected and applied.

【0026】[0026]

【実施例】つぎに、本発明を、半導体素子搭載済みの配
線基板または半導体素子にはんだバンプを形成して半導
体パッケージを作製する場合を例にとって説明するが、
本発明はこれに限られるものではない。
Next, the present invention will be described by taking as an example a case where a semiconductor package is manufactured by forming solder bumps on a wiring board or a semiconductor element on which a semiconductor element is mounted.
The present invention is not limited to this.

【0027】<実施例1>まず、つぎの(1)〜(4)
の工程により、配線基板表面にはんだバンプを形成し
た。なお、本実施例では、はんだバンプを形成する基板
として、ガラスエポキシ樹脂製の基材を備える、0.5
mmピッチ200ピンの素子搭載領域を40個備えるC
SP(Chip Size Package)用基板を用いた。図1
(a)に示すように、このCSP用基板30の表面に
は、はんだバンプ形成用パッド31と、ソルダレジスト
のパターン32があらかじめ形成されている。
<Embodiment 1> First, the following (1) to (4)
By the above process, solder bumps were formed on the surface of the wiring board. In this embodiment, a substrate made of glass epoxy resin is provided as a substrate on which solder bumps are formed.
C with 40 device mounting areas of 200 mm pitch 200 pins
A substrate for SP (Chip Size Package) was used. FIG.
As shown in FIG. 1A, a solder bump forming pad 31 and a solder resist pattern 32 are formed on the surface of the CSP substrate 30 in advance.

【0028】(1)治具載置工程 まず、このCSP用基板30のはんだバンプを形成する
側の面の、ソルダレジスト32表面数箇所に少量のフラ
ックスを載置(または塗布)する(図1(b))。これ
は、はんだバンプ形成用治具10を基板上に固定するた
めであり、はんだリフローの条件に耐え、治具除去工程
(洗浄工程)においてはんだバンプ形成用治具10を容
易に取り外すことができ、容易に洗浄除去できるもので
あれば、他の接着剤を用いてもよい。また、その量も、
はんだバンプ形成用治具10が固定できる量であれば足
り、はんだバンプ形成用治具10とソルダレジスト32
との間隙からはみだしたり、はんだバンプ形成用治具1
0が移動したりするのを回避し、洗浄を容易にするとい
う観点から、あまり多くないことが望ましい。本実施例
では、この治具固定用フラックスとして、RMA(Rosi
n mildly activated)フラックス「デルタラックス52
3」(千住金属(株)製)を用いた。
(1) Jig placement step First, a small amount of flux is placed (or applied) on several surfaces of the solder resist 32 on the surface of the CSP substrate 30 on which the solder bumps are formed (FIG. 1). (B)). This is for fixing the solder bump forming jig 10 on the substrate. The solder bump forming jig 10 withstands solder reflow conditions, and the solder bump forming jig 10 can be easily removed in the jig removing step (cleaning step). Other adhesives may be used as long as they can be easily washed and removed. Also, the amount
It is enough that the solder bump forming jig 10 can be fixed, and the solder bump forming jig 10 and the solder resist 32 are sufficient.
Jig for solder bump formation
From the viewpoint of avoiding the movement of 0 and facilitating cleaning, it is desirable that the amount is not too large. In this embodiment, as the flux for fixing the jig, RMA (Rosi
n mildly activated) Flux “Deltalux 52
3 "(manufactured by Senju Metal Co., Ltd.).

【0029】次に、CSP用基板30とはんだバンプ形
成用治具10とを、パッド31とはんだバンプ形成用貫
通孔12とが重なるように位置合わせして押し付け、基
板30とはんだバンプ形成用治具10との間(すなわ
ち、治具固定用フラックス33層(図示せず)の厚さ)
が、なるべく狭くなるようにした。この状態で基板30
および治具10を乾燥機に入れ、120℃で15分加熱
して乾燥させた後、乾燥機から取り出して常温に戻し
た。これにより、基板30表面にはんだバンプ形成用治
具10が固定された(図1(c))。
Next, the CSP substrate 30 and the solder bump forming jig 10 are aligned and pressed so that the pads 31 and the solder bump forming through holes 12 overlap, and the substrate 30 and the solder bump forming jig are pressed. Between the fixture 10 (ie, the thickness of the jig fixing flux 33 layer (not shown))
However, it was made as narrow as possible. In this state, the substrate 30
The jig 10 was placed in a dryer and dried by heating at 120 ° C. for 15 minutes, and then taken out of the dryer and returned to room temperature. Thus, the solder bump forming jig 10 was fixed on the surface of the substrate 30 (FIG. 1C).

【0030】なお、本実施例において用いたはんだバン
プ形成用治具10は、縦150.5mm、横66mm、
厚さ0.2mmのステンレス板(SUS)からなり、図
3(a)に示すように、縦横各14.5mmの矩形領域
Aを40個備えている。矩形領域Aは、図3(b)に示
すように、中央に縦横各11.0mmの矩形の開口部1
1を備え、該開口部11の周囲に、2列に配置された内
径0.4mmの円柱形の空間からなるはんだバンプ形成
用貫通孔12を200個備える。
The solder bump forming jig 10 used in the present embodiment has a length of 150.5 mm, a width of 66 mm,
It is made of a stainless steel plate (SUS) having a thickness of 0.2 mm, and as shown in FIG. 3A, includes 40 rectangular areas A each having a length and width of 14.5 mm. As shown in FIG. 3B, the rectangular area A has a rectangular opening 1
1, and around the opening 11, there are provided 200 solder bump formation through holes 12 each having a columnar space of 0.4 mm in inner diameter and arranged in two rows.

【0031】パッド31とはんだバンプ形成用貫通孔1
2とが重なるように位置合わせすると、CSP用基板3
0の樹脂封止した半導体素子による凸部(図示せず)
が、はんだバンプ形成用治具10の開口部(退避用貫通
孔)11の中に位置することになる。本実施例では、素
子の凸部の高さは治具10の厚さ0.2mmより低いた
め、この凸部が印刷の障害になることを回避できる。 (2)印刷工程 次に、自動印刷機「NP−04AN2Z」(日立テクノ
エンジニアリング(株)製)にメタルマスク24をセッ
トし、はんだペースト27をメタルマスク24上に供給
し、印刷機にはんだバンプ形成用治具10を貼り付けた
基板30を投入して印刷を行った(図1(d))。これ
により、治具10の貫通孔12とメタルマスク24の貫
通孔28にはんだペースト27が充填された(図1
(e))。なお、本実施例では、メタルマスク24とし
て0.05mmのステンレス板(SUS)であって、は
んだバンプ形成位置(すなわち、はんだバンプ形成用治
具10のはんだバンプ形成用貫通孔12の位置)に相当
する箇所に、直径0.40mmの円形の開口部を備える
ものを使用した。また、はんだペースト27には、Z
n:Pb=63:37のはんだ粉末を含むペースト「O
Z7050−606F−53−10」(千住金属(株)
製)を用いた。本実施例で用いた印刷機では、位置決め
および印刷は自動的に行われる。
Pad 31 and through hole 1 for forming solder bump
2 and the CSP substrate 3
Protrusion (not shown) of a semiconductor element sealed with resin 0
Is located in the opening (evacuation through hole) 11 of the solder bump forming jig 10. In this embodiment, since the height of the convex portion of the element is lower than the thickness of the jig 10 of 0.2 mm, it is possible to prevent the convex portion from hindering printing. (2) Printing Step Next, the metal mask 24 is set on the automatic printing machine “NP-04AN2Z” (manufactured by Hitachi Techno Engineering Co., Ltd.), the solder paste 27 is supplied on the metal mask 24, and the solder bump is applied to the printing machine. The substrate 30 to which the forming jig 10 was attached was put in, and printing was performed (FIG. 1D). Thereby, the solder paste 27 was filled in the through holes 12 of the jig 10 and the through holes 28 of the metal mask 24 (FIG. 1).
(E)). In this embodiment, a 0.05 mm stainless steel plate (SUS) is used as the metal mask 24 at the solder bump formation position (that is, the position of the solder bump formation through hole 12 of the solder bump formation jig 10). The one provided with a circular opening having a diameter of 0.40 mm in a corresponding portion was used. The solder paste 27 includes Z
n: Pb = 63: 37 paste containing solder powder “O
Z7050-606F-53-10 "(Senju Metal Co., Ltd.)
Was used. In the printing press used in this embodiment, positioning and printing are automatically performed.

【0032】なお、本実施例では、はんだバンプ形成用
治具10の全面にメタルマスク24を密着させて印刷を
行ったが、図2に示す従来方法と同様に、メタルマスク
24を浮かせて印刷を行ってもよく、印刷方法には特に
制限はない。また、メタルマスク24のパターンも、は
んだバンプ形成用治具10の基板凸部退避用貫通孔11
を覆い、はんだバンプ形成用貫通孔12を覆わないもの
であれば、本実施例のようにはんだバンプ形成用治具1
0のはんだバンプ形成用貫通孔12と同じパターンにし
なくてもよい。
In this embodiment, the metal mask 24 is adhered to the entire surface of the solder bump forming jig 10 for printing. However, as in the conventional method shown in FIG. And the printing method is not particularly limited. The pattern of the metal mask 24 is also determined by the through-hole 11 for retreating the substrate convex portion of the jig 10 for forming a solder bump.
As long as it covers the solder bump forming through-hole 12 and does not cover the solder bump forming jig 1 as in this embodiment.
The pattern may not be the same as that of the through-holes 12 for forming the solder bumps.

【0033】本実施例によれば、従来の印刷機をそのま
ま使用することができ、本実施例の適用に要するコスト
を低く抑えることができる。
According to this embodiment, a conventional printing machine can be used as it is, and the cost required for applying this embodiment can be kept low.

【0034】続いて、印刷後の基板30を印刷機から取
り出し(図1(f))、ステンレス(SUS)製のドク
ターブレード(図示せず)により摺り切って余分なはん
だペースト27を除去した(図1(g))。なお、メタ
ルマスク24を用いる場合、はんだペースト27がメタ
ルマスク24に付着して除去されてしまう場合があるた
め、はんだペースト27量が一定しないことがあること
から、ドクターブレードによる摺り切り処理を行うこと
が望ましい。ただし、充填量が安定している場合や、厳
密なペースト27量制御の必要がない場合などには、こ
の摺り切り処理を省略してもよい。 (3)溶融工程 次に、はんだペースト27が充填されたはんだバンプ形
成用治具10および配線基板30を、窒素リフロー装置
「IAR−250CL」(日本伝熱計器(株)製)に入
れて、酸素濃度100ppmの雰囲気中で、ピーク温度
を240℃として加熱し、はんだペースト27を溶融さ
せて、はんだバンプ34とした(図1(h))。
Subsequently, the printed substrate 30 is taken out of the printing machine (FIG. 1 (f)), and is scraped off with a stainless steel (SUS) doctor blade (not shown) to remove excess solder paste 27 (FIG. 1 (f)). FIG. 1 (g)). When the metal mask 24 is used, since the solder paste 27 may adhere to the metal mask 24 and be removed, the amount of the solder paste 27 may not be constant. It is desirable. However, when the filling amount is stable, or when it is not necessary to precisely control the amount of the paste 27, the sliding-off processing may be omitted. (3) Melting Step Next, the solder bump forming jig 10 and the wiring board 30 filled with the solder paste 27 are put into a nitrogen reflow apparatus “IAR-250CL” (manufactured by Nippon Heat Transfer Instruments Co., Ltd.). In an atmosphere having an oxygen concentration of 100 ppm, heating was performed at a peak temperature of 240 ° C., and the solder paste 27 was melted to form a solder bump 34 (FIG. 1H).

【0035】この溶融工程において、図4(a)に示す
ように、はんだバンプ形成用治具10の上に平坦化治具
40(縦150mm、横66mm、厚さ2.0mmのチ
タン板)を載置した状態でリフローを行ったところ、溶
融後のはんだバンプの上端を図4(b)に示すように平
坦にすることができ、図4(c)に示すような、高さが
均一にそろった突起電極(はんだバンプ)41を得るこ
とができた。
In this melting step, as shown in FIG. 4A, a flattening jig 40 (titanium plate having a length of 150 mm, a width of 66 mm and a thickness of 2.0 mm) is placed on the solder bump forming jig 10. When reflow was performed in a state where the solder bumps were placed, the upper ends of the solder bumps after melting could be flattened as shown in FIG. 4 (b), and the height was uniform as shown in FIG. 4 (c). A complete set of bump electrodes (solder bumps) 41 was obtained.

【0036】(4)治具除去工程 溶融されたはんだが凝固した後、はんだバンプ形成用治
具10が固定された配線基板30をリフロー装置から取
り出し、炭化水素系洗浄液「FX70」((株)トーソ
ー製)で超音波洗浄した。これにより、はんだバンプ3
4が形成された配線基板30からはんだバンプ形成用治
具10が剥離した(図1(i))。さらに、配線基板3
0とはんだバンプ形成用治具10とを、別々に5分間超
音波洗浄し、フラックスの残さを除去した。
(4) Jig Removal Step After the molten solder has solidified, the wiring board 30 on which the solder bump forming jig 10 is fixed is taken out of the reflow device, and the hydrocarbon-based cleaning liquid “FX70” (trade name) is used. (Made by Tosoh Corporation). Thereby, the solder bump 3
The jig 10 for forming solder bumps was peeled off from the wiring board 30 on which 4 was formed (FIG. 1 (i)). Further, the wiring board 3
0 and the solder bump forming jig 10 were separately subjected to ultrasonic cleaning for 5 minutes to remove the residual flux.

【0037】以上によりはんだバンプが形成された配線
基板を、所定のパッケージ領域Aごとに裁断することに
より、1枚の基板30から40個の半導体パッケージが
得られた。表1に、基板内の3つのパッケージをサンプ
ルとして測定したはんだバンプの高さを示す。なお、表
1においてσは標準偏差を表す。表1の各値は、各サン
プルパッケージに含まれる200個のはんだバンプすべ
ての高さを集計したものである。
By cutting the wiring board on which the solder bumps were formed as described above for each predetermined package area A, 40 semiconductor packages were obtained from one board 30. Table 1 shows the heights of the solder bumps measured using three packages in the substrate as samples. In Table 1, σ represents a standard deviation. Each value in Table 1 is a total of the heights of all 200 solder bumps included in each sample package.

【0038】[0038]

【表1】 [Table 1]

【0039】本実施例により形成されたはんだバンプの
高さは、全サンプルの平均が0.243mm、最も低い
ものでも0.218mmであり、ピッチが0.5mmと
狭いにもかかわらず、0.2mm以上のはんだバンプを
形成することができた。
The height of the solder bumps formed according to the present embodiment is 0.243 mm on average for all the samples, and 0.218 mm at the lowest. Solder bumps of 2 mm or more could be formed.

【0040】なお、本実施例では、半導体素子が搭載さ
れた配線基板30を用いて半導体パッケージを作製した
が、素子が搭載されていない配線基板を用いれば、同様
の工程により半導体素子搭載用配線基板を製造すること
ができる。このようにする場合には、被印刷物である配
線基板の印刷面が平坦であるため、はんだバンプ形成用
治具10に退避用貫通孔11を設ける必要がない。ただ
し、何らかの凸部がある場合には、退避用貫通孔または
凹部を設けてもよい。
In this embodiment, the semiconductor package is manufactured using the wiring board 30 on which the semiconductor element is mounted. However, if the wiring board on which the element is not mounted is used, the wiring for mounting the semiconductor element is performed in the same process. A substrate can be manufactured. In this case, since the printed surface of the wiring substrate, which is the printing substrate, is flat, it is not necessary to provide the evacuation through-hole 11 in the solder bump forming jig 10. However, if there is any convex portion, a retreat through hole or a concave portion may be provided.

【0041】<実施例2> A.はんだバンプの形成 まず、つぎの(1)〜(4)の工程により、半導体素子
表面にはんだバンプを形成した。なお、本実施例では、
はんだバンプを形成する素子として、IC(Integrated
Circuit)チップ(日立北海セミコンダクタ(株)製T
EGチップ)を用い、テスト用基板に実装してIC機能
を確認した。本実施例で用いたICチップ81は、図8
(a)に示すように、表面にソルダレジスト層82と電
極パッド83とを備える。このICチップ81は、縦横
各2.0mm、厚さ0.3mmであり、図11に示すよ
うに、表面外周部には、Cr−Cu−Au表面処理が施
された縦横各0.09mmの電極パッド83が0.15
mmのピッチで48箇所配置されている。チップ81表
面のパッド83以外の領域は、ソルダレジスト82によ
り覆われている。
Example 2 A. Formation of Solder Bump First, a solder bump was formed on the surface of a semiconductor element by the following steps (1) to (4). In this embodiment,
ICs (Integrated
Circuit) chip (T made by Hitachi Hokkai Semiconductor Co., Ltd.)
(EG chip) and mounted on a test substrate to confirm the IC function. The IC chip 81 used in this embodiment is shown in FIG.
As shown in (a), a solder resist layer 82 and an electrode pad 83 are provided on the surface. This IC chip 81 is 2.0 mm in length and width and 0.3 mm in thickness. As shown in FIG. 11, the outer periphery of the surface is 0.09 mm in length and width, which has been subjected to a Cr—Cu—Au surface treatment. The electrode pad 83 is 0.15
48 positions are arranged at a pitch of mm. A region other than the pad 83 on the surface of the chip 81 is covered with a solder resist 82.

【0042】(1)治具載置工程 まず、ソルダレジスト層82表面数箇所に少量のフラッ
クス(実施例1で用いたものと同じ「デルタラックス5
23」)を載置(または塗布)し(図8(b))、チッ
プ81とはんだバンプ形成用治具85とを、パッド83
とはんだバンプ形成用貫通孔86とが重なるように位置
合わせして押し付け、チップ81と治具85との間(す
なわち、治具固定用フラックス84層(図示せず)の厚
さ)が、なるべく狭くなるようにした。この状態でチッ
プ81および治具85を乾燥機に入れ、120℃で15
分加熱して乾燥させた後、乾燥機から取り出して常温に
戻した。これにより、チップ81表面に治具85が固定
された(図8(c))。
(1) Jig Placing Step First, a small amount of flux (the same “Deltalux 5” as that used in Example 1) was applied to several places on the surface of the solder resist layer 82.
23 ”) is placed (or applied) (FIG. 8B), and the chip 81 and the solder bump forming jig 85 are attached to the pad 83.
And the through holes 86 for forming solder bumps are aligned and pressed so that the gap between the chip 81 and the jig 85 (that is, the thickness of the jig fixing flux 84 layer (not shown)) is as small as possible. I made it narrow. In this state, the chip 81 and the jig 85 are put into a drier and
After drying by heating for a minute, it was taken out of the dryer and returned to room temperature. As a result, the jig 85 was fixed to the surface of the chip 81 (FIG. 8C).

【0043】なお、本実施例において用いたはんだバン
プ形成用治具85は、縦横各2.0mm、厚さ70μm
のステンレス板(SUS)からなり、図12に示すよう
に、縦横各0.12mmの貫通孔86が、外周部に0.
15mmのピッチで48個設けられている。
The solder bump forming jig 85 used in the present embodiment is 2.0 mm long and horizontal and 70 μm thick.
As shown in FIG. 12, through holes 86 each having a length of 0.12 mm and a width of 0.12 mm are formed in the outer peripheral portion.
Forty-eight are provided at a pitch of 15 mm.

【0044】(2)印刷工程 次に、はんだペースト87をはんだバンプ形成用治具8
5表面に供給し、ステンレス(SUS)製のドクターブ
レード88で貫通孔86内に押し込み、さらにドクター
ブレード88を治具85表面で摺り切るように動かして
余分なはんだペースト87を除去した(図8(d))。
これにより、はんだバンプ形成用治具85のはんだバン
プ形成用貫通孔86にはんだペースト87が充填された
(図8(e))。なお、はんだペースト87には、Z
n:Pb=63:37のはんだ粉末を含むペースト「O
Z63−381F9−10.5」(千住金属(株)製)
を用いた。
(2) Printing Step Next, the solder paste 87 is applied to the solder bump forming jig 8.
5 and pressed into the through-hole 86 with a doctor blade 88 made of stainless steel (SUS), and furthermore, the doctor blade 88 was moved so as to be slid off the surface of the jig 85 to remove the excess solder paste 87 (FIG. 8). (D)).
Thus, the solder paste 87 was filled in the through-hole 86 for forming a solder bump of the jig 85 for forming a solder bump (FIG. 8E). The solder paste 87 has Z
n: Pb = 63: 37 paste containing solder powder “O
Z63-381F9-10.5 "(manufactured by Senju Metal Co., Ltd.)
Was used.

【0045】(3)溶融工程 次に、はんだペースト87が充填されたはんだバンプ形
成用治具85の表面に平坦化治具90を載置し、この平
坦化治具およびはんだバンプ形成用治具ごと、チップ8
1を窒素リフロー装置「IAR−250CL」(日本伝
熱計器(株)製)に入れ、酸素濃度100ppmの雰囲
気中で、ピーク温度を240℃として加熱し、はんだペ
ースト87を溶融させて、はんだバンプ89とした(図
8(f))。なお、平坦化治具90には、縦横各5m
m、厚さ2.0mmのチタン板を用いた。
(3) Melting Step Next, the flattening jig 90 is placed on the surface of the solder bump forming jig 85 filled with the solder paste 87, and the flattening jig and the solder bump forming jig are placed. Every, chip 8
1 was placed in a nitrogen reflow apparatus "IAR-250CL" (manufactured by Nippon Heat Transfer Instruments Co., Ltd.) and heated in an atmosphere having an oxygen concentration of 100 ppm at a peak temperature of 240.degree. 89 (FIG. 8 (f)). The flattening jig 90 has a length and width of 5 m each.
A titanium plate having a thickness of 2.0 mm and a thickness of 2.0 mm was used.

【0046】(4)治具除去工程 溶融されたはんだが凝固した後、はんだバンプ形成用治
具85が固定されたICチップ81をリフロー装置から
取り出し、炭化水素系洗浄液で5分間超音波洗浄した。
これにより、はんだバンプ34が形成されたICチップ
81からはんだバンプ形成用治具85が剥離した(図8
(g))。さらに、ICチップ81とはんだバンプ形成
用治具85とを、別々に5分間超音波洗浄し、フラック
スの残さを除去した。以上によりはんだバンプ(すなわ
ちはんだバンプ)89が形成された、インナーバンプ形
成済みICチップ80が得られた。
(4) Jig Removal Step After the molten solder has solidified, the IC chip 81 on which the solder bump forming jig 85 is fixed is taken out of the reflow device and ultrasonically cleaned with a hydrocarbon-based cleaning liquid for 5 minutes. .
As a result, the solder bump forming jig 85 was peeled off from the IC chip 81 on which the solder bumps 34 were formed (FIG. 8).
(G)). Further, the IC chip 81 and the solder bump forming jig 85 were separately subjected to ultrasonic cleaning for 5 minutes to remove residual flux. In this way, an IC chip 80 on which the inner bumps are formed, on which the solder bumps (that is, the solder bumps) 89 are formed, is obtained.

【0047】本実施例により形成されたはんだバンプの
高さは、ピッチが0.15mmと狭いにもかかわらず、
全はんだバンプ(48個)の平均で63μmであった。
なお、標準偏差σは3μmであった。
The height of the solder bump formed according to the present embodiment is small despite the pitch being as narrow as 0.15 mm.
The average of all solder bumps (48) was 63 μm.
Note that the standard deviation σ was 3 μm.

【0048】B.半導体装置の作製 次に、得られたはんだバンプ付き半導体素子(IC素子
80)を、半導体素子搭載用配線基板に搭載し、テスト
用半導体パッケージを作製した。本実施例において用い
た半導体素子搭載用配線基板93は、テスト用配線基板
91の表面(半導体素子搭載面)に、図13に示すよう
に、外部接続用パッド132、電極パッド133、配線
134、および、絶縁層92が形成されたものである。
半導体素子搭載用配線基板93は、中心部にFP(Flat
Package)接合のための半導体素子搭載領域131と、
外周部に0.5mmピッチで配置された48個の外部接
続用パッド132とを備える。半導体素子搭載領域13
1には、外周部の、搭載するICチップ80のはんだバ
ンプ89に対応する位置(48個所)に、Cu−Ni−
Auで表面処理された電極パッド133が設けられてお
り、この電極パッド133は、外部接続用パッド132
と配線134を介して接続されている。また、テスト用
基板91表面のパッド132,133および配線134
以外の領域は、絶縁層92により覆われている。
B. Fabrication of Semiconductor Device Next, the obtained semiconductor device with solder bumps (IC device 80) was mounted on a wiring substrate for mounting a semiconductor device, and a test semiconductor package was fabricated. As shown in FIG. 13, the wiring board 93 for mounting a semiconductor element used in the present embodiment is provided on the surface of the wiring board 91 for testing (semiconductor element mounting surface) as shown in FIG. In addition, an insulating layer 92 is formed.
The semiconductor element mounting wiring board 93 has an FP (Flat
Package) semiconductor element mounting area 131 for bonding;
There are 48 external connection pads 132 arranged on the outer periphery at a pitch of 0.5 mm. Semiconductor element mounting area 13
In FIG. 1, Cu-Ni-
An electrode pad 133 surface-treated with Au is provided. The electrode pad 133 is provided with an external connection pad 132.
And the wiring 134. Also, pads 132 and 133 and wiring 134 on the surface of test substrate 91 are provided.
The other area is covered with the insulating layer 92.

【0049】(1)実装例1 まず、半導体素子搭載用配線基板93の半導体素子搭載
領域131に、はんだバンプ89と電極パッド133と
の位置を合わせてICチップ80を載置し、窒素雰囲気
中で加熱して、電極パッド133とはんだバンプ89と
を接続した。次に、ICチップ80と半導体素子搭載用
配線基板93との間に、溶剤タイプのアンダーフィル材
94(日立化成工業(株)製「FC−G700」)を流
し込み、樹脂を硬化させて、図9に示す半導体パッケー
ジを得た。この半導体パッケージを用い、ICチップの
機能をチェックしたところ、欠陥なく接続されているこ
とが確認された。
(1) Mounting Example 1 First, the IC chip 80 is mounted on the semiconductor element mounting region 131 of the semiconductor element mounting wiring board 93 with the positions of the solder bumps 89 and the electrode pads 133 aligned. To connect the electrode pad 133 and the solder bump 89. Next, a solvent type underfill material 94 (“FC-G700” manufactured by Hitachi Chemical Co., Ltd.) is poured between the IC chip 80 and the wiring board 93 for mounting a semiconductor element, and the resin is cured. 9 was obtained. When the function of the IC chip was checked using this semiconductor package, it was confirmed that the connection was made without any defect.

【0050】(2)実装例2 まず、半導体素子搭載用配線基板93の半導体素子搭載
領域131に、異方性導電膜(日立化成工業(株)製
「フリップタック」)を載置し、その上に、はんだバン
プ89形成済みICチップ80を、はんだバンプ89と
電極パッド133との位置を合わせて載置し、5kgf
の荷重をかけながら、180℃で10秒間加熱した後、
180℃の乾燥炉で1時間加熱して、異方性導電膜を硬
化させた。これにより、図11に示す半導体パッケージ
が得られた。この半導体パッケージを用い、ICチップ
の機能をチェックしたところ、欠陥なく接続されている
ことが確認された。
(2) Mounting Example 2 First, an anisotropic conductive film (“Flip Tack” manufactured by Hitachi Chemical Co., Ltd.) is mounted on the semiconductor element mounting area 131 of the semiconductor element mounting wiring board 93. The IC chip 80 on which the solder bump 89 has been formed is placed on the solder bump 89 so that the position of the solder bump 89 and the electrode pad 133 are aligned.
After heating at 180 ° C for 10 seconds while applying the load,
The coating was heated in a drying oven at 180 ° C. for 1 hour to cure the anisotropic conductive film. Thus, the semiconductor package shown in FIG. 11 was obtained. When the function of the IC chip was checked using this semiconductor package, it was confirmed that the connection was made without any defect.

【0051】[0051]

【発明の効果】本発明によれば、狭ピッチであっても体
積の大きいはんだバンプを形成することができ、接続信
頼性の高い配線基板および半導体素子と、半導体パッケ
ージとを得ることができる。
According to the present invention, a large-volume solder bump can be formed even with a narrow pitch, and a wiring board and a semiconductor element having high connection reliability and a semiconductor package can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例1におけるはんだバンプ形成方法を示
す模式図である。
FIG. 1 is a schematic view showing a method of forming a solder bump in Example 1.

【図2】 従来の印刷方法を示す説明図である。FIG. 2 is an explanatory diagram showing a conventional printing method.

【図3】 実施例1において用いたはんだバンプ形成用
治具の形状を示す平面図である。
FIG. 3 is a plan view showing the shape of a jig for forming a solder bump used in Example 1.

【図4】 平坦化治具を用いる場合の溶融工程について
示す説明図である。
FIG. 4 is an explanatory view showing a melting step when a flattening jig is used.

【図5】 はんだバンプ形成用貫通孔の形状の例を示
す、はんだバンプ形成用治具の断面図である。
FIG. 5 is a sectional view of a jig for forming a solder bump, showing an example of a shape of a through hole for forming a solder bump.

【図6】 はんだバンプ形成用貫通孔の形状の例を示
す、はんだバンプ形成用治具の断面図である。
FIG. 6 is a sectional view of a jig for forming a solder bump, showing an example of a shape of a through hole for forming a solder bump.

【図7】 はんだバンプ形成用貫通孔の形状の例を示
す、はんだバンプ形成用治具の平面図である。
FIG. 7 is a plan view of a jig for forming a solder bump, showing an example of a shape of a through hole for forming a solder bump.

【図8】 実施例2におけるはんだバンプ形成方法を示
す模式図である。
FIG. 8 is a schematic view illustrating a method of forming solder bumps in Example 2.

【図9】 実施例2における半導体チップの実装例を示
す断面図である。
FIG. 9 is a cross-sectional view illustrating a mounting example of a semiconductor chip according to a second embodiment.

【図10】 実施例2における半導体チップの実装例を
示す断面図である。
FIG. 10 is a cross-sectional view illustrating a mounting example of a semiconductor chip according to a second embodiment.

【図11】 実施例2において用いた半導体素子の形状
を示す平面図である。
FIG. 11 is a plan view showing a shape of a semiconductor element used in Example 2.

【図12】 実施例2において用いたはんだバンプ形成
用治具の形状を示す平面図である。
FIG. 12 is a plan view showing the shape of a jig for forming a solder bump used in Example 2.

【図13】 実施例2において用いた半導体素子搭載用
配線基板の形状を示す平面図である。
FIG. 13 is a plan view showing the shape of a wiring board for mounting a semiconductor element used in Example 2.

【符号の説明】[Explanation of symbols]

10…はんだバンプ形成用治具、11…基板凸部退避用
貫通孔、12…はんだバンプ形成用貫通孔、12a…は
んだバンプ形成用貫通孔(大)、12b…はんだバンプ
形成用貫通孔(小)、21…被印刷物(配線基板)、2
2…スクリーン枠、23…スクリーン、24…メタルマ
スク、25…はんだペーストのパターン、26…スキー
ジ、27…はんだペースト、28…貫通孔、30…基
板、31…パッド、32…ソルダレジスト、33…固定
用フラックス、34…はんだバンプ、40…平坦化治
具、41…上部が平坦化されたはんだバンプ、80…イ
ンナーバンプ形成済みのICチップ、81…ICチッ
プ、82…ソルダレジスト、83…電極パッド、84…
固定用フラックス、85…はんだバンプ形成用治具、8
6…はんだバンプ形成用貫通孔、87…はんだペース
ト、88…ドクターブレード、89…はんだバンプ、9
0…平坦化治具、91…テスト用基板、92…絶縁層、
93…半導体素子搭載用配線基板、94…アンダーフィ
ル材、95…異方導電性膜、131…半導体素子搭載領
域、132…外部接続用パッド、133…電極パッド、
134…配線。
Reference numeral 10: a jig for forming a solder bump, 11: a through-hole for retreating a convex portion of a substrate, 12: a through-hole for forming a solder bump, 12a: a through-hole (large) for forming a solder bump, 12b: a through-hole (small) for forming a solder bump ), 21 ... substrate to be printed (wiring board), 2
2 ... screen frame, 23 ... screen, 24 ... metal mask, 25 ... solder paste pattern, 26 ... squeegee, 27 ... solder paste, 28 ... through hole, 30 ... board, 31 ... pad, 32 ... solder resist, 33 ... Fixing flux, 34 solder bump, 40 flattening jig, 41 flattened solder bump, 80 IC chip with inner bump formed, 81 IC chip, 82 solder resist, 83 electrode Pad, 84 ...
Flux for fixing, 85 ... Jig for forming solder bumps, 8
6 through hole for solder bump formation, 87 solder paste, 88 doctor blade, 89 solder bump, 9
0: flattening jig, 91: test substrate, 92: insulating layer,
Reference numeral 93 denotes a wiring board for mounting a semiconductor element, 94 denotes an underfill material, 95 denotes an anisotropic conductive film, 131 denotes a semiconductor element mounting area, 132 denotes a pad for external connection, and 133 denotes an electrode pad.
134 wiring.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】はんだバンプ形成用貫通孔を所定の箇所に
有するはんだバンプ形成用治具を、被印刷物の表面に載
置する治具載置工程と、 印刷用スクリーンおよび/または印刷用マスクを介して
はんだペーストを印刷することにより上記はんだバンプ
形成用貫通孔に該はんだペーストを充填する印刷工程
と、 上記充填されたはんだペーストを溶融してはんだバンプ
とする溶融工程と、 上記被印刷物の表面から上記はんだバンプ形成用治具を
除去する治具除去工程とを、この順で備え、 上記被印刷物は、配線基板または半導体素子であること
を特徴とするはんだバンプ形成方法。
1. A jig placing step of placing a solder bump forming jig having a through hole for forming a solder bump at a predetermined position on a surface of a printing substrate, and a printing screen and / or a printing mask. A printing step of filling the solder paste in the through holes for forming the solder bumps by printing the solder paste through a soldering step; a melting step of melting the filled solder paste into solder bumps; And a jig removing step of removing the solder bump forming jig from above in this order, wherein the printed material is a wiring board or a semiconductor element.
【請求項2】上記はんだバンプ形成用治具は、 少なくとも上記はんだバンプ形成用貫通孔の内壁が、ス
テンレス鋼、ステンレス合金、チタン、チタン合金およ
び窒化ケイ素のうちの少なくともいずれかからなること
を特徴とする、請求項1記載のはんだバンプ形成方法。
2. The solder bump forming jig, wherein at least the inner wall of the solder bump forming through hole is made of at least one of stainless steel, stainless alloy, titanium, titanium alloy and silicon nitride. The method for forming a solder bump according to claim 1, wherein
【請求項3】上記はんだバンプ形成用治具は、 上記被印刷物表面の凸部に対応する部位に退避用凹部ま
たは退避用貫通孔を備えることを特徴とする請求項1記
載のはんだバンプ形成方法。
3. The solder bump forming method according to claim 1, wherein the solder bump forming jig is provided with a retracting concave portion or a retracting through hole at a position corresponding to the convex portion on the surface of the printing substrate. .
【請求項4】上記はんだバンプ形成用治具は、上記退避
用貫通孔を備え、 上記印刷工程における印刷は、上記退避用貫通孔の開口
部を覆う上記印刷用マスクを介して行われることを特徴
とする請求項3記載のはんだバンプ形成方法。
4. The solder bump forming jig is provided with the evacuation through-hole, and printing in the printing step is performed via the printing mask covering an opening of the evacuation through-hole. The method according to claim 3, wherein the solder bump is formed.
【請求項5】上記溶融工程における溶融は、 上記はんだバンプ形成用治具上に、該はんだバンプ形成
用治具の側の面が平坦な、平坦化治具を載置した状態で
行われることを特徴とする請求項1記載のはんだバンプ
形成方法。
5. The melting in the melting step is performed in a state where a flattening jig having a flat surface on the side of the solder bump forming jig is placed on the solder bump forming jig. The method of claim 1, wherein:
【請求項6】配線基板表面に、請求項1記載のはんだバ
ンプ形成方法によりはんだバンプを形成する工程を備え
ることを特徴とする、配線基板の製造方法。
6. A method of manufacturing a wiring board, comprising a step of forming a solder bump on the surface of the wiring board by the method of forming a solder bump according to claim 1.
【請求項7】半導体素子表面に、請求項1記載のはんだ
バンプ形成方法によりはんだバンプを形成する工程を備
えることを特徴とする、半導体素子の製造方法。
7. A method of manufacturing a semiconductor device, comprising the step of forming a solder bump on the surface of a semiconductor device by the method of forming a solder bump according to claim 1.
【請求項8】はんだペーストの溶融により形成され、高
さがピッチ幅の0.4倍以上、0.9倍以下であるはん
だバンプを有することを特徴とする配線基板。
8. A wiring board having solder bumps formed by melting a solder paste and having a height of 0.4 to 0.9 times the pitch width.
【請求項9】はんだペーストの溶融により形成され、高
さがピッチ幅の0.4倍以上、0.9倍以下であるはん
だバンプを有することを特徴とする半導体素子。
9. A semiconductor device having solder bumps formed by melting a solder paste and having a height of 0.4 to 0.9 times the pitch width.
【請求項10】配線基板表面に半導体素子を搭載する工
程と、 上記配線基板の表面に、請求項1記載のはんだバンプ形
成方法によりはんだバンプを形成する工程とを備えるこ
とを特徴とする、半導体パッケージの製造方法。
10. A semiconductor comprising: a step of mounting a semiconductor element on a surface of a wiring board; and a step of forming solder bumps on the surface of the wiring board by the method of forming a solder bump according to claim 1. Package manufacturing method.
【請求項11】半導体素子に請求項1記載のはんだバン
プ形成方法によりはんだバンプを形成する工程と、 上記半導体素子を配線基板に搭載する工程とを備えるこ
とを特徴とする、半導体パッケージの製造方法。
11. A method of manufacturing a semiconductor package, comprising: a step of forming a solder bump on a semiconductor element by the method of forming a solder bump according to claim 1; and a step of mounting the semiconductor element on a wiring board. .
【請求項12】半導体素子と、該半導体素子が搭載され
た配線基板とを備え、 上記半導体素子および上記配線基板の少なくともいずれ
かに、 はんだペーストの溶融により形成され、高さがピッチ幅
の0.4倍以上、0.9倍以下であるはんだバンプを有
することを特徴とする半導体パッケージ。
12. A semiconductor device comprising: a semiconductor element; and a wiring board on which the semiconductor element is mounted, wherein at least one of the semiconductor element and the wiring board is formed by melting a solder paste, and has a height of 0 pitch. A semiconductor package having solder bumps not less than 4 times and not more than 0.9 times.
JP11217171A 1999-07-30 1999-07-30 Method of forming solder bumps and wiring board, semiconductor element, semiconductor package and manufacture thereof Pending JP2001044231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11217171A JP2001044231A (en) 1999-07-30 1999-07-30 Method of forming solder bumps and wiring board, semiconductor element, semiconductor package and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11217171A JP2001044231A (en) 1999-07-30 1999-07-30 Method of forming solder bumps and wiring board, semiconductor element, semiconductor package and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001044231A true JP2001044231A (en) 2001-02-16

Family

ID=16699980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11217171A Pending JP2001044231A (en) 1999-07-30 1999-07-30 Method of forming solder bumps and wiring board, semiconductor element, semiconductor package and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001044231A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485590B1 (en) * 2001-12-20 2005-04-27 동부아남반도체 주식회사 Wafer bumping method for using solder paste print
JP2010238756A (en) * 2009-03-30 2010-10-21 Dainippon Printing Co Ltd Manufacturing method of substrate sheet with conductive bump and manufacturing method of multilayered printed wiring board
JP5191616B1 (en) * 2012-04-17 2013-05-08 株式会社谷黒組 Method for forming solder bump and method for manufacturing mounting board
CN113629065A (en) * 2021-06-30 2021-11-09 合肥京东方星宇科技有限公司 Driving back plate, chip, light-emitting substrate, manufacturing method of light-emitting substrate and display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485590B1 (en) * 2001-12-20 2005-04-27 동부아남반도체 주식회사 Wafer bumping method for using solder paste print
JP2010238756A (en) * 2009-03-30 2010-10-21 Dainippon Printing Co Ltd Manufacturing method of substrate sheet with conductive bump and manufacturing method of multilayered printed wiring board
JP5191616B1 (en) * 2012-04-17 2013-05-08 株式会社谷黒組 Method for forming solder bump and method for manufacturing mounting board
WO2013157075A1 (en) * 2012-04-17 2013-10-24 株式会社谷黒組 Solder bump and forming method therefor, and substrate having solder bump and manufacturing method for substrate having solder bump
CN104246996A (en) * 2012-04-17 2014-12-24 株式会社谷黑组 Solder bump and forming method therefor, and substrate having solder bump and manufacturing method for substrate having solder bump
KR20140147103A (en) * 2012-04-17 2014-12-29 가부시키가이샤 다니구로구미 Solder bump and forming method therefor, and substrate having solder bump and manufacturing method for substrate having solder bump
KR101686312B1 (en) 2012-04-17 2016-12-13 가부시키가이샤 다니구로구미 Solder bump and forming method therefor, and substrate having solder bump and manufacturing method for substrate having solder bump
CN113629065A (en) * 2021-06-30 2021-11-09 合肥京东方星宇科技有限公司 Driving back plate, chip, light-emitting substrate, manufacturing method of light-emitting substrate and display device

Similar Documents

Publication Publication Date Title
US5633535A (en) Spacing control in electronic device assemblies
US6756253B1 (en) Method for fabricating a semiconductor component with external contact polymer support layer
KR100257420B1 (en) Systems interconnected by bumps of joining material
US6180504B1 (en) Method for fabricating a semiconductor component with external polymer support layer
US10037966B2 (en) Semiconductor device and manufacturing method therefor
JP2861965B2 (en) Method of forming bump electrodes
US6319810B1 (en) Method for forming solder bumps
JPH10256307A (en) Wiring board with semiconductor device, wiring board and manufacture thereof
US20070273011A1 (en) Method for fabricating a module having an electrical contact-connection
US20030201309A1 (en) Masking flux for semiconductor components
US7032807B2 (en) Solder contact reworking using a flux plate and squeegee
US6484927B1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
JP2001044231A (en) Method of forming solder bumps and wiring board, semiconductor element, semiconductor package and manufacture thereof
JPH06168982A (en) Flip chip packaging structure
JP2003218161A (en) Press jig for flattening solder bumps and method for manufacturing wiring board using the same
JP2001135667A (en) Method of forming bump, mold to be used therein, semiconductor device, its manufacturing method, circuit board and electronic apparatus
KR100221654B1 (en) Method for manufacturing metal bump used screen printing
JPH09326412A (en) Mounting solder ball
KR100426391B1 (en) Method for fabricating metal bump
JPH0536695A (en) Semiconductor device and manufacture thereof
JP4558782B2 (en) Method of forming solder bump
JPH0621147A (en) Method for packaging electronic parts
JP3132713B2 (en) Semiconductor device
KR100673688B1 (en) Printing mask for screen printing and method thereof
JPH10322007A (en) Manufacture of printed board

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090710

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090806

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091002