KR20000052605A - 두 표면을 결합하기 위한 방법 및 장치 - Google Patents

두 표면을 결합하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20000052605A
KR20000052605A KR1019990063366A KR19990063366A KR20000052605A KR 20000052605 A KR20000052605 A KR 20000052605A KR 1019990063366 A KR1019990063366 A KR 1019990063366A KR 19990063366 A KR19990063366 A KR 19990063366A KR 20000052605 A KR20000052605 A KR 20000052605A
Authority
KR
South Korea
Prior art keywords
deposited
contact
metal layer
metal
gold layer
Prior art date
Application number
KR1019990063366A
Other languages
English (en)
Inventor
클로이버스울리히
도르프뮬러루츠
라인하르트카를-프란즈
바움바흐외르크
류더에.
Original Assignee
클라우스 포스, 게오르그 뮐러
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라우스 포스, 게오르그 뮐러, 로베르트 보쉬 게엠베하 filed Critical 클라우스 포스, 게오르그 뮐러
Publication of KR20000052605A publication Critical patent/KR20000052605A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02Soldered or welded connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/40Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal all coatings being metal coatings
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/04Joining glass to metal by means of an interlayer
    • C03C27/042Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts
    • C03C27/046Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts of metals, metal oxides or metal salts only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

공정온도가 낮은 경우에 미소한 접촉저항을 가진 면을 서로 결합시키는 방법이 제안되었다. 맨처음 면위에 골드층이 증착되며, 이 골드층은 각각 특수한 거칠기를 구비하고 있으며 연결부에서 가열되고 단기간에 상호 프레싱되며, 이러한 공정을 통해서 결합이 이루어지게 된다.

Description

두 표면을 결합하기 위한 방법 및 장치 {Device and method for bonding two surfaces}
본 발명은 주요청구항의 따른 방법에 관한 것이다. 출판사;맥그로우 힐(McGraw Hill), 저자; 존. H. 라우의 1996년도 판 "플립칩(flipchip)기술" 중의 15.4.4장의 "프레싱과 열에 의해서 금과 표면의 결합", 즉 "압축가열 결합(thermocompressing bonding)"이 공개되었다. 특히 하나의 반도체소자와 기판이 전도성으로 결합된다. 표면은 결합을 위해서 반드시 평면을 유지하여야 한다. 증착공정조건, 즉 필요압력과 필요온도 등은 압력과 온도에 무관하게 작용하는 기판을 사용하도록 하여, 알루미늄과 같은 표면이 이 기판위에 증착된다. 증착공정을 이루기 위한 요구 온도를 낮추기 위해 주석을 첨가시켜서, 이미 저온에서는 공개 설명된 방법의 결합이 가능하도록 하는 금속 공정(metallic eutetic)이 이루어 지게 된다. 그러나 상기 결합은 작용 금속의 확산성질 때문에 또 다른 공정을 생각하여야 한다. 또다른 방법은 이방성의 접착물질(ACF, 이방성 전도성)과 결합시키는 것이지만, 이러한 이방성의 접착물질의 경우 상기의 방법 보다 표면 사이에서의 접착저항이 크다.
독립항을 포함한 본 발명의 방법은 상기의 방법과는 달리 저온과 저압에서 금속성 표면과의 결합이 가능하다는 것이 장점이다. 특히 본 방법으로 금속성 표면이 결합되며, 이 금속표면이 민감한 기판, 예를 들어서 유리에 증착하게 된다. 또한 어떤 민감성 기판이 사용되고 있는 공정에 연결증착공정이 사용되고 있으며, 결합공정에서 적어도 특수강, 예를 들어서 금으로 된 금속성 표면위에서 접촉이 이루어진다. 이러한 결합은 상당한 내구성을 지니며, 기후의 영향, 예를 들어서 습도와 열에 의해서 파괴되지 않으며, 중간저항, 예를 들어서 결합된 표면 사이의 저항은 약 밀리오옴(mm ohm)의 범위내의 값을 갖는다. 유리기판은 특히 액정화면에 적용하기 위해서 이용되고 있다. 액정화면의 전기 드라이버소자는 이에 따라서 간단하고, 저렴하며 또한 내구성을 갖춘 본발명의 결합방법에 의해 화면유리와 결합된다.
반도체소자 또는 반도체소자의 결합이 증착 공정에 의해서 또 다른 면과 결합되고, 따라서 저온에서 이루어지는 다른 결합방법에 비해 일반적으로 반도체 소자가 열에 의해서 상처를 입을 위험성이 감소하게 된다.
더나아가서 본발명의 방법을 실행할 수 있는 장치가 구비되어 있다는 장점을 가지고 있다. 이와 동시에 본 장치를 통해서 다수의 접촉이 동시에 이루어지게 되어, 다수의 연결부를 가진 반도체소자에서의 모든 연결부가 동시에 결합될 수 있다.
전체적으로 도 1 내지 6은 본발명의 진행과정을 도시하고 있다.
도 1은 제1 금속층을 가진 제1 면을 도시한 도면.
도 2는 또다른 제2 금속층을 가진 제1 면을 도시한 도면.
도 3은 제1 금속층을 가진 제2 면을 도시한 도면.
도 4는 또다른 제2 금속층을 가진 제2 면을 도시한 도면.
도 5는 제1면과 제2 면의 결합 장치를 도시한 도면.
도 6은 제1면과 제2 면의 결합 장치를 도시한 도면.
도 1에서는 제1 금속층을 포함한 제1 면(10)을 도시하고 있다. 또한 제1 면(10)은 금속이지만, 예를 들어서 유리와 같은 하나의 민감한 재료로 되어 있다. 제1 증착공정에서는 제1 면(10) 위에 제1 금속층(11)이 증착된다. 제1 금속층(11)은 특히 크롬이 될 수 있다. 제1 금속층(11)은 증착된 또 다른 제2 금속층을 고정시키는데 사용하고 있다. 제1 금속층의 두께는 약 40 내지 60nm이며, 실시예에서는 특히 50nm의 두께를 이루고 있다. 제1 금속층의 증착은 각각 증기증착, 스퍼터링 또는 갈바닉 증착의 기술에 의해서 이루어진다.
도 2에서는 제1 면(10)과 제1 금속층(11)이 도시되어 있다. 제1 금속층(11) 위에는 제1 표면을 포함한 제1 골드층(12)이 위치하고 있다. 제1 골드층(12)의 제1 표면(13)은 최대한 매끄러워야 한다. 제1 골드층(12)은 적어도 99.9%의 높은 순정도를 갖추어야 한다. 특히 제1 골드층(12)의 재료로서 상기 순정도(99.9%)의 크롬골드가 선택된다. 제1 골드층(12)의 두께는 50nm 내지 1μm의 범위에 이르며, 특히 실시예에서는 100nm의 두께를 갖는다. 제1 골드층(12)은 제2 증착공정에서 제1 금속층(11)에 증착된다. 또한 여기서 제1 골드층의 증착은 증기증착, 스퍼터링 그리고 갈바닉 증착에 의해서 이루어지지만, 최대한 매끄러운 표면에 도달하기 위해서는 다른 기술 보다 스퍼터링이 유리하다. 제1 표면(10)은 지금 또 다른 본 발명의 증착공정에 적합한 성질로 된 금속표면으로 되어 있다.
도 3에서는 제1 금속층(21)을 포함한 제2 표면(20)이 도시되어 있다. 또한 제2 표면(20)은 금속이며, 그리고 특히 반도체소자의 연결부가 되며, 이 연결부는 예를 들어서 알루미늄으로 된 것이다. 제1 금속층(21)은 특히 텅스텐으로 되어 있으며, 제1 금속층(21)의 두께는 25 내지 50μm 범위내에 있다. 그밖에 또한 금속층(21)에 대해서는 골드 합금이 적당하다. 제1 금속층은 다음 증착공정에서 또한 증착되어야만 하는 또다른 금속층의 접착(증착)이 가능하도록 사용되고 있다. 제1 금속층(21)은 제 3 증착공정에서 제2 표면(20)위에 증기증착, 스퍼터링 또는 갈바닉 증착에 의해서 증착된다.
도 4에서는 제2표면(20)을 포함한 제1 금속층(21)과 제2 골드층(22)으로 된 제2 상부면(23)을 도시하고 있다. 제2 골드층(22)는 4단계의 증착공정에서 제2 표면(20)의 제1 금속층위에서 갈바닉 분해에 의해서 전기분해된다. 이러한 갈바닉 분해가 이루어지므로써 전류흐름에 의한 용해로 금이온(Gold ion)이 제1 금속층(21)과 중성화(또는 이온결합)되어, 금속층에 침착된다. 갈바닉 분해의 공정은 매우 빨리 특히 1시간 이내에 이루어진다. 상기 작용은 고전류의 세기에 의존한다.
상기의 신속한 금의 분리(또는 분해)를 통해서 중합결정체의 분해가 가능해진다. 4단계 증착공정이 이루어지는 동안에 발생하는 제2 골드층(22)의 제2 상부면(23)은 매우 거칠며, 또한 여기서의 거칠기는 특히 제2상부면(23)위에서 약 1μm로 된 깊이의 홈이 평균 1 내지 2μm의 간격으로 서로 떨어져 있다. 제2 골드층(22)은 제4 증착공정에서 1 내지 50μm 범위의 두께로 분리된다. 특히 유리한 실시예에 있어서 제2 골드층(22)의 두께는 22 내지 25μm로 선택된다. 이에 따라서 제2 면의 금속상부면은 또다른 본발명의 증착공정의 실행에 의해 완성된다.
상기 제1, 제2 증착공정은 제1 면(10) 가공에 관계하며, 상기 제3, 제4 증착공정은 제2 면(20)의 가공에 관계한다. 이에 따라 여러면의 증착공정을 실행하는데 있어서 시간에 따른 순서에 의해서 실행되는 것이 아니다. 즉, 서로 다른 면에 속해 있는 증착공정들은 서로 시간에 무관하게 실행된다.
도 5에서는 제1 금속층(11), 제1 골드층(12)과 제1 상부면(13)을 포함하고 있는 제1 면(10)을 나타내고 있다. 더나아가서, 제2 면(20)은 제1 금속층(21), 제2 골드층(22)와 제2 상부면(23)으로 구성되어 있다. 제1 면(10)과 제2 면(20)은 제1 접촉면(100)과 제2 접촉면(200) 사이에 위치하게 된다. 제1 골드층(12)의 제1 표면(13)과 제2 골드층(22)의 제2 표면(23)이 서로 접촉되어 있다. 더나아가서, 제1 접촉면(100)은 제1면(10)과 접촉하고, 제2 접촉면(200)은 제2 면(20)과 접촉하고 있다.
경우에 따라서는 제1 면(10)을 위한 고정장치는 제1 접촉면에 구비되어 있으며, 제2 면(20)을 위한 고정장치는 제2 접촉면(200)에서 구비되어 있다. 제1 골드층(12)과 제2 골드층(22)은 특히 제1 접촉면(100)과 제2 접촉면(200)의 영역의 측면으로는 돌출되지 않도록 되어 있다. 제5 증착공정에서는 제1 접촉면(100)과 제2 접촉면(200)이 여기서는 도시되지 않은 열가공장치(열가공기기)에 의해서 가열된다. 가열과정 동안에 또는 가열과정이 종료된 후에 제1 접촉면(100)과 제2 접촉면(200)이 여기서는 도시되지 않은 장치로 제1 면(10)과 제1면(20) 위에 압력을 작용시켜서, 제1 골드층(12)의 작용압력이 제2 골드층(22)에 직접적으로 계속 전달되고, 또한 상기 작용압력이 제1 상부면(13)과 제2 상부면(23) 사이에서 작용할 수 있도록 서로 상대적으로(또는 서로 마주보면서) 작용하게 된다. 유리한 실시예로서는 제1 그리고 제2 접촉면을 약 200 내지 300oC 정도의 온도로 가열하게 된다. 10 내지 60 초 동안에 제1 접촉면(100)과 제2 접촉면(200)에 의해서 특히 50 내지 140MPa의 압력이 작용하게 된다. 유리한 실시예로서 압력은 100MPa이 선택된다.
도 6에서는 제1 금속층(11)을 포함한 제1 면(10)과 제2 면(20)에 속해 있는 제1 금속층(21)을 포함한 제2 면(20)이 나타나 있다. 제1 면(10)과 제2 면(20)은 제1 접촉면(100)과 제2 접촉면(200) 사이에 위치해 있으며, 이와 동시에 제1 면(10)은 제1 접촉면(100)과 접촉되어 있으며, 제2 면(20)은 제2 접촉면(200)과 접촉되어 있다. 제1 금속층(11)과 제1 금속층(21) 사이에 제 3 골드층(30)이 위치하게 되는데, 상기 제 3 골드층은 제1 골드층(12)과 제2 골드층(22)으로 부터 상호 프레싱과 가열에 의해 제5 공정에서 발생하게 된다. 제 3 골드층(30)을 통해서 제1 면(10)은 제1 금속층(11)과 제1 금속층(21) 위로 제2 면(20)과 연결된다. 다음의 제 6 공정은 제2 면(20)과 결합된 제1 면(10)을 제1 접촉면(100)과 제2 접촉면(200)으로 부터 분리시키는 것인데, 특히 제2 접촉면(200)이 분리될 수 있다.
더나아가서, 도 1과 2에 기술된 방법에 따라 제1 면 위에 전기 분해된 여러영역으로 된 금속표면을 구비하도록 되어 있다. 상대층(즉 작용층)으로서 제2 표면, 예를 들어서 다수의 반도체 구조물의 연결체가 사용될 수 있으므로, 방법 실행을 위한 장치에서는 서로 상대위치(마주보는 위치)에 있는 다수의 제1 접촉면과 제2 접촉면으로 제5 공정에서 다수의 결합이 동시에 이루어진다.
더나아가서, 실시예에서 도시된 골드층이 다른 특수강, 예를 들어서 백금 또는 특수합금강으로 대치될 수 있다. 상기의 경우에는 프로세싱 매개변수(processing parameter), 즉 압력과 온도, 그리고 요구되는 제2 표면의 거칠기가 경우에 따라서 다른 금속층에 맞추어지도록 되어 있다.
본 발명의 방법은 종래의 방법과는 달리 저온과 저압에서 금속성 표면과의 결합이 가능하다는 것이 장점이다. 특히 본 방법으로 금속성 표면이 결합되며, 이 금속표면이 민감한 기판, 예를 들어서 유리에 증착하게 된다. 또한 어떤 민감성 기판이 사용되고 있는 공정에 연결증착공정이 사용되고 있으며, 결합공정에서 적어도 특수강, 예를 들어서 금으로 된 금속성 표면 위에서 접촉이 이루어진다. 이러한 결합은 상당한 내구성을 지니며, 기후의 영향, 예를 들어서 습도와 열에 의해서 파괴되지 않으며 그리고 중간저항, 예를 들어서 결합된 표면 사이의 저항은 약 밀리오옴(mm ohm)의 범위내의 값을 갖는다. 유리기판은 특히 액정화면에 적용하기 위해서 이용되고 있다. 액정화면의 전기 드라이버소자는 이에 따라서 간단하고, 저렴하며 또한 내구성을 갖춘 본발명의 결합방법에 의해 화면유리와 결합된다.
반도체소자 또는 반도체소자의 결합이 증착 공정에 의해서 또다른 면과 결합되고, 따라서 저온에서 행해지는 다른 결합방법에 비해 일반적으로 반도체 소자가 열에 의해서 상처를 입어서 파괴될 수 있는 위험성이 감소하게 된다.
더나아가서, 본 발명의 방법을 실행할 수 있는 장치가 구비되어 있다는 장점을 가지고 있다. 이와 동시에 본 장치를 통해서 다수의 접촉이 동시에 이루어지게 되어, 다수의 연결부를 가진 반도체소자에서의 모든 연결부가 동시에 결합될 수 있다.

Claims (10)

  1. 제1 면과 제2 면을 가열하여 상호 프레싱함으로써 결합되고, 상호 프레싱과 가열을 하기 전에 최소한 면의 한 부위에 금속표면이 증착되고, 이 금속표면이, 특히 골드(Gold)로 되어 있는 두 면의 결합방법에 있어서,
    제1 면의 금속표면은 제1 거칠기로 증착되고, 제2 면의 금속표면은 제2 거칠기로 증착되며, 상기 제2 거칠기는 제1 거칠기 보다 큰 것을 특징으로 하는 두면의 결합방법.
  2. 제1 항에 있어서, 상기 제1 면의 금속표면이 유리 기판 위에 증착되는 것을 특징으로 하는 두 면의 결합방법.
  3. 제1 항 또는 제2 항에 있어서, 상기 제2 면의 금속표면은 기판 위에 증착되며, 이 기판이 반도체소자의 연결체인 것을 특징으로 하는 두 면의 결합방법.
  4. 제1 항 내지 제 3 항중 어느 한항에 있어서, 상기 제1 면의 금속표면의 두께는 50 내지 1000nm의 범위로 증착되는 것을 특징으로 하는 두 면의 결합방법.
  5. 제1 항 내지 제 4 항중 어느 한항에 있어서, 상기 제1 면의 금속표면은 기판과 접촉하여 크롬층을 이루는 것을 특징으로 하는 두 면의 결합방법.
  6. 제 5 항에 있어서, 상기 크롬층의 두께는 30 내지 60nm의 범위내에서 증착되는 것을 특징으로 하는 두 면의 결합방법.
  7. 제1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 제2 면의 금속표면은 갈바닉으로 증착되는 것을 특징으로 하는 두 면의 결합방법.
  8. 제1 항 내지 제 7 항중 어느 한 항에 있어서, 상기 제2 면에 증착된 금속 표면의 두께는 1 내지 50μm의 범위내에 있는 것을 특징으로 하는 두 면의 결합방법.
  9. 제1 항 내지 제 8 항중 어느 한 항의 방법을 실행하기 위한 장치에 있어서,
    하나 이상 이동가능하며 하나 이상 가열되고, 상호 프레싱되는 두 접촉면은 이 두 접촉면들 사이에서 제1 면과 제2 면의 부위가 금속표면들과 접촉되어 상호 프레싱되고 온도가 상승되도록 위치를 조정가능한 것을 특징으로 하는 두 면의 결합 장치.
  10. 제 9 항에 있어서, 상기 장치가 다수의 접촉면을 가질 수 있으며, 이 접촉면을 통해서 다수의 결합이 동시에 이루어질 수 있는 것을 특징으로 하는 두 면의 결합 장치.
KR1019990063366A 1998-12-29 1999-12-28 두 표면을 결합하기 위한 방법 및 장치 KR20000052605A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19860587A DE19860587A1 (de) 1998-12-29 1998-12-29 Verfahren zur Verbindung zweier Oberflächen und Vorrichtung
DE19860587.0 1998-12-29

Publications (1)

Publication Number Publication Date
KR20000052605A true KR20000052605A (ko) 2000-08-25

Family

ID=7893033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063366A KR20000052605A (ko) 1998-12-29 1999-12-28 두 표면을 결합하기 위한 방법 및 장치

Country Status (5)

Country Link
EP (1) EP1017127A3 (ko)
JP (1) JP2000195572A (ko)
KR (1) KR20000052605A (ko)
DE (1) DE19860587A1 (ko)
TW (1) TW504875B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0108516D0 (en) 2001-04-04 2001-05-23 Nokia Corp Power control
CN103649044A (zh) 2011-05-24 2014-03-19 巴斯夫欧洲公司 由生物质制备聚异氰酸酯的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2252667A1 (en) * 1973-11-23 1975-06-20 Thomson Csf Contract for press. welding has comb-shaped support with Ni substrate - whose teeth are separated from bridge-part after welding
FR2519201A1 (fr) * 1981-12-28 1983-07-01 Labinal Procede de traitement de surfaces d'organes de liaison electrique
US5178965A (en) * 1992-02-14 1993-01-12 Rockwell International Corporation Uniform solder coating on roughened substrate
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages

Also Published As

Publication number Publication date
TW504875B (en) 2002-10-01
DE19860587A1 (de) 2000-07-06
EP1017127A3 (de) 2002-01-23
EP1017127A2 (de) 2000-07-05
JP2000195572A (ja) 2000-07-14

Similar Documents

Publication Publication Date Title
US8044523B2 (en) Semiconductor device
US5367195A (en) Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
US8460794B2 (en) Self-aligned wafer bonding
US4360142A (en) Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
US8299613B2 (en) Method for connecting two joining surfaces
JP2011521458A (ja) プリント回路基板の製造方法および使用ならびにプリント回路基板
GB2090071A (en) Bonding with a conductive adhesive
US4451968A (en) Method and device for providing an ohmic contact of high resistance on a semiconductor at low temperatures
FR2872625B1 (fr) Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique
US20200083190A1 (en) Method for producing structure, and structure
FR3115904B1 (fr) Procédé de fabrication d’un module de carte à puce avec composant électronique soudé
US10079120B2 (en) Power electronic switching device, arrangement herewith and methods for producing the switching device
KR20000052605A (ko) 두 표면을 결합하기 위한 방법 및 장치
US20040238966A1 (en) Solder, microelectromechanical component and device, and a process for producing a component or device
US10959336B2 (en) Method of liquid assisted binding
JP5319910B2 (ja) 導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法
JP5004705B2 (ja) 微細流路構造体及び微細流路構造体の製造方法
JPH03126540A (ja) 多孔性セラミック基板内の欠陥を気密シールする方法
US10763232B1 (en) Electrical joint structure
JP2533573B2 (ja) スパッタリング用タ―ゲット
US6398561B1 (en) Contact structure of lead
JPH03781B2 (ko)
JPH02183538A (ja) 半導体装置
FR3076401B1 (fr) Dispositif thermoelectrique et procede de fabrication du dispositif thermoelectrique
Ismailov et al. Technology of nanosized metal layers for forming a reliable contact to the drain area of silicon transistors

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid