KR20000045428A

KR20000045428A - Method for fabricating fine pattern

Info

Publication number: KR20000045428A
Application number: KR1019980061986A
Authority: KR
Inventors: 김석균
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2000-07-15

Abstract

PURPOSE: A method for fabricating a fine pattern is provided to reduce a line width between spaces by inserting a small space pattern, in which a pattern is not formed, at a line region. CONSTITUTION: In a method for fabricating a fine pattern, in a case where a width of a line pattern is more than that a space, in order to prevent a width of the space from being reduced, in the line pattern(1) is inserted an auxiliary space(5) in which it is impossible to form a pattern.

Description

Method of forming fine pattern of semiconductor device

본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 특히 라인 패턴의 내부에 패턴이 형성되지 않을 정도의 보조 스페이스 패턴을 삽입함에 의해 예기치 않은 패턴의 선폭 변화를 방지하고, 보조 스페이스의 선폭조절로 기존패턴의 선폭조절을 통해 소자특성의 악화를 방지하여 안정적인 소자 특성으로 반도체 소자의 제조공정 수율과 비용절감을 도모할 수 있는 반도체 소자의 미세패턴 형성방법에 관한 것이다.The present invention relates to a method for forming a micropattern of a semiconductor device, and in particular, by inserting an auxiliary space pattern in which a pattern is not formed inside a line pattern, to prevent an unexpected change in the line width of the pattern, and to adjust the line width of the auxiliary space. The present invention relates to a method of forming a fine pattern of a semiconductor device capable of reducing the manufacturing process yield and cost of the semiconductor device with stable device characteristics by preventing deterioration of device characteristics by adjusting the width of an existing pattern.

반도체 디램 소자 제조에 있어, 선폭이 248㎚ 되는 원자외선(Deep Ultra Violate) 노광장비를 사용할 경우 주변(periphery) 영역의 패턴은 약 0.18∼0.25㎚ 정도의 크기를 갖는데, 이 정도의 크기에서 라인/스페이스의 비율이 1 : 1 되는 부근에서는 문제가 없지만, 라인의 폭이 증가하여 라인과 스페이스 비율이 1.5 : 1 이상이 되는 라인/스페이스 패턴이나 3 : 1 이상이 되는 준 독립 스페이스 패턴(semi-isolated space pattern) 형성시, 상대적인 스페이스 폭이 작을 경우, 실제 웨이퍼상에 구현되는 스페이스 폭이 급격히 줄어 들게 된다. 심할 경우, 취약한 독립 스페이스보다도 스페이스 폭이 더 작아지는 경우가 발생한다.In the manufacture of semiconductor DRAM devices, when using a deep ultra-violet exposure apparatus having a line width of 248 nm, the pattern of the peripheral region has a size of about 0.18 to 0.25 nm. There is no problem in the area where the ratio of spaces is 1: 1, but the line / space pattern where the line width increases and the line / space ratio is 1.5: 1 or more or semi-isolated pattern that becomes 3: 1 or more In the formation of a space pattern, when the relative space width is small, the space width embodied on the actual wafer is drastically reduced. In extreme cases, the space width becomes smaller than that of a weak independent space.

도 1 은 라인패턴의 폭에 따른 스페이스 패턴 폭의 변화를 시뮬레이션한 결과를 나타낸 그래프이다.1 is a graph illustrating a result of simulating a change in a space pattern width according to a width of a line pattern.

도시된 바와 같이, 라인 폭이 커질수록 스페이스 폭이 줄어 듦을 볼 수 있고, 특히 라인/스페이스 비율이 2 : 1 되는 부근에서 더욱 스페이스의 폭이 작아짐을 알 수 있다.As shown, it can be seen that as the line width increases, the space width decreases, and in particular, the width of the space becomes smaller near the line / space ratio of 2: 1.

도 2 는 라인패턴의 폭에 따른 스페이스 패턴 폭의 변화를 실험한 결과를 나타낸 그래프이다.2 is a graph showing the results of experiments in changing the width of the space pattern according to the width of the line pattern.

상기 실험결과는 상기 도 1 의 시뮬레이션 결과와 차이는 있으나 라인폭이 스페이스보다 약 1.5∼3배 정도 클 경우 상기 시뮬레이션에서 예측한 것처럼 독립 스페이스보다도 나쁜 결과를 보여주고 있다.Although the experimental result is different from the simulation result of FIG. 1, when the line width is about 1.5 to 3 times larger than the space, the result is worse than the independent space as predicted by the simulation.

특히 0.22㎛ 이하의 스페이스 패턴은 심할 경우, 50㎚ 이상 작아져서 오픈 페일(open fail)이 발생해 스페이스 패턴 형성이 불가능할 수도 있다.In particular, when the space pattern of 0.22 μm or less is severe, the space pattern may be impossible due to a small size of 50 nm or more and an open fail.

따라서 본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로, 본 발명은 라인패턴의 라인 영역에 패턴형성이 되지 않을 정도의 작은 스페이스 패턴을 삽입하여 스페이스들간의 라인 폭을 줄이고, 스페이스 오픈 영역을 크게 하여 스페이스가 작아지는 것을 방지해 원하는 크기의 패턴을 형성할 수 있고, 삽입한 스페이스의 폭을 조절하는 것을 통해 기존의 구현하려는 스페이스 폭 조절이 가능한 반도체 소자의 미세패턴 형성방법을 제공함에 그 목적이 있다.Therefore, the present invention was devised to solve the above problems, and the present invention inserts a small space pattern such that the pattern is not formed in the line region of the line pattern, thereby reducing the line width between the spaces and increasing the space open region. It is possible to form a pattern having a desired size by preventing the space from becoming smaller, and to provide a fine pattern forming method of a semiconductor device capable of adjusting the width of the existing space by adjusting the width of the inserted space. have.

도 1 은 라인패턴의 폭에 따른 스페이스 패턴 폭의 변화를 시뮬레이션한 결과를 나타낸 그래프1 is a graph showing a result of simulating the change of the space pattern width according to the width of the line pattern

도 2 는 라인패턴의 폭에 따른 스페이스 패턴 폭의 변화를 실험한 결과를 나타낸 그래프2 is a graph showing the results of experimenting with the change of the space pattern width according to the width of the line pattern

도 3 은 본 발명의 방법에 따라 라인패턴의 폭 내부에 보조 스페이스를 삽입한 상태를 도시한 도면3 is a view showing a state in which an auxiliary space is inserted into the width of the line pattern in accordance with the method of the present invention;

도 4 는 본 발명의 방법에 따라 라인패턴의 폭 내부에 보조 스페이스를 삽입한 후 보조 스페이스의 폭에 따라 스페이스 폭의 변화를 도시한 도면4 is a view illustrating a change in the space width according to the width of the auxiliary space after the auxiliary space is inserted into the width of the line pattern according to the method of the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 라인 패턴 3 : 스페이스(space)1: line pattern 3: space

5 : 보조 스페이스 7 : 라인/스페이스 패턴5: auxiliary space 7: line / space pattern

9 : 보조 스페이스가 삽입된 라인/스페이스 패턴9: Line / space pattern with auxiliary space inserted

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 미세패턴 형성방법은,Method for forming a fine pattern of a semiconductor device according to the present invention for achieving the above object,

라인 패턴의 폭이 스페이스의 폭보다 더 큰 라인/스페이스 패턴에 있어서, 스페이스의 폭 감소를 방지하기 위해 상기 라인패턴의 내부에 패턴이 형성되지 않을 정도의 보조 스페이스를 삽입하는 것을 특징으로 한다.In a line / space pattern in which the width of the line pattern is larger than the width of the space, an auxiliary space is inserted to such an extent that no pattern is formed inside the line pattern in order to prevent a decrease in the width of the space.

이때, 상기 라인/스페이스 패턴은 라인의 폭이 스페이스의 폭보다 1.5∼2배인 것을 특징으로 하며,At this time, the line / space pattern is characterized in that the width of the line is 1.5 to 2 times the width of the space,

또한 상기 라인/스페이스 패턴은 라인의 폭이 스페이스의 폭보다 2∼4배인 준 독립 스페이스 패턴인 것을 특징으로 한다.In addition, the line / space pattern is characterized in that the width of the line is a quasi-independent space pattern 2 to 4 times the width of the space.

이하 첨부된 도면을 참조하여 본 발명의 미세패턴 형성방법의 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of a method for forming a micropattern of the present invention.

도 3 은 본 발명의 방법에 따라 라인패턴의 폭 내부에 보조 스페이스를 삽입한 상태를 도시한 도면이고,3 is a view showing a state in which the auxiliary space is inserted into the width of the line pattern in accordance with the method of the present invention,

도 4 는 본 발명의 방법에 따라 라인패턴의 폭 내부에 보조 스페이스를 삽입한 후 보조 스페이스의 폭에 따라 스페이스 폭의 변화를 도시한 도면이다.4 is a view illustrating a change in the space width according to the width of the auxiliary space after the auxiliary space is inserted into the width of the line pattern according to the method of the present invention.

상기 도면에 도시된 바와 같이, 본 발명에서는 라인패턴(1)의 내부에 패턴이 형성되지 않을 정도의 보조 스페이스(5)를 삽입함으로써 구현하고자 하는 스페이스(3)들 사이의 라인 폭을 줄이고 전반적인 스페이스 오픈 영역을 증가시킨다.As shown in the drawing, in the present invention, by inserting the auxiliary space 5 such that the pattern is not formed inside the line pattern 1, the line width between the spaces 3 to be realized is reduced and the overall space Increase open area

시뮬레이션으로 스페이스 폭(D)이 0.20㎛ 이고 라인 폭(L)이 0.45㎛ 인 라인/스페이스 패턴(9)의 경우에 있어서, 상기 라인 폭(D) 내부에 삽입되는 보조 스페이스(5)의 크기를 조절할 경우, 폭이 0.20㎛인 스페이스가 그 폭이 조정됨을 도 4에서 알 수 있다.In the case of the line / space pattern 9 in which the space width D is 0.20 μm and the line width L is 0.45 μm by simulation, the size of the auxiliary space 5 inserted into the line width D is determined. When adjusting, it can be seen from Figure 4 that the width of 0.20㎛ the width is adjusted.

예컨데, 삽입되는 보조 스페이스(5)의 폭이 0.07㎛인 경우 스페이스 폭(D)은 최초의 0.20㎛ 이 되고, 상기 보조 스페이스(5)의 폭을 상기 0.07㎛ 보다 크게 하여 0.11㎛으로 하면 스페이스 폭(D)은 0.220㎛이 되고, 보조 스페이스(5)의 폭을 상기 0.07㎛ 보다 작게하여 0.03㎛으로 하면 스페이스 폭(D)은 0.177㎛이 된다.For example, when the width of the auxiliary space 5 to be inserted is 0.07 μm, the space width D is initially 0.20 μm, and when the width of the auxiliary space 5 is larger than 0.07 μm to 0.11 μm, the space width (D) becomes 0.220 micrometer, and when the width | variety of the auxiliary space 5 is made smaller than said 0.07 micrometer, and is set to 0.03 micrometer, the space width D will be 0.177 micrometer.

따라서 라인 패턴의 내부에 삽입되는 보조 스페이스(5)의 폭을 조절함에 의해 스페이스의 폭(D)도 달라짐을 알 수 있다.Therefore, it can be seen that the width D of the space is also changed by adjusting the width of the auxiliary space 5 inserted into the line pattern.

이상 상술한 바와 같이, 본 발명에 따른 반도체 소자의 미세패턴 형성방법은, 패턴이 형성되지 않을 정도의 스페이스를 라인패턴의 내부에 삽입함으로써 반도체 디램 소자 제작에 있어, 셀과 주변영역의 적정 노광량의 차이로 예기치 않은 스페이스 폭 변화를 방지하여 소자의 동작특성 악화를 막아 안정적인 소자의 특성을 유지할 수 있고, 이로 인해 반도체 소자의 제조공정 수율 및 비용절감을 기할 수 있다.As described above, in the method for forming a micropattern of a semiconductor device according to the present invention, a semiconductor DRAM device is fabricated by inserting a space such that a pattern is not formed into a line pattern, so as to provide an appropriate exposure amount of a cell and a peripheral region. By preventing the unexpected space width change by the difference to prevent the deterioration of the operating characteristics of the device can maintain the stable device characteristics, thereby reducing the manufacturing process yield and cost of the semiconductor device.

Claims

In a line / space pattern in which the width of the line pattern is larger than the width of the space, a semiconductor device is inserted such that an auxiliary space such that a pattern is not formed inside the line pattern is inserted in order to prevent a decrease in the width of the space. Method of forming a fine pattern.

The method of claim 1,

And the line / space pattern has a width of a line 1.5 to 2 times greater than the width of the space.

The method of claim 1,

And the line / space pattern is a semi-independent space pattern having a line width of 2 to 4 times the width of the space.