KR20000045385A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20000045385A
KR20000045385A KR1019980061943A KR19980061943A KR20000045385A KR 20000045385 A KR20000045385 A KR 20000045385A KR 1019980061943 A KR1019980061943 A KR 1019980061943A KR 19980061943 A KR19980061943 A KR 19980061943A KR 20000045385 A KR20000045385 A KR 20000045385A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
semiconductor device
region
forming
Prior art date
Application number
KR1019980061943A
Other languages
Korean (ko)
Inventor
백승원
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061943A priority Critical patent/KR20000045385A/en
Publication of KR20000045385A publication Critical patent/KR20000045385A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

PURPOSE: A method for manufacturing a semiconductor device is provided to save the manufacturing time and cost of the semiconductor device by reducing the manufacturing process of the semiconductor device. CONSTITUTION: A trench(12) is formed on an isolation region of a cell area of a semiconductor substrate(10), wherein the trench(12) is also formed on an overlay measuring area(MA). A sacrificial oxide layer(14) is formed on the structure. A photoresist pattern(18) for forming a well is formed to expose the trench(12) of the cell area, wherein the trench(12) of the overlay measuring area(MA) is not exposed. Then, impurities are implanted into the semiconductor substrate(10) exposed by the photoresist pattern(18). The trench(12) is filled by an oxide layer(24). After removing the photoresist pattern(18) and the oxide layer(24), the oxide layer(24) protruded towards an upper portion of the trench(12) is removed by a CMP process.

Description

반도체소자의 제조방법Manufacturing method of semiconductor device

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 트랜치 소자분리 공정시에 형성되는 오버레이 정렬마크를 후속 공정에서 메워지지 않도록하여 공정을 간단하게하고 공정 시간과 함께 오염에 의한 소자의 파괴가 최소화되고, 마스크 제작에 드는 비용과 시간을 단축 시킬 수 있는 반도체소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and in particular, the overlay alignment mark formed during the trench device isolation process is not filled in a subsequent process, thereby simplifying the process and minimizing the destruction of the device due to contamination with the process time. The present invention relates to a method for manufacturing a semiconductor device, which can reduce the cost and time required to manufacture a mask.

일반적으로 고집적 반도체소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.In general, a highly integrated semiconductor device undergoes a complicated process in which a plurality of exposure masks are overlapped and used, and alignment between exposure masks used in stages is based on a mark of a specific shape.

상기 마크를 정렬 키(alignment key) 혹은 정렬마크라 하며, 다른 마스크들간의 정렬(layer to layer alignment)이나, 하나의 마스크에 대한 다이간의 정렬에 사용된다.The mark is called an alignment key or alignment mark and is used for layer to layer alignment between different masks or between dies for one mask.

반도체소자의 제조 공정에 사용되는 스탭 앤 리비트(step and repeat) 방식의 노광 장비인 스테퍼(steper)는 스테이지가 X-Y 방향으로 움직이며 반복적으로 이동 정렬하여 노광하는 장치이다. 상기 스테이지는 정렬마크를 기준으로 자동 또는 수동으로 웨이퍼의 정렬이 이루어지며, 스테이지는 기계적으로 동작되므로 반복되는 공정시 정렬 오차가 발생되고, 정렬오차가 허용 범위를 초과하면 소자의 불량이 발생된다.A stepper, which is a step and repeat type exposure apparatus used in a semiconductor device manufacturing process, is a device in which a stage moves in the X-Y direction and repeatedly moves in alignment. The stage is aligned automatically or manually on the basis of the alignment mark, the stage is mechanically operated, so that an alignment error occurs during the repeated process, and if the alignment error exceeds the allowable range, device defects are generated.

상기와 같이 오정렬에 따른 중첩 정확도의 조정범위는 소자의 디자인 롤(disign rule)에 따르며, 통상 디자인 롤의 0∼30% 정도이다.As described above, the adjustment range of the overlapping accuracy due to misalignment depends on the design rule of the device, and is usually about 0 to 30% of the design roll.

또한 반도체기판상에 형성된 각층들간의 정렬이 정확하게 이루어졌는지를 확인하는 중첩정밀도(overlay accuracy) 측정마크도 정렬 마크와 동일한 방법으로 사용된다.In addition, an overlay accuracy measurement mark for checking whether the alignment between the layers formed on the semiconductor substrate is correctly used is also used in the same manner as the alignment mark.

종래 정렬마크 및 중첩정밀도 측정마크는 반도체 웨이퍼에서 칩이 형성되지 않는 부분인 스크라이브 라인(scribe line) 상에 형성되며, 상기 정렬마크를 이용한 오정렬 정도의 측정 방법으로는 버어니어(venier) 정렬마크를 이용한 시각 점검 방법과, 박스 인 박스(box in box) 나 박스 인 바아(box in bar) 정렬 마크를 이용한 자동 점검 방법에 의해 측정한 후, 보상한다.Conventional alignment marks and overlapping precision measurement marks are formed on a scribe line (scribe line) in which a chip is not formed in a semiconductor wafer, and a measurement method of misalignment degree using the alignment mark uses a vernier alignment mark. After the measurement by the visual inspection method used and the automatic inspection method using a box in box or a box in bar alignment mark, it is compensated.

그러나 소자가 고집적화되어 감에 따라 칩의 한변이 약 15∼25㎜ 정도의 크기를 가지며, 수십번의 마스크 공정이 진행되므로 스크라이브 라인 상에 형성되는 오버레이 측정마크는 수차례의 후속공정이 계속진행됨에 따라 오버레이 측정마크 패턴의 윤곽이 흐려지거나 손상되어 측장시 부정확해질수 있다. 또한 많은 수의 노광마스크가 필요한 고집적도 반도체장치에서는 다수 층들간의 오버레이 정밀도를 측장할 필요가 있으므로, 다수개의 오버레이 측정 마크를 스크라이브 라인에 형성시켜 이들을 측정에 사용한다. 예를들어 오버레이마크는 통상 그 크기가 20×20㎛2정도이고, 256M DRAM의 경우 30개 이상이 필요하다.However, as the device becomes more integrated, one side of the chip has a size of about 15 to 25 mm and dozens of mask processes are performed, so that the overlay measurement mark formed on the scribe line has been followed by several subsequent processes. The contour of the overlay measurement mark pattern may be blurred or damaged, which may result in inaccurate measurements. In addition, in high-integration semiconductor devices that require a large number of exposure masks, it is necessary to measure the overlay accuracy between a plurality of layers, so that a plurality of overlay measurement marks are formed on a scribe line and used for the measurement. For example, the size of the overlay marks is usually about 20 × 20 μm 2 , and 30 or more overlay marks are required for 256M DRAM.

도 1a 내지 도 1e는 종래 기술에 따른 반도체소자의 제조 공정도로서, 트랜치 소자 분리 공정시 형성된 오버레이 측정마크의 형성예 이다.1A to 1E are diagrams illustrating manufacturing processes of a semiconductor device according to the related art, and examples of formation of overlay measurement marks formed during trench isolation processes.

먼저, 반도체기판(10)에서 소자분리 영역으로 예정되어있는 부분(A,B)들에 트랜치(12)들을 형성하되, 측정영역(MA)에도 오버레이 측정 마크가 되는 트랜치(12)가 형성되도록하고, 상기 구조의 전표면에 희생산화막(14)을 형성한다. (도 1a 참조).First, trenches 12 are formed in portions A and B of the semiconductor substrate 10, which are intended to be device isolation regions, and trenches 12 are formed as overlay measurement marks in the measurement region MA. A sacrificial oxide film 14 is formed on the entire surface of the structure. (See FIG. 1A).

그다음 상기 셀영역 중 일측 영역(A)을 노출시키는 제1감광막패턴(16)을 형성하고, 웰 형성을 위한 불순물 이온주입을 실시하고, 노출되어있는 지역의 희생산화막(14)을 제거한다. (도 1b 참조).Next, a first photoresist layer pattern 16 exposing one side region A of the cell region is formed, impurity ion implantation is performed to form a well, and the sacrificial oxide layer 14 in the exposed region is removed. (See FIG. 1B).

그후, 상기 제1감광막패턴(16)을 제거하고, 상기 셀영역 중 타측 영역(A)을 노출시키는 제2감광막패턴(18)을 형성하고, p 또는 n형 웰 형성을 위한 불순물 이온주입을 실시하고, 노출되어있는 지역의 희생산화막(14)을 제거한다. (도 1c 참조).Thereafter, the first photoresist layer pattern 16 is removed, a second photoresist layer pattern 18 exposing the other region A of the cell region is formed, and impurity ion implantation is performed to form a p or n type well. Then, the sacrificial oxide film 14 in the exposed area is removed. (See FIG. 1C).

그다음 상기 제2감광막패턴(18)을 제거하고, 상기 구조의 전표면에 소자분리를 위하여 상기 트랜치(12)를 메우는 산화막(20)을 형성하고, 상기 산화막(20)의 상부를 에칭 또는 폴리슁하여 평탄화시킨다. (도 1d 참조).Then, the second photoresist layer pattern 18 is removed, an oxide layer 20 filling the trench 12 is formed on the entire surface of the structure, and the upper portion of the oxide layer 20 is etched or polished. To flatten. (See FIG. 1D).

그후, 상기 산화막(20)에 의해 메워져 평탄화된 측정영역(MA)의 트랜치(12)가 측정마크로서 역할을 할 수 있도록 상기 트랜치(12)내의 산화막(20)을 별도의 사진 식각 방법으로 제거하여 오버레이 측정마크가 노출되도록한다. (도 1e 참조).Thereafter, the oxide film 20 in the trench 12 is removed by a separate photolithography method so that the trench 12 of the measurement region MA flattened by the oxide film 20 serves as a measurement mark. Allow the overlay measurement mark to be exposed. (See FIG. 1E).

상기와 같은 종래 기술에 따른 반도체소자의 제조방법은 트랜치 소자분리시에 형성된 오버레이 측정마크가 트랜치를 메우는 공정시에 함께 메워지므로, 이를 노출시키기 위하여 별도의 사진 식각 공정을 진행하여야하므로 공정이 복잡해지고 그에 따라 공정 시간과 함께 오염에 의한 소자의 불량 발생이 증가되며, 마스크 제작에 비용과 시간이 소모되는 등의 문제점이 있다.In the method of manufacturing a semiconductor device according to the prior art as described above, since the overlay measurement mark formed at the time of trench isolation is filled together during the process of filling the trench, a separate photolithography process must be performed to expose the process. As a result, defects of the device due to contamination are increased along with the process time, and there are problems such as cost and time required for manufacturing the mask.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 트랜치 소자분리 공정을 가지는 반도체소자에서 오버레이 측정마크 노출을 위한 별도의 사진식각 공정이 없어 마스크 제작에 따른 시간 및 비용 소모를 방지할 수 있는 반도체소자의 제조방법을 제공함에 있다.The present invention is to solve the above problems, an object of the present invention there is no separate photo etching process for exposing the overlay measurement mark in the semiconductor device having a trench device separation process to prevent time and cost consumption due to mask manufacturing The present invention provides a method for manufacturing a semiconductor device.

도 1a 내지 도 1e는 종래 기술에 따른 반도체소자의 제조공정도.1A to 1E are manufacturing process diagrams of a semiconductor device according to the prior art.

도 2a 내지 도 2d는 본 발명에 따른 반도체소자의 제조공정도.2a to 2d is a manufacturing process of the semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 반도체 기판 12 : 트랜치10 semiconductor substrate 12 trench

14 : 희생산화막 16,18 : 감광막패턴14: sacrificial oxide film 16,18: photosensitive film pattern

20,22,24 : 산화막20,22,24: oxide film

MA ; 측정영역 A,B : 셀영역MA; Measuring area A, B: Cell area

상기 목적을 달성하기 위해 본 발명에 따르면, 반도체소자의 제조방법의 특징은,According to the present invention for achieving the above object, a feature of the method for manufacturing a semiconductor device,

반도체 기판에서 셀영역의 소자분리 영역으로 예정되어있는 부분에 트랜치를 형성하되, 측정영역으로 예정되어있는 부분에도 오버레이 측정 마크인 트랜치를 형성하는 공정과,Forming a trench in a portion of the semiconductor substrate, which is intended to be an element isolation region of the cell region, and forming a trench, which is an overlay measurement mark, in the portion intended as the measurement region;

상 구조의 전표면에 희생산화막을 형성하는 공정과,Forming a sacrificial oxide film on the entire surface of the phase structure;

상기 셀영역의 트렌치를 노출시키는 웰 형성용 감광막패턴을 형성하되, 측정영역의 트랜치는 노출되지 않도록하는 공정과,Forming a well photoresist pattern for exposing the trench in the cell region, but not exposing the trench in the measurement region;

상기 감광막패턴에 의해 노출되어있는 트랜치 하부 기판에 불순물을 이온주입하고, 노출된 희생산화막을 제거하는 공정과,Ion implanting impurities into the trench lower substrate exposed by the photosensitive film pattern and removing the exposed sacrificial oxide film;

상기 구조의 전표면에 산화막을 형성하여 상기 트랜치를 메우는 공정과,Forming an oxide film on the entire surface of the structure to fill the trench;

상기 감광막 패턴과 그 상부의 산화막을 제거하는 공정과,Removing the photoresist pattern and the oxide film thereon;

상기 트랜치 상부로 돌출된 산화막을 CMP 방법으로 제거하는 공정을 구비함에 있다.And removing the oxide film protruding from the upper portion of the trench by the CMP method.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 미세패턴 제조방법에 대하여 상세히 설명을 하기로 한다.Hereinafter, a method of manufacturing a fine pattern of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명에 따른 반도체소자의 제조공정도이다.2A to 2D are manufacturing process diagrams of a semiconductor device according to the present invention.

먼저, 스크라이브라인 상의 오버레이 측정영역(MA)과 셀영역(A,B)을 구비하는 반도체기판(10)에서 소자분리 영역으로 예정되어있는 부분에 트랜치(12)들을 형성하고, 상기 구조의 전표면에 희생산화막(14)을 형성한다. 이때 상기 측정영역(MA)에도 오버레이 측정 마크가 되는 트랜치(12)가 형성된다. (도 2a 참조).First, trenches 12 are formed in a portion of the semiconductor substrate 10 having the overlay measurement region MA and the cell regions A and B on the scribe line, which are intended as an isolation region, and the entire surface of the structure. A sacrificial oxide film 14 is formed on the substrate. In this case, a trench 12 serving as an overlay measurement mark is also formed in the measurement area MA. (See FIG. 2A).

그다음 상기 셀영역 중 일측 영역(A)을 노출시키는 제1감광막패턴(16)을 형성하고, n 또는 p형 웰 형성을 위한 불순물 이온주입을 실시하고, 노출되어있는 지역의 희생산화막(14)을 제거한 후, 상기 구조의 전표면에 상기 트랜치(12)를 메울 수 있을 정도 두께의 제1산화막(22)을 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함) 방법으로 형성한다. (도 2b 참조).Next, the first photoresist layer pattern 16 exposing one side region A of the cell region is formed, impurity ion implantation is performed to form an n or p type well, and the sacrificial oxide layer 14 in the exposed region is formed. After removal, the first oxide film 22 having a thickness sufficient to fill the trench 12 on the entire surface of the structure is formed by chemical vapor deposition (hereinafter referred to as CVD). (See FIG. 2B).

그후, 상기 제1감광막패턴(16)과 그 상부의 제1산화막(22)을 리프트 오프등의 방법으로 제거하고, 상기 셀영역 중 타측 영역(A)을 노출시키는 제2감광막패턴(도시되지 않음)을 형성한 후, p 또는 n형 웰 형성을 위한 불순물 이온주입을 실시하고, 노출되어있는 지역의 희생산화막(14)을 제거한다.Thereafter, the first photoresist layer pattern 16 and the first oxide layer 22 thereon are removed by a lift-off method, and the second photoresist layer pattern (not shown) exposing the other region A of the cell region is not shown. ), Impurity ions are implanted to form a p or n-type well, and the sacrificial oxide film 14 in the exposed area is removed.

그다음 도 2b의 공정에서와 같이 상기 구조의 전표면에 상기 트랜치(12)를 메울 수 있을 정도 두께의 제2산화막(24)을 CVD 방법으로 형성하고, 상기 제2감광막패턴과 그 상부의 제2산화막(24)을 제거한 후, 상기 측정영역(MA)의 트랜치(12)의 희생산화막(14)을 제거한다. (도 2c 참조).Then, as in the process of FIG. 2B, a second oxide film 24 having a thickness sufficient to fill the trench 12 is formed on the entire surface of the structure by the CVD method, and the second photoresist pattern and the second upper part thereof are formed. After the oxide film 24 is removed, the sacrificial oxide film 14 of the trench 12 in the measurement area MA is removed. (See FIG. 2C).

그후, 상기 셀영역(A,B) 상의 트랜치(12)를 메운 제 1 및 제2산화막(22,24)에서 반도체기판(10) 상부로 돌출된 부분을 화학-기계적 연마(chemical mechanical polishing; 이하 CMP라 칭함) 방법으로 평탄화시킨다. (도 2d 참조).Subsequently, a portion of the first and second oxide films 22 and 24 filling the trenches 12 on the cell regions A and B protrudes upward from the semiconductor substrate 10 to be chemical-chemical polishing. Planarization). (See FIG. 2D).

상기한 바와 같이 본 발명에 따른 반도체소자의 제조방법은 트랜치 소자분리를 실시하는 반도체소자에서 셀영역에의 트랜치 형성 공정시 측정마크가 되는 트랜치를 측정영역에 형성하고 N-웰 또는 P-웰 이온주입후에 희생산화막으로 제거하고, 별도의 산화막을 전면 증착하고, 이온주입 마스크용 감광막 패턴과 함께 그 상부의 산화막을 제거하고, 상기 산화막의 돌출된 부분을 CMP 방법으로 연마하여 평탄화시켰으므로, 트랜치를 메우는 산화막이 측정영역의 트랜치상에는 형성되지 않아 측정마크 노출을 위한 별도의 마스크 제작이나 사진 식각 공정이 제거되어 마스크 제작에 따른 시간 및 비용이 감소되고, 그에 따른 오염이나 소자의 불량 발생이나 방지되는 이점이 있다.As described above, in the method of manufacturing a semiconductor device according to the present invention, in the semiconductor device performing trench device isolation, a trench, which is a measurement mark in the trench formation process in the cell region, is formed in the measurement region and N-well or P-well ions are formed. After the implantation, the sacrificial oxide film was removed, a separate oxide film was deposited on the entire surface, the oxide film on top thereof was removed together with the photoresist pattern for ion implantation mask, and the protruding portion of the oxide film was polished and planarized by the CMP method. Since the filling oxide is not formed on the trench in the measurement area, the separate mask fabrication or photolithography process for exposing the measurement mark is eliminated, thereby reducing the time and cost of mask fabrication, and thus preventing the occurrence of contamination or device defects. There is this.

Claims (1)

반도체 기판에서 셀영역의 소자분리 영역으로 예정되어있는 부분에 트랜치를 형성하되, 측정영역으로 예정되어있는 부분에도 오버레이 측정 마크인 트랜치를 형성하는 공정과,Forming a trench in a portion of the semiconductor substrate, which is intended to be an element isolation region of the cell region, and forming a trench, which is an overlay measurement mark, in the portion intended as the measurement region; 상 구조의 전표면에 희생산화막을 형성하는 공정과,Forming a sacrificial oxide film on the entire surface of the phase structure; 상기 셀영역의 트렌치를 노출시키는 웰 형성용 감광막패턴을 형성하되, 측정영역의 트랜치는 노출되지 않도록하는 공정과,Forming a well photoresist pattern for exposing the trench in the cell region, but not exposing the trench in the measurement region; 상기 감광막패턴에 의해 노출되어있는 트랜치 하부 기판에 불순물을 이온주입하고, 노출된 희생산화막을 제거하는 공정과,Ion implanting impurities into the trench lower substrate exposed by the photosensitive film pattern and removing the exposed sacrificial oxide film; 상기 구조의 전표면에 산화막을 형성하여 상기 트랜치를 메우는 공정과,Forming an oxide film on the entire surface of the structure to fill the trench; 상기 감광막 패턴과 그 상부의 산화막을 제거하는 공정과,Removing the photoresist pattern and the oxide film thereon; 상기 트랜치 상부로 돌출된 산화막을 CMP 방법으로 제거하는 공정을 구비하는 반도체소자의 제조방법.And removing the oxide film protruding from the trench by the CMP method.
KR1019980061943A 1998-12-30 1998-12-30 Method for manufacturing semiconductor device KR20000045385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061943A KR20000045385A (en) 1998-12-30 1998-12-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061943A KR20000045385A (en) 1998-12-30 1998-12-30 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20000045385A true KR20000045385A (en) 2000-07-15

Family

ID=19568639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061943A KR20000045385A (en) 1998-12-30 1998-12-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20000045385A (en)

Similar Documents

Publication Publication Date Title
US7723181B2 (en) Overlay alignment mark and alignment method for the fabrication of trench-capacitor dram devices
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
US7419882B2 (en) Alignment mark and alignment method for the fabrication of trench-capacitor dram devices
WO2008082933A1 (en) Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
US10833022B2 (en) Structure and method to improve overlay performance in semiconductor devices
CN112885772B (en) Method for manufacturing semiconductor structure
US6958281B2 (en) Method for forming alignment pattern of semiconductor device
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
KR20000045385A (en) Method for manufacturing semiconductor device
KR20010003670A (en) Method for forming alignment key of semiconductor device
JP3587712B2 (en) Alignment mark structure for semiconductor manufacturing with protection dummy pattern
JPH0917714A (en) Alignment method and alignment error inspection method
KR100447257B1 (en) Method for fabricating measurement mark of box-in-box structure in lithography process
JP2000292905A (en) Preparation of pattern data, and production of solid element
JP3196721B2 (en) Semiconductor device manufacturing method and measuring device
KR0146239B1 (en) Method for manufacturing semiconductor device
US20020177085A1 (en) Self-aligned photolithographic process for forming silicon-on-insulator devices
KR20050111821A (en) Overlay mark
KR19990006078A (en) Method of forming overlay measurement mark of semiconductor device
KR20010028305A (en) Method for revising registration
KR20000003610A (en) Method of forming alignment mark of semiconductor device
KR20020052466A (en) Manufacturing method of overlay accuracy measurement mark for semiconductor device
KR20000027785A (en) Method of forming capacitor for semiconductor device
KR20010037979A (en) Fabricating method of semiconductor device
KR20020052464A (en) Overlay accuracy measurement mark of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination