JP3196721B2 - Semiconductor device manufacturing method and measuring device - Google Patents

Semiconductor device manufacturing method and measuring device

Info

Publication number
JP3196721B2
JP3196721B2 JP09650198A JP9650198A JP3196721B2 JP 3196721 B2 JP3196721 B2 JP 3196721B2 JP 09650198 A JP09650198 A JP 09650198A JP 9650198 A JP9650198 A JP 9650198A JP 3196721 B2 JP3196721 B2 JP 3196721B2
Authority
JP
Japan
Prior art keywords
pattern
photoresist
forming
positional deviation
displacement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09650198A
Other languages
Japanese (ja)
Other versions
JPH11297588A (en
Inventor
勝博 益森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09650198A priority Critical patent/JP3196721B2/en
Publication of JPH11297588A publication Critical patent/JPH11297588A/en
Application granted granted Critical
Publication of JP3196721B2 publication Critical patent/JP3196721B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にフォトリソグラフィ工程における上層パ
ターンと下層パターンの間の重ね合わせの位置ずれを補
正し、製造歩留りを向上した半導体装置の製造方法と、
その半導体装置における位置ずれを測定するための測定
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device, which corrects an overlay displacement between an upper layer pattern and a lower layer pattern in a photolithography process and improves a manufacturing yield. ,
The present invention relates to a measuring device for measuring a displacement in the semiconductor device.

【0002】[0002]

【従来の技術】一般に半導体装置の製造工程では、フォ
トマスクを用いたフォトリソグラフィ工程により半導体
基板に対して下層から上層に順次所要のパターンの導電
層、絶縁層を形成する。このフォトリソグラフィ工程で
は、半導体基板の表面にフォトレジストを塗布し、フォ
トマスクを用いて露光を行い、かつそのフォトレジスト
を現像してフォトレジストパターンを得た後、このフォ
トレジストパターンを利用して導電層や絶縁層をエッチ
ングして目的とするパターンを得ている。このため、順
次積層する下層パターンと、その上に形成する上層パタ
ーンとの間にパターンの重ね合わせの位置ずれが生じて
いると、目的とする特性の半導体素子を得ることが困難
になる。このため、前工程で形成した下層パターンに対
して、次工程の上層パターンを形成するためのフォトマ
スクを高精度に位置決めする必要があり、そのためには
上層パターンのフォトマスクを用いた露光を行う前に、
下層パターンとの位置ずれを測定し、露光装置において
上層パターンのフォトマスクの位置ずれを補正する必要
がある。
2. Description of the Related Art Generally, in a manufacturing process of a semiconductor device, a conductive layer and an insulating layer having a required pattern are sequentially formed on a semiconductor substrate from a lower layer to an upper layer by a photolithography process using a photomask. In this photolithography process, a photoresist is applied to the surface of the semiconductor substrate, exposed using a photomask, and the photoresist is developed to obtain a photoresist pattern. The desired pattern is obtained by etching the conductive layer and the insulating layer. For this reason, if there is a misalignment in the pattern superposition between the sequentially laminated lower layer pattern and the upper layer pattern formed thereon, it becomes difficult to obtain a semiconductor element having desired characteristics. For this reason, it is necessary to position the photomask for forming the upper layer pattern of the next step with high precision with respect to the lower layer pattern formed in the previous step, and for that purpose, exposure using the photomask of the upper layer pattern is performed. before,
It is necessary to measure the positional deviation of the upper layer pattern from the lower layer pattern and correct the positional deviation of the upper layer pattern of the photomask in the exposure apparatus.

【0003】このような位置ずれを測定する方法とし
て、従来では、形成された下層パターン上にフォトレジ
ストを塗布し、上層パターンのフォトマスクでの露光を
行い、かつフォトレジストを現像してフォトレジストパ
ターンを形成した時点で、下層パターンと、上層パター
ンのレジストパターンのそれぞれの間に画成される寸法
を測定することで両パターンの相対位置を検出し、位置
ずれを測定する方法が提案されている。例えば、図5
(a)及び(b)はその一例を示す平面図と断面図であ
り、シリコンウェハ21の表面上に形成されているゲー
ト絶縁膜22上に多結晶シリコン等の導電膜を形成し、
かつこの導電膜を所要のパターンに形成して下層パター
ンとしてのゲート電極23aを形成する。また、前記ゲ
ート電極23aを覆うようにシリコン酸化膜からなる層
間絶縁膜24を形成した後、この前記層間絶縁膜上にフ
ォトレジスト25を塗布した後、このフォトレジスト2
5に上層パターンとしてのコンタクトホール開口用の図
外のフォトマスクによりコンタクトホールのパターンの
露光、現像を行ない、フォトレジストパターン25aを
形成している。そして、得られたコンタクトホールのフ
ォトレジストパターン25aと、前記ゲート電極23a
に対して、例えば、高倍率の光学系を備えるCCDカメ
ラ等の光学式測定器を用いて半導体基板の表面上から撮
像を行って前記フォトレジストパターン25aとゲート
電極23aの各パターン輪郭を撮像し、この撮像したパ
ターン輪郭を画像解析して各パターンの位置を測定し、
この測定結果に基づいて両半導体パターンの位置ずれを
測定している。
Conventionally, as a method of measuring such a displacement, a photoresist is applied on a formed lower layer pattern, exposed with a photomask of the upper layer pattern, and the photoresist is developed by developing the photoresist. At the time of forming the pattern, a method of detecting the relative position of both patterns by measuring a dimension defined between each of the lower layer pattern and the resist pattern of the upper layer pattern, and measuring a displacement has been proposed. I have. For example, FIG.
(A) and (b) are a plan view and a cross-sectional view showing an example thereof, in which a conductive film such as polycrystalline silicon is formed on a gate insulating film 22 formed on the surface of a silicon wafer 21;
The conductive film is formed in a required pattern to form a gate electrode 23a as a lower layer pattern. After forming an interlayer insulating film 24 made of a silicon oxide film so as to cover the gate electrode 23a, a photoresist 25 is coated on the interlayer insulating film,
5, a pattern of the contact hole is exposed and developed using a photomask (not shown) for opening the contact hole as an upper layer pattern to form a photoresist pattern 25a. Then, the photoresist pattern 25a of the obtained contact hole and the gate electrode 23a
In contrast, for example, an image is taken from the surface of the semiconductor substrate using an optical measuring device such as a CCD camera having a high-magnification optical system to capture the pattern outline of the photoresist pattern 25a and the gate electrode 23a. The position of each pattern is measured by analyzing the image of the captured pattern contour,
The displacement between the two semiconductor patterns is measured based on the measurement result.

【0004】しかしながら、近年における半導体素子の
微細化、高密度化に伴い、形成する半導体素子パターン
のパターン幅がサブμmないしコンマ数μm以下にまで
縮小化されると、撮像装置の既存の光学系は可視光用に
できているので、各パターンの位置ずれを直接に測定す
ることができなくなる。前記した例では、ゲート電極の
パターン寸法が0.25μm程度であり、かつコンタク
トホールの開口径はこれよりも微細であり、両パターン
の位置ずれ量を0.06μm程度以内に管理する場合に
は、前記した光学方式の撮像装置では位置ずれを測定す
ることは極めて難しいものとなる。そのため、従来で
は、前記した半導体素子を構成するためのパターンとは
別に10ないし30μm程度の半導体素子パターンの寸
法に比較して大きな寸法の位置ずれ測定用パターンを形
成しておき、この位置ずれ測定用パターンを利用して位
置ずれ測定を行っている。図5に示した例では、半導体
基板の素子形成以外の領域に、ゲート電極を形成する導
電膜に矩形、例えば正方形の枠状パターン23Aを形成
し、かつこの枠状パターン23Aの中央位置に前記フォ
トレジスト25の一部で矩形パターン25Aを形成す
る。これらの枠状パターン23Aと矩形パターン25A
は、前記ゲート電極23a等に対して大きな寸法である
ため、前記した高倍率の光学式測定機での測定も可能で
あり、したがって、この大寸法の位置ずれ測定用のパタ
ーンで測定された位置ずれにより、平面X方向及びY方
向、さらには回転方向の位置ずれを演算し、その演算結
果に基づいて露光装置の位置補正を行っている。
However, with the recent miniaturization and high density of semiconductor elements, when the pattern width of a semiconductor element pattern to be formed is reduced to a sub-μm or a few μm or less of a comma, the existing optical system of an image pickup apparatus is required. Is made for visible light, it is not possible to directly measure the positional deviation of each pattern. In the above example, when the pattern size of the gate electrode is about 0.25 μm, and the opening diameter of the contact hole is finer than this, and when the displacement between the two patterns is controlled within about 0.06 μm, In addition, it is extremely difficult to measure the displacement with the above-described optical imaging apparatus. For this reason, conventionally, in addition to the pattern for forming the above-described semiconductor element, a pattern for measuring the positional deviation having a size larger than that of the semiconductor element pattern of about 10 to 30 μm is formed, and this positional deviation measurement is performed. The position deviation is measured using the pattern for use. In the example shown in FIG. 5, a rectangular, for example, square frame-shaped pattern 23A is formed in a conductive film for forming a gate electrode in a region other than the element formation of the semiconductor substrate, and the above-mentioned frame-shaped pattern 23A is formed at a center position of the frame-shaped pattern 23A. A rectangular pattern 25A is formed by a part of the photoresist 25. These frame pattern 23A and rectangular pattern 25A
Is large in size with respect to the gate electrode 23a and the like, and can be measured by the above-described high-magnification optical measuring device. Based on the displacement, the displacement in the X and Y directions of the plane and the displacement in the rotation direction are calculated, and the position of the exposure apparatus is corrected based on the calculation result.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、本願発
明者の検討によれば、前記したパターンを投影露光する
ための露光機の投影光学系に収差が生じた場合に、大寸
法のパターンと、半導体素子の一部で構成される微小寸
法パターンとでは収差の影響の程度が異なり、そのため
に前記した位置ずれ測定用パターンを利用して測定した
位置ずれの値が、そのまま微小寸法パターンでの位置ず
れの値として適用できないことが判明した。このため、
位置ずれ測定用パターンにおいて測定した位置ずれが予
め設定されている許容寸法以内である場合でも、微小寸
法パターンにおいては必ずしも許容寸法以内であるとは
保証されず、微小寸法パターンにおいて位置ずれの影響
によるリーク、ショート、オープン等の素子欠陥が発生
し、半導体装置の製造歩留りを低下させる要因となって
いた。
However, according to the study by the present inventor, when an aberration occurs in the projection optical system of an exposure machine for projecting and exposing the above-mentioned pattern, a large-size pattern and a semiconductor The degree of the influence of the aberration is different from that of the micro-dimensional pattern formed by a part of the element. Therefore, the value of the positional deviation measured using the above-described positional deviation measuring pattern is the same as the positional deviation in the micro-dimensional pattern. Turned out to be inapplicable as the value of. For this reason,
Even when the positional deviation measured in the positional deviation measurement pattern is within the preset allowable dimension, it is not necessarily guaranteed that the positional deviation is within the allowable dimension in the microscopic pattern, and the positional deviation in the microscopic pattern is affected by the positional deviation. Element defects such as leaks, short circuits, and open circuits have occurred, which has been a factor in lowering the production yield of semiconductor devices.

【0006】そこで、微小寸法パターンでの位置ずれを
直接に測定することが要求されており、その一手法とし
てSEM(走査型電子顕微鏡)を用いて微小寸法パター
ンの位置ずれを測定することが提案されている。しかし
ながら、周知のようにSEMは被観察体から放射される
二次電子を利用して被観察体の画像を得る原理であるた
め、SEMで観察されるパターンは導電体である必要が
ある。このため、半導体装置の製造工程においては、必
ずしもSEMを用いた位置ずれ測定が可能とはされてい
ない。例えば、図5に示した例では、ゲート電極23a
の上層に、これを覆うようにシリコン酸化膜からなる層
間絶縁膜24が形成されているため、このシリコンウェ
ハをSEMを用いて観察した場合には、下層のゲート電
極23aのパターンやシリコンウェハ21の表面からの
二次電子は層間絶縁膜24によって減衰され、あるいは
拡散、回折されてしまうため、鮮明なSEM画像を得る
ことは困難であり、前例の場合には微小寸法パターンと
して形成されているゲート電極23aとコンタクトホー
ルのフォトレジストパターン25aとの間の位置ずれを
高精度に測定することは困難となり、前記した問題を解
消することは難しい。
[0006] Therefore, it is required to directly measure the displacement of a minute dimensional pattern, and as one of the methods, it is proposed to measure the displacement of a minute dimensional pattern using an SEM (scanning electron microscope). Have been. However, as is well known, the SEM is based on the principle of obtaining an image of the observed object using secondary electrons emitted from the observed object, so that the pattern observed by the SEM needs to be a conductor. For this reason, in the manufacturing process of the semiconductor device, it is not always possible to measure the displacement using the SEM. For example, in the example shown in FIG.
Since an interlayer insulating film 24 made of a silicon oxide film is formed on the upper layer to cover the same, when this silicon wafer is observed using an SEM, the pattern of the lower gate electrode 23a and the silicon wafer 21 The secondary electrons from the surface are attenuated or diffused and diffracted by the interlayer insulating film 24, so that it is difficult to obtain a clear SEM image. It becomes difficult to measure the displacement between the gate electrode 23a and the photoresist pattern 25a of the contact hole with high accuracy, and it is difficult to solve the above-mentioned problem.

【0007】本発明の目的は、微小寸法パターンにおけ
る位置ずれを高信頼度で検出し、露光機における高精度
な補正を可能として、製造歩留りの高い半導体装置の製
造を可能にした半導体装置の製造方法と、半導体装置に
おける位置ずれを測定する測定装置とを提供することに
ある。
SUMMARY OF THE INVENTION It is an object of the present invention to manufacture a semiconductor device capable of manufacturing a semiconductor device having a high manufacturing yield by detecting a positional shift in a minute dimension pattern with high reliability and enabling a high-precision correction in an exposure machine. It is an object of the present invention to provide a method and a measuring device for measuring a displacement in a semiconductor device.

【0008】[0008]

【課題を解決するための手段】本発明の製造方法は、半
導体基板に下層パターンを形成する工程と、前記下層パ
ターンを覆う絶縁膜を形成する工程と、前記絶縁膜上に
上層パターンを形成するためのフォトレジストパターン
を形成する工程を含む半導体装置の製造方法において、
表面が導電性の基板の表面にフォトレジストを塗布し、
前記フォトレジストに対して前記下層パターン及び前記
上層パターンを形成するためのそれぞれのフォトマスク
を用いて前記フォトレジストで前記下層パターンと上層
パターンとの位置ずれを検出するための大寸法と微小寸
法の各位置ずれ検出用パターンを形成する工程と、前記
大寸法の位置ずれ検出用パターンを光学式測定器で観察
して位置ずれを測定する工程と、前記微小寸法の位置ず
れ検出用パターンを走査型電子顕微鏡で観察して位置ず
れを測定する工程と、前記測定された各位置ずれ検出用
パターンの位置ずれに基づいて前記大寸法と微小寸法に
おける各位置ずれの相関を求める工程と、前記半導体基
板に下層パターンと前記フォトレジストパターンの各一
部で大寸法の位置ずれ検出用パターンを形成し、この半
導体基板上の位置ずれ検出用パターンを光学式測定器で
観察して位置ずれを測定する工程と、前記半導体基板の
大寸法の位置ずれ検出用パターンから測定された位置ず
れを前記求められた位置ずれ相関と照合することで前記
半導体基板に形成される微小寸法パターンの位置ずれを
推定する工程と、この推定された位置ずれに基づいて前
記露光を行うための露光装置における露光位置を補正す
る工程を含んでいる。
According to the manufacturing method of the present invention, a step of forming a lower layer pattern on a semiconductor substrate, a step of forming an insulating film covering the lower layer pattern, and forming an upper layer pattern on the insulating film are provided. A method of manufacturing a semiconductor device including a step of forming a photoresist pattern for
Apply photoresist on the surface of the conductive substrate,
Large and small dimensions for detecting a displacement between the lower layer pattern and the upper layer pattern in the photoresist using the respective photomasks for forming the lower layer pattern and the upper layer pattern with respect to the photoresist. Forming each misregistration detection pattern, observing the large-dimension misregistration detection pattern with an optical measuring instrument and measuring misregistration, and scanning the small-dimension misregistration detection pattern with a scanning type Measuring the positional deviation by observing with an electron microscope; obtaining the correlation between the positional deviations in the large and small dimensions based on the measured positional deviations of the respective positional deviation detecting patterns; and Forming a large-size misregistration detection pattern with the lower layer pattern and each part of the photoresist pattern; Measuring the positional deviation by observing the detected pattern with an optical measuring device, and comparing the positional deviation measured from the large-sized positional deviation detecting pattern of the semiconductor substrate with the calculated positional deviation correlation. Thus, the method includes a step of estimating a positional shift of the microscopic pattern formed on the semiconductor substrate, and a step of correcting an exposure position in an exposure apparatus for performing the exposure based on the estimated positional shift.

【0009】ここで、前記大寸法の位置ずれ検出用パタ
ーンは数μm以上のパターンとして形成され、前記微小
寸法の位置ずれ検出用パターンはコンマ数μmのパター
ンとして形成される。また、前記大寸法及び微小寸法の
各位置ずれ検出用パターンは、前記下層パターンを形成
するためのフォトマスクを用いた露光現像により残され
た前記フォトレジストの一部と、前記上層パターンを形
成するためのフォトマスクを用いた露光現像により前記
残されたフォトレジストの一部が除去されたパターンと
して形成される。
Here, the large-dimension displacement detection pattern is formed as a pattern of several μm or more, and the small-dimension displacement detection pattern is formed as a pattern of a few μm comma. The large-size and minute-size misalignment detection patterns form a part of the photoresist left by exposure and development using a photomask for forming the lower layer pattern and the upper layer pattern. Is formed as a pattern in which a part of the remaining photoresist is removed by exposure and development using a photomask for the purpose.

【0010】本発明の製造方法によれば、製品となる半
導体基板に大寸法の位置ずれ検出用パターンを形成して
光学式測定器で位置ずれを検出する一方、表面が導電性
の基板に同様な大寸法の位置ずれ検出用パターンと、微
小寸法の位置ずれ検出用パターンを形成し、大寸法の位
置ずれ検出用パターンを光学式測定器で測定してその位
置ずれを検出する一方、微小寸法の位置ずれ検出用パタ
ーンをSEMで測定してその位置ずれを検出し、これら
大寸法と微小寸法の各位置ずれ検出用パターンにおける
位置ずれの相関を求めた上で、この相関に製品となる半
導体基板で測定された位置ずれを当てはめることで、当
該製品となる半導体基板における微小寸法パターンでの
位置ずれを推定し、露光装置における位置ずれを補正
し、高精度に位置決めされた半導体装置を製造すること
が可能となる。
According to the manufacturing method of the present invention, a large-size misregistration detecting pattern is formed on a semiconductor substrate to be a product, and the misalignment is detected by an optical measuring device. A large size misalignment detection pattern and a small size misalignment detection pattern are formed, and the large size misalignment detection pattern is measured with an optical measuring instrument to detect the misalignment. The position shift detection pattern is measured by an SEM to detect the position shift, and the correlation between the position shifts in these large-size and minute-size position shift detection patterns is obtained. By applying the positional deviation measured on the substrate, the positional deviation of the semiconductor substrate, which is the product, in the micro-dimensional pattern is estimated, the positional deviation in the exposure device is corrected, and the positioning is performed with high accuracy. It is possible to manufacture a semiconductor device.

【0011】また、本発明の測定装置は、前記した本発
明の製造方法におけるパターンの位置ずれを測定するた
めに、表面が導電性の基板上に形成した、連続した2つ
のフォトリソグラフィ工程の重ね合わせパターンについ
て、数μm以上のパターンを測定する光学式測定器と、
コンマ数μmのパターンを測定する走査型顕微鏡と、
記光学式測定器で測定された位置ずれと前記走査型顕微
鏡で測定された位置ずれとの相関関係を求める手段とを
備える構成とされる。また、下層のパターンを覆う絶縁
膜上に上層パターンを形成するためのレジストパターン
を有する半導体基板に対し、前記レジストパターンのう
ち数μm以上のパターンを測定し、前記光学式測定器と
走査型顕微鏡との測定値の相関関係から前記レジストパ
ターンのうちコンマ数μmのパターン位置ずれを推定し
表示する手段を備えた構成とされる。
Further, the measuring apparatus of the present invention comprises a stack of two consecutive photolithography steps, each having a surface formed on a conductive substrate, for measuring the pattern displacement in the above-described manufacturing method of the present invention. An optical measuring device that measures a pattern of several μm or more for the alignment pattern,
A scanning microscope to measure the pattern of tenths of [mu] m, the scanning microscope and measured position displacement by the optical measuring instrument
Means for determining the correlation with the displacement measured by the mirror.
It is configured to be provided . Further, for a semiconductor substrate having a resist pattern for forming an upper layer pattern on an insulating film covering a lower layer pattern, a pattern of several μm or more of the resist pattern is measured, and the optical measuring device and the scanning microscope are used. And a means for estimating and displaying a pattern misalignment of a few μm in the resist pattern from the correlation between the measured values and the measured values.

【0012】[0012]

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の実施形態における主
要工程を模式的に示す図である。製品ウェハ11Aの表
面にはシリコン酸化膜からなるゲート絶縁膜12が形成
され、その上に多結晶シリコン等の導電膜13が所要の
膜厚に形成される。そして、前記導電膜13上にポジ型
のフォトレジスト14を塗布し、かつゲート電極形成用
のフォトマスクを用いて露光装置により前記フォトレジ
スト14に対してゲート電極パターンを露光し、かつ現
像し、前記フォトレジストをゲート電極パターン14a
に残す。また、このとき、前記フォトレジスト14の一
部には、一辺が10〜30μm程度の矩形、ここでは矩
形をした大寸法のパターン14Aを前記フォトレジスト
パターンの一部として形成している(ステップS10
1)。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram schematically showing main steps in an embodiment of the present invention. A gate insulating film 12 made of a silicon oxide film is formed on the surface of the product wafer 11A, and a conductive film 13 such as polycrystalline silicon is formed thereon to a required thickness. Then, a positive-type photoresist 14 is applied on the conductive film 13, and a gate electrode pattern is exposed to the photoresist 14 by an exposure device using a photomask for forming a gate electrode, and developed, and The photoresist is applied to the gate electrode pattern 14a.
Leave. At this time, a large-sized pattern 14A having a side of about 10 to 30 μm, here a rectangle, is formed as a part of the photoresist pattern on a part of the photoresist 14 (step S10).
1).

【0013】このとき、一方では位置ずれを測定するた
めにのみ用いられるダミーウェハ11Bを用意し、この
ダミーウェハ11Bの表面に前記ポジ型のフォトレジス
ト14を同時に塗布し、かつ前記ゲート電極形成用のフ
ォトマスクを用いて同様に露光装置によりゲート電極パ
ターンを露光し、かつ現像する。これにより、露光され
ない領域のフォトレジストが残され、ゲート電極パター
ンのフォトレジストパターン14bが形成される。この
状態では、ゲート電極パターンの間に前記ダミーウェハ
11Bの導電性の表面が露呈された状態となる。また、
このとき、前記フォトレジスト14の一部で前記製品ウ
ェハに形成した前記パターン14Aと同じフォトレジス
トパターンを形成し、ダミーウェハにおける下層の大寸
法の矩形パターン14Bとする(ステップS102)。
At this time, on the one hand, a dummy wafer 11B used only for measuring the displacement is prepared, the surface of the dummy wafer 11B is coated with the positive photoresist 14 at the same time, and the photoresist for forming the gate electrode is formed. The gate electrode pattern is similarly exposed and developed by the exposure apparatus using the mask. As a result, the photoresist in the region that is not exposed is left, and the photoresist pattern 14b of the gate electrode pattern is formed. In this state, the conductive surface of the dummy wafer 11B is exposed between the gate electrode patterns. Also,
At this time, the same photoresist pattern as the pattern 14A formed on the product wafer is formed on a part of the photoresist 14 to form a large-sized rectangular pattern 14B in the lower layer of the dummy wafer (step S102).

【0014】しかる上で、前記製品ウェハ11Aにおい
ては、前記パターン形成されたフォトレジスト14a,
14Aをマスクにして前記導電膜13をエッチングし、
ゲート電極13a及び下層の大寸法の矩形パターン13
Aを形成する。次いで、これらゲート電極13a及び矩
形パターン13Aを形成した製品ウェハ上にBPSG等
の層間絶縁膜15を形成する。さらに、その上にポジ型
フォトレジスト16を塗布する。そして、前記複数枚の
製品ウェハの1枚をパイロット露光用として選択し、コ
ンタクトホール形成用のフォトマスクを用いて露光装置
により前記フォトレジストに対してコンタクトホールパ
ターンを露光し、かつ現像する。これにより、コンタク
トホールのフォトレジストパターン16aが形成され、
微小寸法パターンS1が形成される。このとき、特に前
記矩形パターン13Aに対して、これよりも平面寸法が
小さい相似形をした矩形パターン16Aがフォトレジス
ト16が存在しない抜きパターンとして形成され、これ
らで大寸法の位置ずれ検出用パターンL1が形成される
(ステップS103)。図2はこの状態の製品ウェハの
平面図と断面図である。
Then, in the product wafer 11A, the patterned photoresist 14a,
Etching the conductive film 13 using 14A as a mask,
Gate electrode 13a and large-sized rectangular pattern 13 in lower layer
Form A. Next, an interlayer insulating film 15 such as BPSG is formed on the product wafer on which the gate electrode 13a and the rectangular pattern 13A are formed. Further, a positive photoresist 16 is applied thereon. Then, one of the plurality of product wafers is selected for pilot exposure, and the photoresist is exposed to a contact hole pattern by an exposure apparatus using a photomask for forming a contact hole, and is developed. Thereby, a photoresist pattern 16a of the contact hole is formed,
A minute size pattern S1 is formed. At this time, a rectangular pattern 16A having a similar shape with a smaller planar dimension than the rectangular pattern 13A is formed as a blank pattern without the photoresist 16, and these are used to form a large-size misalignment detection pattern L1. Is formed (step S103). FIG. 2 is a plan view and a sectional view of the product wafer in this state.

【0015】一方、前記ダミーウェハ11Bに対して
も、前記コンタクトホール形成用のフォトマスクを用い
て露光装置によりダミーウェハの表面上に残されている
フォトレジスト14bに対してコンタクトホールパター
ンを露光し、かつ現像する。これにより、コンタクトホ
ールを開口する領域で前記フォトレジスト14bが露光
され、その一部が現像により除去される。この結果、コ
ンタクトホールを開口する領域において前記ダミーウェ
ハ11Bの導電性の表面が露呈された状態のフォトレジ
ストパターン14bからなる微小寸法の位置ずれ検出用
パターンS2が形成される。また、このとき、前記矩形
パターン14Bに対向する位置に、これよりも平面寸法
が小さい相似形をした矩形パターンを露光し、この露光
領域において前記矩形パターンのフォトレジストパター
ン14Bの一部を除去し、この領域にフォトレジスト1
4が存在しない抜き構造の矩形パターン14Cを形成
し、これらで前記ダミーウェハの導電性の表面を露呈さ
せた大寸法の位置ずれ検出用パターンL2が形成される
(ステップS104)。この状態のダミーウェハは、図
3に示したものとなる。
On the other hand, also for the dummy wafer 11B, a contact hole pattern is exposed to the photoresist 14b remaining on the surface of the dummy wafer by an exposure device using the photomask for forming the contact hole, and develop. As a result, the photoresist 14b is exposed in a region where the contact hole is opened, and a part of the photoresist 14b is removed by development. As a result, a small-size position shift detection pattern S2 composed of the photoresist pattern 14b in a state where the conductive surface of the dummy wafer 11B is exposed in a region where the contact hole is opened is formed. At this time, a similar rectangular pattern having a smaller planar dimension is exposed at a position facing the rectangular pattern 14B, and a part of the photoresist pattern 14B of the rectangular pattern is removed in the exposed area. , The photoresist 1
A rectangular pattern 14C having a blanking structure in which no 4 is present is formed, and a large-size misregistration detecting pattern L2 exposing the conductive surface of the dummy wafer is formed with these (step S104). The dummy wafer in this state is as shown in FIG.

【0016】しかる上で、前記ダミーウェハ11Bを光
学式測定器17にセットし、前記大寸法の位置ずれ検出
用パターンL2を撮像する。これにより、矩形パターン
14Bの外形と、その内側の矩形パターン14Cの外形
が撮像パターンとして得ることができ、例えば、図3に
示すように、各外形辺の横方向位置X11,X12およ
びX21,X22を測定し、かつ各パターンの位置の中
点の位置ずれ、すなわち(X11とX12の中点)と
(X21とX22の中点)を演算することで、両パター
ンのX方向の位置ずれを測定することができる。同様に
Y方向の位置ずれも測定、演算することができ、さらに
これらから回転方向の位置ずれを演算することができ
る。このことから、ダミーウェハ11Bにおける大寸法
の位置ずれ検出用パターンL2での位置ずれが測定され
る(ステップS105)。
Then, the dummy wafer 11B is set on the optical measuring device 17, and the large-size misalignment detecting pattern L2 is imaged. Thus, the outer shape of the rectangular pattern 14B and the outer shape of the inner rectangular pattern 14C can be obtained as an imaging pattern. For example, as shown in FIG. 3, the lateral positions X11, X12 and X21, X22 of each outer side are obtained. Is measured, and the displacement of the midpoint of the position of each pattern, that is, (the midpoint of X11 and X12) and (the midpoint of X21 and X22) are calculated to measure the displacement in the X direction of both patterns. can do. Similarly, the displacement in the Y direction can be measured and calculated, and further, the displacement in the rotational direction can be calculated therefrom. From this, the displacement in the large displacement detection pattern L2 on the dummy wafer 11B is measured (step S105).

【0017】次いで、前記ダミーウェハ11BをSEM
18にセットし、前記ダミーウェハ11Bに残されてい
る微小寸法の位置ずれ検出用パターンS2においてフォ
トレジスト14bの間に露呈されているダミーウェハ1
1Bの導電面のパターンを観察する。この観察により、
前記ゲート電極の外形位置x11,x12及びコンタク
トホールの外形位置x21,x22をそれぞれ測定し、
大寸法の位置ずれ検出用パターンでの場合と同様の演算
を行うことにより、ゲート電極パターンに対するコンタ
クトホールパターンの平面X方向の位置ずれが求められ
る。すなわち、前記ゲート電極パターンとコンタクトホ
ールパターンとの位置ずれから、ダミーウェハ11Bに
おける微小寸法の位置ずれ検出用パターンS2の位置ず
れが測定できる。この測定においては、微小寸法パター
ンでの平面X方向及びY方向の位置ずれと回転方向の位
置ずれが測定される(ステップS106)。
Next, the dummy wafer 11B is
18 and the dummy wafer 1 exposed between the photoresists 14b in the pattern S2 for detecting positional deviation of minute dimensions left on the dummy wafer 11B.
Observe the pattern on the conductive surface of 1B. With this observation,
The external positions x11 and x12 of the gate electrode and the external positions x21 and x22 of the contact holes are measured, respectively.
By performing the same calculation as in the case of the large displacement detection pattern, the displacement of the contact hole pattern with respect to the gate electrode pattern in the plane X direction is obtained. That is, from the positional deviation between the gate electrode pattern and the contact hole pattern, the positional deviation of the microscopic positional deviation detection pattern S2 on the dummy wafer 11B can be measured. In this measurement, the displacement in the plane X direction and Y direction and the displacement in the rotation direction in the minute dimension pattern are measured (step S106).

【0018】そして、このようにSEM18によって測
定された微小寸法位置ずれ検出用パターンS2での位置
ずれと、光学式測定器17によって測定された大寸法位
置ずれ検出用パターンL2での位置ずれ量との相関を求
める(ステップS107)。図4は本発明者により求め
られた相関特性の一例を示す図であり、横軸xが大寸法
パターンにおける位置ずれ量、縦軸yが微小寸法パター
ンにおける位置ずれ量であり、y=k・x+aの関係が
得られる。なお、微小寸法パターンの寸法を0.25μ
m、大寸法パターンの寸法を20μm、露光装置におけ
る投影光学系のNA(開口数)=0.60、投影光学レ
ンズのσ(分散率)=0.50としている。この相関特
性から、前記露光装置における投影光学系の収差の影響
による微小寸法パターンS2と大寸法パターンL2の位
置ずれに偏差aが生じている。この偏差aは、露光装置
における前記NA,σや、微小寸法パターンの寸法、チ
ップ内のパターン位置等の種々の要因によって生じてい
るものと推測される。また、kはSEMと光学式測定器
のスケール精度に依存する計数であるが、概略は1であ
る。いずれにしても、この相関特性から、大寸法パター
ンL2における位置ずれと、微小寸法パターンS2にお
ける位置ずれとが異なっており、かつ両者間に生じてい
る特定の相関が測定される。
The displacement in the pattern S2 for detecting small-dimension displacement detected by the SEM 18 and the amount of displacement in the pattern L2 for detecting large-dimension displacement measured by the optical measuring device 17 are described below. (Step S107). FIG. 4 is a diagram showing an example of the correlation characteristic obtained by the present inventor. The horizontal axis x indicates the amount of positional deviation in a large-size pattern, the vertical axis y indicates the amount of positional deviation in a small-size pattern, and y = k · The relationship x + a is obtained. Note that the size of the minute dimension pattern is 0.25 μm.
m, the dimension of the large dimension pattern is 20 μm, the NA (numerical aperture) of the projection optical system in the exposure apparatus is 0.60, and the σ (dispersion rate) of the projection optical lens is 0.50. From this correlation characteristic, a deviation a occurs in the positional deviation between the small size pattern S2 and the large size pattern L2 due to the influence of the aberration of the projection optical system in the exposure apparatus. It is presumed that the deviation a is caused by various factors such as the NA and σ in the exposure apparatus, the size of the minute dimension pattern, the pattern position in the chip, and the like. Further, k is a count that depends on the scale accuracy of the SEM and the optical measuring instrument, but is roughly 1. In any case, from this correlation characteristic, the positional deviation in the large dimensional pattern L2 and the positional deviation in the small dimensional pattern S2 are different, and a specific correlation generated between the two is measured.

【0019】しかる上で、今度は、前記パイロット露光
により形成された製品ウェハ11Aを前記光学式測定器
17にセットし、その製品ウェハ11Aに形成された導
電膜からなる矩形パターン13Aとフォトレジストの抜
きパターンからなる矩形パターン16Aとで構成されて
いる大寸法の位置ずれ検出用パターンL1を撮像し、矩
形パターン13Aの外形辺位置と、矩形パターン16A
の外形辺位置を撮像パターンとして得ることができ、各
パターンのX方向位置、Y方向位置を測定し、かつ両パ
ターンの中心位置の位置ずれを測定することで、大寸法
の位置ずれ検出パターンL1における平面X方向及びY
方向の位置ずれと、回転方向の位置ずれを測定すること
ができる(ステップS108)。
Then, the product wafer 11A formed by the pilot exposure is set on the optical measuring device 17, and a rectangular pattern 13A made of a conductive film formed on the product wafer 11A and a photoresist An image of a large-size misalignment detection pattern L1 composed of a rectangular pattern 16A formed of a blank pattern is captured, and the outer side position of the rectangular pattern 13A and the rectangular pattern 16A are captured.
Can be obtained as an imaging pattern, the X-direction position and the Y-direction position of each pattern are measured, and the misalignment of the center position of both patterns is measured. Plane X direction and Y at
The displacement in the direction and the displacement in the rotation direction can be measured (step S108).

【0020】この場合、実際には、製品ウェハとダミー
ウェハとの間の基板構造の違いによって、製品ウェハ1
1Aに形成された大寸法パターンL1のレジストパター
ンでの位置ずれと、ダミーウェハ11Bに形成された大
寸法パターンL2での位置ずれとで若干の違いが生じる
ことがある。この場合には、製品ウェハ11Aで求めら
れた大寸法パターンL1の位置ずれの値を、図4に示し
た前記ダミーウェハ11Bで求められた大寸法パターン
L2と微小寸法パターンS2の各位置ずれ相関における
大寸法パターンL2の対応する位置ずれの値に当てはめ
ることにより、製品ウェハ11Aでの微小寸法パターン
S1における位置ずれが推定されることになる(ステッ
プS109)。
In this case, actually, the product wafer 1 differs due to the difference in the substrate structure between the product wafer and the dummy wafer.
There may be a slight difference between the positional deviation of the large-sized pattern L1 formed on the dummy wafer 11B and the positional deviation of the large-sized pattern L1 formed on the dummy wafer 11B. In this case, the value of the positional deviation of the large dimensional pattern L1 obtained on the product wafer 11A is compared with the positional deviation correlation between the large dimensional pattern L2 and the small dimensional pattern S2 obtained on the dummy wafer 11B shown in FIG. By applying the corresponding positional deviation value of the large dimensional pattern L2, the positional deviation of the small dimensional pattern S1 on the product wafer 11A is estimated (step S109).

【0021】したがって、この推定される微小寸法パタ
ーンでの位置ずれに基づいて、図外の露光装置を補正す
ることで、以降の工程において製品ウェハ11Aに形成
される微小寸法パターンS1における位置ずれを許容範
囲内に抑えた製造を行うことができる(ステップS11
0)。この露光装置における位置ずれの補正としては、
投影露光径においてはレンズの倍率の変更、あるいはレ
ンズ全体を交換する。あるいは、露光が行われるシリコ
ンウェハを載置しているテーブルの平面X,Y方向の位
置調整、あるいは平面上でのθ方向の回転位置調整を行
う。また、このテーブルの位置調整に際しては、最小二
乗法により求められる最適位置に設定を行うことにな
る。これにより、パイロット露光以外の製品ウェハに対
して、前記コンタクトホール用のフォトマスクでの露光
を行うことで、ゲート電極に対して高精度に位置決めさ
れたコンタクトホールのレジストパターンが形成でき、
このレジストパターンを利用して前記層間絶縁膜をエッ
チングすることにより、ゲート電極に対して位置ずれの
ないコンタクトホールを開口することが可能となる。
Therefore, by correcting the exposure device (not shown) based on the estimated positional deviation in the microscopic pattern, the positional deviation in the microscopic pattern S1 formed on the product wafer 11A in the subsequent steps is corrected. The production can be performed within the allowable range (step S11).
0). The correction of the displacement in this exposure apparatus includes:
For the projection exposure diameter, change the magnification of the lens or replace the entire lens. Alternatively, position adjustment in the plane X and Y directions of the table on which the silicon wafer to be exposed is mounted, or rotation position adjustment in the θ direction on the plane is performed. In adjusting the position of the table, the table is set to an optimum position obtained by the least square method. Thus, by performing exposure with a photomask for the contact hole on a product wafer other than the pilot exposure, a resist pattern of a contact hole positioned with high precision with respect to the gate electrode can be formed,
By etching the interlayer insulating film using this resist pattern, it is possible to open a contact hole that is not displaced from the gate electrode.

【0022】ここで、前記実施形態では、下層パターン
としてゲート電極を、上層パターンとして層間絶縁膜に
開口するコンタクトホールの場合を例示したが、これら
のパターンに限定されるものではなく、上層パターンを
形成する際にその下地が絶縁膜である場合には、本発明
の製造方法を同様に適用することが可能である。
Here, in the above-described embodiment, the case where the gate electrode is used as the lower layer pattern and the case where the contact hole is opened in the interlayer insulating film as the upper layer pattern is exemplified. However, the present invention is not limited to these patterns. When the base is an insulating film at the time of formation, the manufacturing method of the present invention can be similarly applied.

【0023】[0023]

【発明の効果】以上説明したように、本発明によれば、
製品となる半導体基板に大寸法の位置ずれ検出用パター
ンを形成して光学式測定器で位置ずれを検出する一方、
表面が導電性の基板に同様な大寸法の位置ずれ検出用パ
ターンと、微小寸法の位置ずれ検出用パターンを形成
し、大寸法の位置ずれ検出用パターンを光学式測定器で
測定してその位置ずれを検出する一方、微小寸法の位置
ずれ検出用パターンをSEMで測定してその位置ずれを
検出し、これら大寸法と微小寸法の各位置ずれ検出用パ
ターンにおける位置ずれの相関を求めた上で、この相関
に製品となる半導体基板で測定された位置ずれを当ては
めることで、当該製品となる半導体基板の表面に絶縁膜
が存在して直接的にSEMによる位置ずれの測定が困難
な場合においても、製品となる半導体基板における微小
寸法パターンでの位置ずれを推定し、露光装置における
位置ずれを補正し、高精度に位置決めされた半導体装置
を高い歩留りで製造することが実現できる。また、本発
明の測定装置を用いることで、前記した高精度に位置決
めされた半導体装置の製造が実現できる。
As described above, according to the present invention,
While a large-size misregistration detection pattern is formed on a semiconductor substrate as a product and the misalignment is detected by an optical measuring device,
A similar large-size misregistration detection pattern and a very small-dimension misregistration detection pattern are formed on a conductive substrate, and the large-dimension misregistration detection pattern is measured using an optical measuring instrument. On the other hand, while detecting the displacement, a pattern for detecting a small-sized positional displacement is measured by an SEM to detect the positional displacement, and a correlation between the positional deviations in the large-sized and small-sized positional deviation detecting patterns is obtained. By applying the misalignment measured on the product semiconductor substrate to this correlation, even when it is difficult to directly measure the misalignment by SEM due to the presence of an insulating film on the surface of the product semiconductor substrate. , Estimate misalignment of micro-sized patterns on semiconductor substrates to be products, correct misalignment in exposure equipment, and manufacture semiconductor devices positioned with high precision with high yield Rukoto can be realized. Further, by using the measuring apparatus of the present invention, the manufacture of the semiconductor device positioned with high precision as described above can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態の製造方法の主要工程を説明
するための模式的な工程図である。
FIG. 1 is a schematic process diagram for explaining main steps of a manufacturing method according to an embodiment of the present invention.

【図2】製品ウェハの平面図と断面図である。FIG. 2 is a plan view and a cross-sectional view of a product wafer.

【図3】ダミーウェハの平面図と断面図である。FIG. 3 is a plan view and a sectional view of a dummy wafer.

【図4】大寸法の位置ずれ検出用パターンにおける位置
ずれと、微小寸法パターンにおける位置ずれとの相関を
示す図である。
FIG. 4 is a diagram showing a correlation between a positional deviation in a large-size positional deviation detecting pattern and a positional deviation in a small-sized pattern.

【図5】従来の製造方法における位置ずれ検出用パター
ンを備えた製品ウェハの平面図と断面図である。
FIG. 5 is a plan view and a cross-sectional view of a product wafer provided with a misregistration detection pattern in a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

11A 製品ウェハ 11B ダミーウェハ 13A 矩形パターン 13a ゲート電極 14 フォトレジスト 14B 矩形パターン 14C 矩形パターン 15 層間絶縁膜 16 フォトレジスト 16A 矩形パターン 17 光学式測定器 18 走査型電子顕微鏡 L1,L2 大寸法の位置ずれ検出用パターン S1,S2 微小寸法の位置ずれ検出用パターン 11A Product wafer 11B Dummy wafer 13A Rectangular pattern 13a Gate electrode 14 Photoresist 14B Rectangular pattern 14C Rectangular pattern 15 Interlayer insulating film 16 Photoresist 16A Rectangular pattern 17 Optical measuring instrument 18 Scanning electron microscope L1, L2 Pattern S1, S2 Pattern for detecting displacement of minute dimensions

フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/30 564Z G01B 11/24 A (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 Continuation of the front page (51) Int.Cl. 7 identification code FI H01L 21/30 564Z G01B 11/24 A (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/027

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板に下層パターンを形成する工
程と、前記下層パターンを覆う絶縁膜を形成する工程
と、前記絶縁膜上に上層パターンを形成するためのフォ
トレジストパターンを形成する工程を含む半導体装置の
製造方法において、表面が導電性の基板の表面にフォト
レジストを塗布し、前記フォトレジストに対して前記下
層パターン及び前記上層パターンを形成するためのそれ
ぞれのフォトマスクを用いて前記フォトレジストで前記
下層パターンと上層パターンとの位置ずれを検出するた
めの大寸法と微小寸法の各位置ずれ検出用パターンを形
成する工程と、前記大寸法の位置ずれ検出用パターンを
光学式測定器で観察して位置ずれを測定する工程と、前
記微小寸法の位置ずれ検出用パターンを走査型電子顕微
鏡で観察して前記位置ずれを測定する工程と、前記測定
された大寸法及び微小寸法の各位置ずれ検出用パターン
の位置ずれに基づいて前記大寸法と微小寸法における各
位置ずれの相関を求める工程と、前記半導体基板の前記
下層パターンとフォトレジストパターンの各一部で大寸
法の位置ずれ検出用パターンを形成し、この半導体基板
上の位置ずれ検出用パターンを光学式測定器で観察して
位置ずれを測定する工程と、前記半導体基板の大寸法の
位置ずれ検出用パターンから測定された位置ずれを前記
求められた位置ずれの相関と照合することで前記半導体
基板に形成される微小寸法パターンの位置ずれを推定す
る工程と、この推定された位置ずれに基づいて前記パタ
ーンを露光形成するための露光装置における位置ずれを
補正する工程を含むことを特徴とする半導体装置の製造
方法。
1. A method comprising: forming a lower pattern on a semiconductor substrate; forming an insulating film covering the lower pattern; and forming a photoresist pattern for forming an upper pattern on the insulating film. In a method of manufacturing a semiconductor device, a photoresist is applied to a surface of a substrate having a conductive surface, and the photoresist is formed using respective photomasks for forming the lower layer pattern and the upper layer pattern on the photoresist. Forming large and small dimensional misregistration detection patterns for detecting misalignment between the lower layer pattern and the upper layer pattern, and observing the large dimensional misregistration detection pattern with an optical measuring instrument Measuring the position shift by observing the pattern for detecting the position shift of the minute dimension with a scanning electron microscope. A step of measuring the displacement; a step of calculating a correlation between the displacements in the large dimension and the small dimension based on the measured displacements of the large and small dimension displacement detection patterns; and Forming a large-size misregistration detection pattern on each part of the lower layer pattern and the photoresist pattern, and measuring the misregistration by observing the misalignment detection pattern on the semiconductor substrate with an optical measuring instrument; Estimating a positional deviation of a micro-dimensional pattern formed on the semiconductor substrate by comparing a positional deviation measured from a large-sized positional deviation detecting pattern of the semiconductor substrate with a correlation of the obtained positional deviation. Correcting the position shift in an exposure apparatus for exposing and forming the pattern based on the estimated position shift. Method of manufacturing a body apparatus.
【請求項2】 前記大寸法の位置ずれ検出用パターンは
数μm以上のパターンとして形成され、前記微小寸法の
位置ずれ検出用パターンはコンマ数μmのパターンとし
て形成される請求項1に記載の半導体装置の製造方法。
2. The semiconductor according to claim 1, wherein the large-size misregistration detection pattern is formed as a pattern having a size of several μm or more, and the small-dimension misregistration detection pattern is formed as a pattern having a comma of several μm. Device manufacturing method.
【請求項3】 前記大寸法及び微小寸法の各位置ずれ検
出用パターンは、前記下層パターンを形成するためのフ
ォトマスクを用いた露光、現像により残された前記フォ
トレジストの一部と、前記上層パターンを形成するため
のフォトマスクを用いた露光、現像により前記残された
フォトレジストの一部が除去されたパターンとして形成
される請求項1または2に記載の半導体装置の製造方
法。
3. The pattern for detecting displacement of large and small dimensions includes a part of the photoresist left by exposure and development using a photomask for forming the lower layer pattern and the upper layer. 3. The method of manufacturing a semiconductor device according to claim 1, wherein the pattern is formed by removing a part of the remaining photoresist by exposure and development using a photomask for forming a pattern.
【請求項4】 前記下層パターンは、シリコン基板上に
形成された導電膜からなるゲート電極であり、前記絶縁
膜はシリコン酸化膜等の絶縁膜であり、前記上層パター
ンは前記層間絶縁膜に開設するコンタクトホールである
請求項1ないし3のいずれかに記載の半導体装置の製造
方法。
4. The lower pattern is a gate electrode made of a conductive film formed on a silicon substrate, the insulating film is an insulating film such as a silicon oxide film, and the upper pattern is formed on the interlayer insulating film. 4. The method for manufacturing a semiconductor device according to claim 1, wherein the contact hole is a contact hole.
【請求項5】 前記フォトレジストはポジ型であること
を特徴とする請求項1ないし4のいずれかに記載の半導
体装置の製造方法
5. The method of manufacturing a semiconductor device according to claim 1, wherein said photoresist is of a positive type.
【請求項6】 表面が導電性の基板上に形成した、連続
した2つのフォトリソグラフィ工程の重ね合わせパター
ンについて、数μm以上のパターンにおける位置ずれ
測定する光学式測定器と、コンマ数μmのパターンにお
ける位置ずれを測定する走査型顕微鏡と、前記光学式測
定器で測定された位置ずれと前記走査型顕微鏡で測定さ
れた位置ずれとの相関関係を求める手段とを備えること
を特徴とする半導体装置の測定装置。
6. An optical measuring device for measuring a position shift in a pattern of several μm or more for a superimposed pattern of two consecutive photolithography steps formed on a conductive substrate having a surface, Contact the pattern
Measurement of in kicking a scanning microscope to measure the positional deviation, the optical measuring instrument is measured positional deviation between the scanning microscope
Means for determining the correlation with the position error
A semiconductor device measuring device , characterized in that:
【請求項7】 下層のパターンを覆う絶縁膜上に上層パ
ターンを形成するためのレジストパターンを有する半導
体基板に対し、前記レジストパターンのうち数μm以上
のパターンを光学式測定器で測定し、請求項6において
求められた前記相関関係から前記レジストパターンのう
ちコンマ数μmのパターン位置ずれを推定し表示する
手段を備えることを特徴とする半導体装置の測定装置。
7. A semiconductor substrate having a resist pattern for forming an upper layer pattern on an insulating film covering a lower layer pattern, wherein a pattern of several μm or more of the resist pattern is measured by an optical measuring device. In item 6
Estimated to display the positional deviation of the pattern of tenths of μm of the resist pattern from said correlation obtained
An apparatus for measuring a semiconductor device, comprising:
JP09650198A 1998-04-08 1998-04-08 Semiconductor device manufacturing method and measuring device Expired - Fee Related JP3196721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09650198A JP3196721B2 (en) 1998-04-08 1998-04-08 Semiconductor device manufacturing method and measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09650198A JP3196721B2 (en) 1998-04-08 1998-04-08 Semiconductor device manufacturing method and measuring device

Publications (2)

Publication Number Publication Date
JPH11297588A JPH11297588A (en) 1999-10-29
JP3196721B2 true JP3196721B2 (en) 2001-08-06

Family

ID=14166862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09650198A Expired - Fee Related JP3196721B2 (en) 1998-04-08 1998-04-08 Semiconductor device manufacturing method and measuring device

Country Status (1)

Country Link
JP (1) JP3196721B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002098823A (en) * 2000-09-22 2002-04-05 Toray Ind Inc Method for measuring misalignment of exposure position during manufacturing color filter, and color filter
US7858271B2 (en) 2008-08-14 2010-12-28 Tdk Corporation Method of measuring dimension of pattern and method of forming pattern
US8148682B2 (en) * 2009-12-29 2012-04-03 Hitachi, Ltd. Method and apparatus for pattern position and overlay measurement

Also Published As

Publication number Publication date
JPH11297588A (en) 1999-10-29

Similar Documents

Publication Publication Date Title
US7244533B2 (en) Method of the adjustable matching map system in lithography
US7494830B2 (en) Method and device for wafer backside alignment overlay accuracy
KR100255399B1 (en) Condition optimization method for measuring overlay accuracy of pattern
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US7473502B1 (en) Imaging tool calibration artifact and method
KR0170909B1 (en) Overlay detecting method of semiconductor device
JP4528464B2 (en) Alignment method, overlay inspection method, and photomask
US20050168740A1 (en) Method of evaluating reticle pattern overlay registration
JPH09180983A (en) Reduction of superposition error
US20020137237A1 (en) Reducing asymmetrically deposited film induced registration error
JP2859855B2 (en) Fine pattern alignment method for semiconductor device
JP2000133579A (en) Aligner and exposing method
JPH07153673A (en) Manufacture of semiconductor device and measuring-mark pattern
US7084962B2 (en) Method for detecting positioning errors of circuit patterns during the transfer by means of a mask into layers of a substrate of a semiconductor wafer
US6357131B1 (en) Overlay reliability monitor
US20050026385A1 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
JP3196721B2 (en) Semiconductor device manufacturing method and measuring device
US8174673B2 (en) Method for wafer alignment
TWI820371B (en) Inspection tool for use in lithographic device manufacturing processes and metrology method
JP2970473B2 (en) Alignment method and alignment error inspection method
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
US20050244729A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
JP2001093818A (en) Exposure method and reticle
KR20050111821A (en) Overlay mark
KR100283483B1 (en) Method for manufacturing target for measuring overlapping

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees