KR20000045158A - Push-pull power amplifier - Google Patents

Push-pull power amplifier Download PDF

Info

Publication number
KR20000045158A
KR20000045158A KR1019980061709A KR19980061709A KR20000045158A KR 20000045158 A KR20000045158 A KR 20000045158A KR 1019980061709 A KR1019980061709 A KR 1019980061709A KR 19980061709 A KR19980061709 A KR 19980061709A KR 20000045158 A KR20000045158 A KR 20000045158A
Authority
KR
South Korea
Prior art keywords
value
digital
transistor
signal converter
analog signal
Prior art date
Application number
KR1019980061709A
Other languages
Korean (ko)
Inventor
이원일
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980061709A priority Critical patent/KR20000045158A/en
Publication of KR20000045158A publication Critical patent/KR20000045158A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A push-pull power amplifier is provided to prevent a fluctuation of a bias voltage according to a variation of a temperature and a deterioration of a device. CONSTITUTION: A push-pull power amplifier comprises an NPN transistor(Q1) and a PNP transistor(Q2). A first digital-to-analog converter(DAC)(100) outputs a voltage(VBP) to the base terminal of the NPN transistor(Q1) according to a bit rate(A) when a select signal is inputted(Cs). A second DAC(102) outputs a current(ICP) according to a bit rate(B) when the select signal(Cs) is inputted. A bias voltage value setting part(104) inputs a predetermined quantization value(N) of 2N quantization values. A collector current value setting part(106) inputs a predetermined quantization value(N) of 2M quantization values. A control part(108) receives the quantization value from the bias voltage value setting part(104), and applies the select signal(Cs) and the bit rate(A) to the first DAC(100). The control part(108) receives the quantization value from the collector current value setting part(104), and applies the select signal(Cs) and the bit rate(B) to the second DAC(102).

Description

푸쉬-풀 전력 증폭기( Push-pull power amplifier)Push-pull power amplifier

본 발명은 증폭기에 관한 것으로서, 특히 푸쉬-풀 전력 증폭기에 관한 것이다.The present invention relates to amplifiers, and more particularly to a push-pull power amplifier.

전력 증폭기는 사용 용도에 따라 트랜지스터의 동작점에 따라 A, B, C급으로 구분하여 설계한다. 공통 에미터 접속의 트랜지스터의 베이스 전류 대 출력전류 콜렉터 전류의 관계 즉, 전류전달특성을 보면 다음과 같다.Power amplifiers are classified into A, B and C classes according to the operating point of the transistor according to the intended use. The relationship between the base current and the output current collector current of the transistor of the common emitter connection, that is, the current transfer characteristic, is as follows.

차단영역에서는 콜렉터 전류가 '0', 활성영역에서는 콜렉터 전류가 선형적으로 변화며, 포화영역에서는 일정하다. 전력증폭기에서 트랜지스터의 순간동작점을 신호의 전체 스윙에서 전달특성의 선형부에 Q 점을 제한시켜 동작시키는 경우를 A급동작이라고 부르며 Q 점을 차단점에 두는 경우를 B급동작, 차단점 이하에 두는 경우를 C급동작이라고 한다. 또한, A급과 B급의 중간을 AB급이라 한다.In the blocking region, the collector current is '0', in the active region the collector current changes linearly, and in the saturation region it is constant. The instantaneous operating point of the transistor in the power amplifier is operated by limiting the Q point to the linear part of the transfer characteristic in the entire swing of the signal. This is called Class A operation. The case of is called Class C operation. In addition, the middle class between A and B is called AB.

상술한 바와 같은 A, B, C, AB 급등의 회로로는 푸쉬-풀 전력증폭기를 많이 사용한다.As a circuit of A, B, C, AB soaring as described above, a push-pull power amplifier is often used.

도 1은 일반적인 푸쉬-풀 전력증폭기이다.1 is a typical push-pull power amplifier.

도 1에서 저항기 R1, R2, R3, R4에 의해 바이어스 전압이 결정된다.In FIG. 1, the bias voltage is determined by the resistors R1, R2, R3, and R4.

그런데, 부품이 열화되거나 온도가 상승하면 콜렉터 전류가 변화하게 되고, 저항기의 저항값이 변화하게 되면 부하되는 전압이 변동되어 초기에 설계된 바이어스 전압에 변동이 오게 된다.However, when the component deteriorates or the temperature rises, the collector current changes, and when the resistance value of the resistor changes, the voltage to be loaded is changed, which causes a variation in the initially designed bias voltage.

이렇게 바이어스 전압에 변동이 오면 경우에 따라서는 그 회로는 더 이상 쓸모가 없는 회로가 되어 버린다.In this case, when the bias voltage changes, the circuit is no longer useful.

이상적인 것은 바이어스 전압은 정전압전원으로 사용하고, 콜렉터 전류는 정전류전원으로 사용하면 가장 바람직 할 것이다.Ideally, the bias voltage should be used as the constant voltage power supply and the collector current as the constant current power supply.

따라서, 본 발명의 목적은 상술한 바와 같은 종래 기술의 문제점을 개선하기위하여 안출된 것으로서, 온도의 변화와 소자의 열화에 따른 바이어스 전압의 변동을 방지하고 사용 목적에 따라 바이어스 전압과 콜렉터 전류를 제어할 수 있도록 하는 푸쉬-풀 전력 증폭기를 제공하는데 있다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, to prevent the variation of the bias voltage due to the change of temperature and deterioration of the device and to control the bias voltage and the collector current according to the purpose of use. It is to provide a push-pull power amplifier that allows.

상술한 바와 같은 목적을 달성하기 위한 장치는 제1트랜지스터 및 제2트랜지스터로 구성된 푸쉬-풀 전력 증폭기에 있어서, n 비트를 가지며, 선택신호(Cs)가 인가되면 입력되는 비율값(A)에 따른 전압( VBP )을 상기 제1트랜지스터의 베이스단으로 출력하는 제1디지털/아날로그 신호변환기; m 비트를 가지며, 선택신호(Cs)가 인가되면 입력되는 비율값(B)에 따른 전류( ICP )를 상기 제1트랜지스터의 콜렉터단으로 출력하는 제2디지털/아날로그 신호변환기; 바이어스 전압값을 설정하기 위하여 상기 제1디지털/아날로그 신호변환기가 갖는 n 비트에 따른 2n 개의 양자값 중에서 소정의 양자값(N)을 입력하는 바이어스 전압값 설정수단; 콜렉터 전류값을 설정하기 위하여 상기 제2디지털/아날로그 신호변환기가 갖는 m 비트에 따른 2m 개의 양자값 중에서 소정의 양자값(M)을 입력하는 콜렉터 전류값 설정수단; 및 상기 바이어스 전압값 설정수단으로부터 소정의 양자값이 인가되면 상기 제1디지털/아날로그 신호변환기로 선택신호(Cs)를 인가하고 상기 소정의 양자값(N)에 따른 비율값(A)을 계산하여 상기 제1디지털/아날로그 신호변환기로 입력하며, 그리고 상기 콜렉터 전류값 설정수단으로부터 소정의 양자값(M)이 인가되면 상기 제2디지털/아날로그 신호변환기로 선택신호(Cs)를 인가하고 상기 소정의 양자값에 따른 비율값(B)을 계산하여 상기 제2디지털/아날로그 신호변환기로 입력하는 제어부를 포함한다.An apparatus for achieving the above object is a push-pull power amplifier composed of a first transistor and a second transistor, having n bits, and according to a ratio value A input when a selection signal Cs is applied. Voltage( V BP A first digital / analog signal converter for outputting C) to the base end of the first transistor; It has m bits and when the selection signal Cs is applied, the current according to the input ratio value B I CP A second digital / analog signal converter for outputting C) to the collector terminal of the first transistor; N bits according to the first digital / analog signal converter to set a bias voltage value. 2 n Bias voltage value setting means for inputting a predetermined quantum value N out of two quantum values; M bits of the second digital / analog signal converter to set the collector current value. 2 m Collector current value setting means for inputting a predetermined quantum value M out of two quantum values; And when a predetermined quantum value is applied from the bias voltage value setting means, applies a selection signal Cs to the first digital / analog signal converter and calculates a ratio value A according to the predetermined quantum value N. The input signal is input to the first digital / analog signal converter, and when a predetermined quantum value M is applied from the collector current value setting means, a selection signal Cs is applied to the second digital / analog signal converter and the predetermined signal is applied. And a controller for calculating a ratio value B according to a quantum value and inputting the ratio B to the second digital / analog signal converter.

상기 제어부는 비율값(A)는 비율값(A) = 양자값(N)/ 2n 으로 계산하며, 그리고 비율값(B)는The control unit said ratio value (A) is ratio value (A) = quantum value (N) / 2 n The ratio value (B) is

비율값(B) = 양자값(M)/ 2m 으로 계산함을 특징으로 한다.Rate value (B) = quantum value (M) / 2 m It is characterized by the calculation.

상기 제1디지털/아날로그 신호변환기는 상기 제어부로부터 비율값(A)을 인가받아 전압( VBP )를 상기 제1트랜지스터의 베이스단으로 출력하는 바, 상기 전압( VBP )는The first digital / analog signal converter receives a ratio value A from the controller and receives a voltage ( V BP ) Is output to the base terminal of the first transistor, and the voltage ( V BP )

전압( VBP ) = (VBmax-VBmin)×비율값(A) Voltage( V BP ) = (V Bmax- V Bmin ) x Ratio value (A)

(여기서, VBmax 는 제1트랜지스터(Q1)의 베이스단에 걸리는 최고 바이어스 전압값이고, VBmin 은 제1트랜지스터(Q1)의 베이스단에 걸리는 최저 바이어스 전압값)임을 특징으로 한다.(here, V Bmax Is the highest bias voltage applied to the base of the first transistor Q1, V Bmin Is the lowest bias voltage value applied to the base terminal of the first transistor Q1).

상기 제2디지털/아날로그 신호변환기는 상기 제어부로부터 비율값(B)을 인가받아 전류( ICP )를 상기 제1트랜지스터의 콜렉터단으로 출력하는 바. 상기 전류( ICP )는The second digital / analog signal converter receives a ratio value B from the control unit and receives a current ( I CP ) Is output to the collector terminal of the first transistor. The current ( I CP )

전류( ICP ) = (ICmax-ICmin)×비율값(B) electric current( I CP ) = (I Cmax -I Cmin ) x ratio value (B)

(여기서, ICmax 는 제1트랜지스터(Q1)의 콜렉터단에 걸리는 최고 콜렉터 전류값이고, ICmin 은 제1트랜지스터(Q1)의 콜렉터단에 걸리는 최저 콜렉터 전류값)임을 특징으로 한다.(here, I Cmax Is the highest collector current value across the collector terminal of the first transistor Q1, I Cmin Is the lowest collector current value applied to the collector terminal of the first transistor Q1).

도 1은 일반적인 푸쉬-풀 전력증폭기이다.1 is a typical push-pull power amplifier.

도 2는 본 발명에 따른 푸쉬-풀 전력 증폭기의 구성도이다.2 is a block diagram of a push-pull power amplifier according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 제1디지털/아날로그 신호변환기100: first digital / analog signal converter

102 : 제2디지털/아날로그 신호변환기102: second digital / analog signal converter

104 : 바이어스 전압값 설정수단 106 : 콜렉터 전류값 설정수단104: bias voltage value setting means 106: collector current value setting means

108 : 제어부108: control unit

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 푸쉬-풀 전력 증폭기의 구성도이다.2 is a block diagram of a push-pull power amplifier according to the present invention.

도 2에 도시된 바와 같은 푸쉬-풀 전력 증폭기는 제1디지털/아날로그 신호변환기(100), 제2디지털/아날로그 신호변환기(102), 바이어스 전압값 설정수단(104), 콜렉터 전류값 설정수단(106) 및 제어부(108)를 포함하여 구성된다.As shown in FIG. 2, the push-pull power amplifier includes a first digital / analog signal converter 100, a second digital / analog signal converter 102, a bias voltage value setting unit 104, and a collector current value setting unit ( 106 and a control unit 108.

본 발명에 따른 푸쉬-풀 전력 증폭기의 구성요소에 따른 상호 유기적인 관계를 설명한다.The mutual organic relationship according to the components of the push-pull power amplifier according to the present invention will be described.

제1트랜지스터(Q1) 및 제2트랜지스터(Q2)는 일반적인 푸쉬-풀 전력 증폭기 구조를 갖는다. 제1디지털/아날로그 신호변환기(100)는 n 비트를 가지며, 선택신호(Cs)가 인가되면 입력되는 비율값(A)에 따른 전압( VBP )을 상기 제1트랜지스터의 베이스단으로 출력한다. 제2디지털/아날로그 신호변환기(102)는 m 비트를 가지며, 선택신호(Cs)가 인가되면 입력되는 비율값(B)에 따른 전류( ICP )를 상기 제1트랜지스터의 콜렉터단으로 출력한다. 바이어스 전압값 설정수단(104)은 바이어스 전압값을 설정하기 위하여 상기 제1디지털/아날로그 신호변환기(100)가 갖는 n 비트에 따른 2n 개의 양자값 중에서 소정의 양자값(N)을 입력한다. 콜렉터 전류값 설정수단(106)은 콜렉터 전류값을 설정하기 위하여 상기 제2디지털/아날로그 신호변환기(102)가 갖는 m 비트에 따른 2m 개의 양자값 중에서 소정의 양자값(M)을 입력한다. 제어부(108)는 상기 바이어스 전압값 설정수단(104)으로부터 소정의 양자값이 인가되면 상기 제1디지털/아날로그 신호변환기(100)로 선택신호(Cs)를 인가하고 상기 소정의 양자값(N)에 따른 비율값(A)을 계산하여 상기 제1디지털/아날로그 신호변환기(100)로 입력하며, 그리고 상기 콜렉터 전류값 설정수단(106)으로부터 소정의 양자값(M)이 인가되면 상기 제2디지털/아날로그 신호변환기(102)로 선택신호(Cs)를 인가하고 상기 소정의 양자값에 따른 비율값(B)을 계산하여 상기 제2디지털/아날로그 신호변환기(102)로 입력한다.The first transistor Q1 and the second transistor Q2 have a general push-pull power amplifier structure. The first digital / analog signal converter 100 has n bits, and when the selection signal Cs is applied, the voltage according to the input ratio value A is inputted. V BP ) Is output to the base terminal of the first transistor. The second digital / analog signal converter 102 has m bits, and when the selection signal Cs is applied, the current according to the input ratio value B I CP ) Is output to the collector terminal of the first transistor. The bias voltage value setting means 104 is configured according to the n bits of the first digital / analog signal converter 100 to set the bias voltage value. 2 n The predetermined quantum value N is input from the quantum values. The collector current value setting means 106 is configured according to the m bits of the second digital / analog signal converter 102 to set the collector current value. 2 m Predetermined quantum values M are input from the two quantum values. When a predetermined quantum value is applied from the bias voltage value setting means 104, the controller 108 applies a selection signal Cs to the first digital / analog signal converter 100 and the predetermined quantum value N Calculates a ratio A according to the first digital / analog signal converter 100 and inputs it to the first digital / analog signal converter 100, and when a predetermined quantum value M is applied from the collector current value setting means 106, the second digital The selection signal Cs is applied to the / analog signal converter 102, and the ratio value B according to the predetermined quantum value is calculated and input to the second digital / analog signal converter 102.

상기 제어부(108)는 비율값(A)는The control unit 108 has a ratio (A)

비율값(A) = 양자값(N)/ 2n 으로 계산하며, 그리고 비율값(B)는Rate value (A) = quantum value (N) / 2 n The ratio value (B) is

비율값(B) = 양자값(M)/ 2m Rate value (B) = quantum value (M) / 2 m

으로 계산한다.Calculate

상기 제1디지털/아날로그 신호변환기(100)는 상기 제어부(108)로부터 비율값(A)을 인가받아 전압( VBP )를 상기 제1트랜지스터의 베이스단으로 출력하는 바, 상기 전압( VBP )는The first digital / analog signal converter 100 receives a ratio value A from the controller 108 to supply a voltage (A). V BP ) Is output to the base terminal of the first transistor, and the voltage ( V BP )

전압( VBP ) = (VBmax-VBmin)×비율값(A) Voltage( V BP ) = (V Bmax- V Bmin ) x Ratio value (A)

(여기서, VBmax 는 제1트랜지스터(Q1)의 베이스단에 걸리는 최고 바이어스 전압값이고, VBmin 은 제1트랜지스터(Q1)의 베이스단에 걸리는 최저 바이어스 전압값)이다.(here, V Bmax Is the highest bias voltage applied to the base of the first transistor Q1, V Bmin Is the lowest bias voltage value applied to the base terminal of the first transistor Q1).

상기 제2디지털/아날로그 신호변환기(102)는 상기 제어부(108)로부터 비율값(B)을 인가받아 전류( ICP )를 상기 제1트랜지스터의 콜렉터단으로 출력하는 바, 상기 전류( ICP )는The second digital / analog signal converter 102 receives a ratio value B from the controller 108 to provide a current (B). I CP ) Is output to the collector terminal of the first transistor, the current ( I CP )

전류( ICP ) = (ICmax-ICmin)×비율값(B) electric current( I CP ) = (I Cmax -I Cmin ) x ratio value (B)

(여기서, ICmax 는 제1트랜지스터(Q1)의 콜렉터단에 걸리는 최고 콜렉터 전류값이고, ICmin 은 제1트랜지스터(Q1)의 콜렉터단에 걸리는 최저 콜렉터 전류값)이다.(here, I Cmax Is the highest collector current value across the collector terminal of the first transistor Q1, I Cmin Is the lowest collector current value applied to the collector terminal of the first transistor Q1).

상술한 바와 같은 푸쉬-풀 전력증폭기에 의하면, 일반적인 푸쉬-풀 전력증폭에 있어서, 제1트랜지스터(Q1)의 베이스단에 걸리는 바이어스 전압 및 콜렉터단에 흐르는 콜렉터 전류를 디지털 제어방식으로 제어하므로서 부품의 열화 및 주변 온도에 영향을 받지 않아 바이어스 전압의 안정과 사용용도에 따라 동작점을 간편하게 조절할 수 있는 효과를 제공한다.According to the push-pull power amplifier as described above, in the general push-pull power amplification, the bias voltage applied to the base end of the first transistor Q1 and the collector current flowing through the collector end are controlled by digital control method. It is not affected by deterioration and ambient temperature, and it provides the effect that the operating point can be easily adjusted according to the bias voltage stability and usage.

Claims (4)

제1트랜지스터(Q1) 및 제2트랜지스터(Q2)로 구성된 푸쉬-풀 전력 증폭기에 있어서,In the push-pull power amplifier consisting of a first transistor (Q1) and a second transistor (Q2), n 비트를 가지며, 선택신호(Cs)가 인가되면 입력되는 비율값(A)에 따른 전압( VBP )을 상기 제1트랜지스터(Q1)의 베이스단으로 출력하는 제1디지털/아날로그 신호변환기(100);n bits, and when the selection signal Cs is applied, the voltage according to the input ratio value A V BP A first digital / analog signal converter (100) for outputting a) to the base terminal of the first transistor (Q1); m 비트를 가지며, 선택신호(Cs)가 인가되면 입력되는 비율값(B)에 따른 전류( ICP )를 상기 제1트랜지스터(Q1)의 콜렉터단으로 출력하는 제2디지털/아날로그 신호변환기(102);It has m bits and when the selection signal Cs is applied, the current according to the input ratio value B I CP A second digital / analog signal converter (102) for outputting a) to the collector terminal of the first transistor (Q1); 바이어스 전압값을 설정하기 위하여 상기 제1디지털/아날로그 신호변환기(100)가 갖는 n 비트에 따른 2n 개의 양자값 중에서 소정의 양자값(N)을 입력하는 바이어스 전압값 설정수단(104);According to the n bits of the first digital / analog signal converter 100 to set the bias voltage value 2 n Bias voltage value setting means (104) for inputting a predetermined quantum value (N) among the two quantum values; 콜렉터 전류값을 설정하기 위하여 상기 제2디지털/아날로그 신호변환기(102)가 갖는 m 비트에 따른 2m 개의 양자값 중에서 소정의 양자값(M)을 입력하는 콜렉터 전류값 설정수단(106); 및According to the m bits of the second digital / analog signal converter 102 to set the collector current value 2 m Collector current value setting means (106) for inputting a predetermined quantum value (M) from the two quantum values; And 상기 바이어스 전압값 설정수단(104)으로부터 소정의 양자값(N)이 인가되면 상기 제1디지털/아날로그 신호변환기(100)로 선택신호(Cs)를 인가하고 상기 소정의 양자값(N)에 따른 비율값(A)을 계산하여 상기 제1디지털/아날로그 신호변환기(100)로 입력하며, 그리고 상기 콜렉터 전류값 설정수단(106)으로부터 소정의 양자값(M)이 인가되면 상기 제2디지털/아날로그 신호변환기(102)로 선택신호(Cs)를 인가하고 상기 소정의 양자값(M)에 따른 비율값(B)을 계산하여 상기 제2디지털/아날로그 신호변환기(102)로 입력하는 제어부(108)를 포함하는 푸쉬-풀 전력 증폭기.When a predetermined quantum value N is applied from the bias voltage value setting means 104, the selection signal Cs is applied to the first digital / analog signal converter 100, and according to the predetermined quantum value N A ratio value A is calculated and input to the first digital / analog signal converter 100, and when a predetermined quantum value M is applied from the collector current value setting means 106, the second digital / analog The control unit 108 applies a selection signal Cs to the signal converter 102, calculates a ratio value B according to the predetermined quantum value M, and inputs it to the second digital / analog signal converter 102. Push-pull power amplifier comprising a. 제1항에 있어서, 상기 제어부(108)는 비율값(A)는The method of claim 1, wherein the controller 108 is a ratio value (A) 비율값(A) = 양자값(N)/ 2n Rate value (A) = quantum value (N) / 2 n 으로 계산하며, 그리고, And 비율값(B)는The ratio value (B) is 비율값(B) = 양자값(M)/ 2m Rate value (B) = quantum value (M) / 2 m 으로 계산함을 특징으로 하는 푸쉬-풀 전력증폭기.Push-pull power amplifier characterized in that the calculation. 제1항에 있어서, 상기 제1디지털/아날로그 신호변환기(100)는 상기 제어부(108)로부터 비율값(A)을 인가받아 전압( VBP )를 상기 제1트랜지스터의 베이스단으로 출력하는 바,The method of claim 1, wherein the first digital / analog signal converter 100 receives a ratio value A from the controller 108 and receives a voltage (A). V BP ) Is output to the base end of the first transistor, 상기 전압( VBP )는The voltage ( V BP ) 전압( VBP ) = (VBmax-VBmin)×비율값(A) Voltage( V BP ) = (V Bmax- V Bmin ) x Ratio value (A) (여기서, VBmax 는 제1트랜지스터(Q1)의 베이스단에 걸리는 최고 바이어스 전압값이고, VBmin 은 제1트랜지스터(Q1)의 베이스단에 걸리는 최저 바이어스 전압값)(here, V Bmax Is the highest bias voltage applied to the base of the first transistor Q1, V Bmin Is the lowest bias voltage across the base of the first transistor Q1) 임을 특징으로 하는 푸쉬-풀 전력증폭기.Push-pull power amplifier, characterized in that. 제1항에 있어서, 상기 제2디지털/아날로그 신호변환기(102)는 상기 제어부(108)로부터 비율값(B)을 인가받아 전류( ICP )를 상기 제1트랜지스터의 콜렉터단으로 출력하는 바.The method of claim 1, wherein the second digital / analog signal converter 102 receives a ratio value B from the control unit 108 and receives a current (B). I CP ) Is output to the collector terminal of the first transistor. 상기 전류( ICP )는The current ( I CP ) 전류( ICP ) = (ICmax-ICmin)×비율값(B) electric current( I CP ) = (I Cmax -I Cmin ) x ratio value (B) (여기서, ICmax 는 제1트랜지스터(Q1)의 콜렉터단에 걸리는 최고 콜렉터 전류값이고, ICmin 은 제1트랜지스터(Q1)의 콜렉터단에 걸리는 최저 콜렉터 전류값)(here, I Cmax Is the highest collector current value across the collector terminal of the first transistor Q1, I Cmin Is the lowest collector current value across the collector stage of the first transistor Q1) 임을 특징으로 하는 푸쉬-풀 전력증폭기.Push-pull power amplifier, characterized in that.
KR1019980061709A 1998-12-30 1998-12-30 Push-pull power amplifier KR20000045158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061709A KR20000045158A (en) 1998-12-30 1998-12-30 Push-pull power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061709A KR20000045158A (en) 1998-12-30 1998-12-30 Push-pull power amplifier

Publications (1)

Publication Number Publication Date
KR20000045158A true KR20000045158A (en) 2000-07-15

Family

ID=19568413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061709A KR20000045158A (en) 1998-12-30 1998-12-30 Push-pull power amplifier

Country Status (1)

Country Link
KR (1) KR20000045158A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087089A (en) * 2002-05-06 2003-11-13 엘지이노텍 주식회사 Bias circuit of mmic die chip for power amplifier module
CN110233572A (en) * 2019-07-11 2019-09-13 苏州华兴源创科技股份有限公司 A kind of constant pressure source and constant-voltage outputting method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087089A (en) * 2002-05-06 2003-11-13 엘지이노텍 주식회사 Bias circuit of mmic die chip for power amplifier module
CN110233572A (en) * 2019-07-11 2019-09-13 苏州华兴源创科技股份有限公司 A kind of constant pressure source and constant-voltage outputting method

Similar Documents

Publication Publication Date Title
KR20030061000A (en) Saturation prevention and amplifier distortion reduction
AU681642B2 (en) Power amplifier bias control circuit and method
US6333675B1 (en) Variable gain amplifier with gain control voltage branch circuit
US20030146790A1 (en) Multi-mode amplifier bias circuit
KR20010020410A (en) Variable gain amplifier with improved linearity and bandwidth
JPH0529967A (en) Transmission output envelope detection circuit and linear transmission circuit
JP4073152B2 (en) Variable gain amplifier
JP3315748B2 (en) Amplifier circuit
KR100393693B1 (en) Amplifier stage with switchable gain and reduced distortion
FI106413B (en) Linear power amplifier power control circuit
KR20000045158A (en) Push-pull power amplifier
JP2908449B2 (en) Current characteristic shaping circuit
US5057790A (en) High efficiency class A amplifier
KR100232242B1 (en) Switching bridge amplifier
JP2003273660A (en) High frequency amplifier
KR101258281B1 (en) Voltage to current converter and method for converting
KR20020046927A (en) Power supply for individually controlling discharge current and absorbing current as output current supplied to load
EP0793339B1 (en) Electronic volume control circuit with controlled output characteristic
US6630865B2 (en) Push-pull amplifiers
RU8544U1 (en) TWO-POWER POWER AMPLIFIER
KR100265999B1 (en) Voltage-current converter
KR100480562B1 (en) Circuit for adjusting full-scale current in digital-analog converter
KR960003998Y1 (en) Voice coil variable control circuit
RU2115225C1 (en) Push-pull current amplifier
KR100214514B1 (en) Stabilizing circuit of oscillator

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination