KR20000044933A - Method for etching metal layer - Google Patents
Method for etching metal layer Download PDFInfo
- Publication number
- KR20000044933A KR20000044933A KR1019980061436A KR19980061436A KR20000044933A KR 20000044933 A KR20000044933 A KR 20000044933A KR 1019980061436 A KR1019980061436 A KR 1019980061436A KR 19980061436 A KR19980061436 A KR 19980061436A KR 20000044933 A KR20000044933 A KR 20000044933A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- layer
- tungsten
- gas
- aluminum
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Abstract
Description
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 더욱 상세히는 DRAM과 FeRAM의 제조 공정에 있어 금속층으로 사용되는 텅스텐 및 알루미늄의 식각제로 Cl2가스와 산소 함유 가스를 이용하여 환경 오염을 개선할 수 있는 반도체 소자의 금속층 식각 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming metal wirings for semiconductor devices, and more particularly, to improve environmental pollution by using Cl 2 gas and oxygen-containing gas as an etchant of tungsten and aluminum used as metal layers in DRAM and FeRAM manufacturing processes. A metal layer etching method of a semiconductor device that can be.
DRAM과 FeRAM의 제조 공정에 있어서 금속 배선용으로 사용되는 텅스텐의 식각은 SF6가스를 이용하는데, 이 SF6는 과불화 화합물(PFC, perfluoro compounds)로 지구를 온난화시키는 정도를 수치화한 지구 온난화 지수가 이산화 탄소(CO2)에 비해 약 2만 5000배 이상 높다.Etching of tungsten which is used as metal wiring in the manufacturing process of a DRAM and FeRAM are for using the SF 6 gas, a SF 6 is a perfluorinated compound (PFC, perfluoro compounds) a numerical representation of the degree of warming of the earth as a global warming potential It is about 25,000 times higher than carbon dioxide (CO 2 ).
여기서, 지구 온난화 현상이란 태양 복사열에 의해 에너지를 흡수한 지구가 다시 적외선으로 열을 방출할 경우, 대기중에 존재하는 이산화 탄소 또는 PFC (perfluoro carbon 또는 compounds) 등의 가스가 발산 적외선을 흡수하므로서 지구 전체가 더워지는 현상을 말한다.Here, the global warming phenomenon means that when the earth, which absorbs energy by solar radiation, emits heat again by infrared radiation, gases such as carbon dioxide or perfluoro carbon (PFC) in the atmosphere absorb the emitted infrared rays, Refers to the phenomenon of getting hot.
이러한 PFC 가스는 C2F6, C4F8, CHF3, SF6, NF3등이 있는데, 이 가스들은 CO2에 비해 소량이나 대기중의 온난화 지수(GWP; Global Warming Potential)에 있어서는 수천에서 수만배의 수치를 갖는 가스들이다. 또한 PFC 가스들은 인위적인 제조 가스로 반도체 공정중 특히 식각 및 CVD 공정에서 많이 사용되고 있다.These PFC gases include C 2 F 6 , C 4 F 8 , CHF 3 , SF 6 , and NF 3 , which are small amounts compared to CO 2 and thousands of in terms of global warming potential (GWP). Are gases with tens of thousands of times. In addition, PFC gases are artificially manufactured gases, which are frequently used in semiconductor processes, particularly in etching and CVD processes.
현재, DRAM/FeRAM 소자의 제조 공정중 금속 배선으로 스텝 커버리지(step coverage)가 좋은 텅스텐을 사용하는데, 텅스텐의 식각은 고휘발성의 식각 부산물을 발생시킬 수 있는 SF6가스 플라즈마를 사용한다. 하지만 SF6가스는 지구 온난화 지수에 있어서, CO2에 비해 2만 5000배 이상으로 다른 PFC 가스에 비해서도 수에서 수십배 높은 수치를 갖는다. 지구 온난화에 영향을 주는 정도를 수치화한 MMTCH(Million Mertic Tons of Carbon Equivalent, 방출량과 온난화 지수가 포함된 개념)를 모든 식각 공정에 적용하였을 경우 텅스텐 식각이 24.70 %를 차지한다.이에 따라, SF6대체 가스를 사용하였을 경우 모든 식각 공정에서 발생하는 MMTCH를 24.7 %나 감소시킬 수 있다.Currently, tungsten with good step coverage is used as a metal wiring during the manufacturing process of DRAM / FeRAM devices, and the etching of tungsten uses an SF 6 gas plasma capable of generating high volatility etching byproducts. However, SF 6 gas is more than 25,000 times higher than CO 2 in the global warming index, which is several orders of magnitude higher than other PFC gases. Global warming MMTCH quantify the amount (including the Million Mertic Tons of Carbon Equivalent, emissions and warming potential concept) affecting the case was applied to any etching process, accounting for the tungsten etch 24.70%. Accordingly, SF 6 The use of alternative gases can reduce MMTCH by 24.7% in all etching processes.
따라서, 본 발명의 목적은 금속층으로 사용되는 텅스텐 및 알루미늄 중 적어도 어느 하나의 식각제로 SF6가스 대신에 Cl2가스와 산소 함유 가스를 이용하여 휘발성의 WOCl4를 식각 부산물로 식각할 경우 지구 온난화 현상을 개선할 수 있는 반도체 소자의 금속층 식각 방법을 제공하는데 있다.Accordingly, an object of the present invention is a global warming phenomenon when etching volatile WOCl 4 as an etch byproduct using Cl 2 gas and oxygen-containing gas instead of SF 6 gas as an etchant of at least one of tungsten and aluminum used as the metal layer. It is to provide a metal layer etching method of a semiconductor device that can improve the.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속층 식각 방법은 반도체 소자에서 텅스텐 및 알루미늄 금속 중 적어도 어느 하나로 사용하여 플러그 및 금속 배선을 형성하기 위한 반도체 소자의 금속층 식각 방법에 있어서, 상기 텅스텐 및 알루미늄 금속층을 Cl2가스와 산소 함유 가스를 사용하여 식각하는 것을 특징으로 한다. 상기 Cl2가스와 산소 함유 가스를 사용한 식각시 ICP, ECR, 헬리콘 및 헬리컬 소오스 중 어느 하나를 사용하고, 상기 산소 함유 가스는 O2, CO 및 H2O 가스 중 어느 하나를 사용한다.Metal layer etching method of a semiconductor device according to the present invention for achieving the above object in the metal layer etching method of a semiconductor device for forming a plug and a metal wiring using at least one of tungsten and aluminum metal in the semiconductor device, the tungsten And etching the aluminum metal layer using Cl 2 gas and oxygen-containing gas. When etching using the Cl 2 gas and oxygen-containing gas, any one of ICP, ECR, helicon and helical source is used, and the oxygen-containing gas uses any one of O 2 , CO, and H 2 O gas.
도 1(a) 내지 도 1(d)는 본 발명의 실시예에 적용되는 금속 배선 형성 방법을 도시한 단면도.1 (a) to 1 (d) are cross-sectional views showing a metal wiring forming method applied to an embodiment of the present invention.
도 2(a) 및 도 2(b)는 본 발명의 다른 실시예에 적용되는 금속 배선 형성 방법을 도시한 단면도.2 (a) and 2 (b) are cross-sectional views showing a metal wiring forming method applied to another embodiment of the present invention.
도 3(a) 및 도 3(b)는 본 발명의 또다른 실시예에 적용되는 금속 배선 형성 방법을 도시한 단면도.3 (a) and 3 (b) are cross-sectional views showing a metal wiring forming method applied to another embodiment of the present invention.
〈도면의 주요 부분에 대한 부호 설명〉<Description of Signs of Major Parts of Drawings>
1, 11 및 21 : 반도체 기판 2, 12 및 22 : 필드 산화막1, 11, and 21: semiconductor substrates 2, 12, and 22: field oxide film
3, 13 및 23 : 게이트 산화막 4, 14 및 24 : 게이트 전극3, 13, and 23: gate oxide films 4, 14, and 24: gate electrode
5, 15 및 25 : 접합부 6, 16 및 26 : 층간 절연막5, 15 and 25: junction 6, 16 and 26: interlayer insulating film
7, 17 및 27 : 콘택홀 8, 18 및 28 : 텅스텐 플러그7, 17 and 27: contact holes 8, 18 and 28: tungsten plug
9, 19 및 31 : 금속 배선 29 : 텅스텐층9, 19 and 31: metal wiring 29: tungsten layer
30 : 알루미늄층30: aluminum layer
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1(a) 내지 도 1(d)는 본 발명의 실시예에 적용되는 금속 배선 형성 방법을 도시한 단면도이다.1 (a) to 1 (d) are cross-sectional views showing a metal wiring forming method applied to an embodiment of the present invention.
도 1(a) 및 도 1(b)를 참조하여 설명하면, 반도체 기판(1)에 필드 산화막(2)을 형성하여 액티브 영역을 정의한 후, 상기 액티브 영역상에 게이트 산화막(3) 및 게이트 전극용 폴리실리콘층(4)을 순차적으로 형성한다. 상기 게이트 전극용 폴리실리콘층(4)의 선택된 영역에 포토레지스트를 이용한 마스크층(도시 안됨)을 형성한 후, 상기 마스크층을 이용한 식각 공정을 통해 상기 게이트 전극용 폴리실리콘층(4) 및 게이트 산화막(3)을 순차적으로 식각하여 게이트 전극을 형성한다. 불순물 이온 주입 공정을 통해, 상기 노출된 반도체 기판(1)에 불순물을 주입하여 접합부(5)를 형성한다. 상기 게이트 전극을 포함하는 전체 구조상에 층간 절연막(6)을 형성한 후, 콘택 식각 공정을 통해 접합부(5)에 접촉되도록 상기 층간 절연막(6)의 선택된 영역을 식각하여 콘택홀(7)을 형성한다. 상기 콘택홀(7)을 포함하는 전체 구조상에 티타늄/티타늄나이트라이드(Ti/TiN)로 이루어진 장벽 금속층(도시 안됨) 및 텅스텐(W)층(8)을 순차적으로 형성한다. 상기 전체 구조상에 에치백(etchback) 공정을 실시하므로서 노출된 텅스텐층(8) 및 장벽 금속층을 순차적으로 식각하여 텅스텐-플러그(8; W-plug)를 형성한다.Referring to FIGS. 1A and 1B, after forming a field oxide film 2 on a semiconductor substrate 1 to define an active region, a gate oxide film 3 and a gate electrode are formed on the active region. The polysilicon layer 4 is formed sequentially. After forming a mask layer (not shown) using a photoresist in the selected region of the polysilicon layer 4 for the gate electrode, the polysilicon layer 4 and the gate electrode for the gate electrode through an etching process using the mask layer The oxide film 3 is sequentially etched to form a gate electrode. Through the impurity ion implantation process, impurities are implanted into the exposed semiconductor substrate 1 to form the junction part 5. After the interlayer insulating film 6 is formed on the entire structure including the gate electrode, a selected region of the interlayer insulating film 6 is etched to contact the junction 5 through a contact etching process to form a contact hole 7. do. A barrier metal layer (not shown) and a tungsten (W) layer 8 made of titanium / titanium nitride (Ti / TiN) are sequentially formed on the entire structure including the contact hole 7. By performing an etchback process on the entire structure, the exposed tungsten layer 8 and the barrier metal layer are sequentially etched to form a tungsten-plug 8.
도 1(c) 및 도 1(d)를 참조하여 설명하면, 상기 텅스텐 플러그(8)가 형성된 전체 구조상에 알루미늄층(9)을 형성한 후, 상기 알루미늄층(9)상에 산화막(도시 안됨)을 형성한다. 상기 산화막상에 포토레지스트를 이용한 마스크층(도시 안됨)을 형성한 후, 상기 마스크층을 이용한 식각 공정을 통해 산화막을 식각하여 산화막 패턴을 형성한다. 상기 산화막 패턴을 식각 마스크로 이용한 식각 공정을 통해 상기 알루미늄층(9)의 선택된 영역을 식각하여 금속 배선(9)을 형성한다.Referring to FIGS. 1C and 1D, after forming the aluminum layer 9 on the entire structure in which the tungsten plug 8 is formed, an oxide film (not shown) is formed on the aluminum layer 9. ). After forming a mask layer (not shown) using a photoresist on the oxide film, the oxide film is etched through an etching process using the mask layer to form an oxide pattern. The metal wiring 9 is formed by etching the selected region of the aluminum layer 9 through an etching process using the oxide layer pattern as an etching mask.
상기 금속 배선(9)은 상부 및 하부에 티타늄 나이트라이드(TiN)이 형성되거나 하부에 티타늄 나이트라이드(TiN), 상부에 SiON이 형성되어 있다.Titanium nitride (TiN) is formed at the top and bottom of the metal wire 9, or titanium nitride (TiN) is formed at the bottom and SiON is formed at the top.
상기 공정에서는 텅스텐층(8) 식각 및 알루미늄층(9) 식각 등 2회의 식각 공정을 수행한다. 이때, 텅스텐층(8) 식각 및 알루미늄층(9) 식각시, 모두 Cl2를 주 식각제(etchant)로 식각할 경우 PFC 가스를 사용하지 않고 금속 배선을 형성할 수 있으므로 환경 문제의 개선이 가능하게 된다.In the process, two etching processes such as tungsten layer 8 etching and aluminum layer 9 etching are performed. At this time, when etching the tungsten layer 8 and the aluminum layer 9, when Cl 2 is etched as the main etchant, metal wiring can be formed without using PFC gas, thereby improving environmental problems. Done.
이와 같은 Cl2를 이용한 텅스텐층(8) 및 알루미늄층(9)의 식각 메카니즘을 반응식으로 표현하면 하기 [화학식 1] 및 [화학식 2]와 같다.The etching mechanism of the tungsten layer 8 and the aluminum layer 9 using Cl 2 is represented by the following reaction formulas [Formula 1] and [Formula 2].
여기서, O2대신에 CO나 H2O를 대용하여 사용할 수 있다.Here, CO or H 2 O can be used in place of O 2 .
상기 [화학식 1] 및 [화학식 2]와 같이 PFC 가스의 사용없이 텅스텐 에치백 공정과 금속 배선 공정을 수행할 수 있다.As shown in [Formula 1] and [Formula 2] it is possible to perform a tungsten etchback process and a metal wiring process without the use of PFC gas.
도 2(a) 및 도 2(b)는 본 발명의 다른 실시예에 적용되는 금속 배선 형성 방법을 도시한 단면도이다.2 (a) and 2 (b) are cross-sectional views illustrating a metal wiring forming method applied to another embodiment of the present invention.
도 2(a)를 참조하여 설명하면, 반도체 기판(11)에 필드 산화막(12)을 형성하여 액티브 영역을 정의한 후, 상기 액티브 영역상에 게이트 산화막(13) 및 게이트 전극용 폴리실리콘층(14)을 순차적으로 형성한다. 상기 게이트 전극용 폴리실리콘층(14)의 선택된 영역에 포토레지스트를 이용한 마스크층(도시 안됨)을 형성한 후, 상기 마스크층을 이용한 식각 공정을 통해 상기 게이트 전극용 폴리실리콘층(14) 및 게이트 산화막(13)을 순차적으로 식각하여 게이트 전극을 형성한다. 불순물 이온 주입 공정을 통해, 상기 노출된 반도체 기판(11)에 불순물을 주입하여 접합부(15)를 형성한다. 상기 게이트 전극을 포함하는 전체 구조상에 층간 절연막(16)을 형성한 후, 콘택 식각 공정을 통해 접합부(15)에 접촉되도록 상기 층간 절연막(16)의 선택된 영역을 식각하여 콘택홀(17)을 형성한다. 상기 콘택홀(17)을 포함하는 전체 구조상에 티타늄/티타늄나이트라이드(Ti/TiN)로 이루어진 장벽 금속층(도시 안됨) 및 제 1 텅스텐(W)층(18)을 순차적으로 형성한다.Referring to FIG. 2A, after the field oxide film 12 is formed on the semiconductor substrate 11 to define an active region, the gate oxide film 13 and the polysilicon layer 14 for the gate electrode are formed on the active region. ) Are formed sequentially. After forming a mask layer (not shown) using a photoresist in a selected region of the polysilicon layer 14 for the gate electrode, the polysilicon layer 14 and the gate electrode for the gate electrode through an etching process using the mask layer The oxide film 13 is sequentially etched to form a gate electrode. Through the impurity ion implantation process, impurities are implanted into the exposed semiconductor substrate 11 to form the junction part 15. After the interlayer insulating layer 16 is formed on the entire structure including the gate electrode, the selected region of the interlayer insulating layer 16 is etched to contact the junction 15 through a contact etching process to form the contact hole 17. do. A barrier metal layer (not shown) made of titanium / titanium nitride (Ti / TiN) and a first tungsten (W) layer 18 are sequentially formed on the entire structure including the contact hole 17.
도 2(b)를 참조하여 설명하면, 상기 전체 구조상에 에치백(etchback) 공정을 실시하므로서 노출된 제 1 텅스텐층(18) 및 장벽 금속층을 순차적으로 식각하여 텅스텐 플러그(18; W-plug)를 형성한다. 상기 텅스텐 플러그(18)가 형성된 전체 구조상에 제 2 텅스텐층(19)을 형성한 후, 상기 제 2 텅스텐층(19)상에 산화막(도시 안됨)을 형성한다. 상기 산화막상에 포토레지스트를 이용한 마스크층(도시 안됨)을 형성한 후, 상기 마스크층을 이용한 식각 공정을 통해 산화막을 식각하여 산화막 패턴을 형성한다. 상기 산화막 패턴을 식각 마스크로 이용한 식각 공정을 통해 상기 제 2 텅스텐층(19)의 선택된 영역을 식각하여 금속 배선(19)을 형성한다.Referring to FIG. 2 (b), the first tungsten layer 18 and the barrier metal layer exposed by performing an etchback process on the entire structure are sequentially etched to form a tungsten plug 18. To form. After the second tungsten layer 19 is formed on the entire structure in which the tungsten plug 18 is formed, an oxide film (not shown) is formed on the second tungsten layer 19. After forming a mask layer (not shown) using a photoresist on the oxide film, the oxide film is etched through an etching process using the mask layer to form an oxide pattern. The metal wiring 19 is formed by etching the selected region of the second tungsten layer 19 through an etching process using the oxide layer pattern as an etching mask.
상기 금속 배선(19)은 하부에 티타늄/티타늄나이트라이드(Ti/TiN), 상부에 티타늄 나이트라이드(TiN)이 형성되거나, 하부에 티타늄/티타늄나이트라이드(Ti/ TiN), 상부에 SiON이 형성되어 있다.The metal wire 19 has titanium / titanium nitride (Ti / TiN) at the bottom, titanium nitride (TiN) at the top, or titanium / titanium nitride (Ti / TiN) at the bottom, and SiON is formed on the top. It is.
도 1에서 설명한 텅스텐 플러그(18) 및 금속 배선(19)을 형성하기 위한 식각 공정은 2회의 식각 공정을 수행해야 하므로 공정이 복잡하고, 특히 플러그 로스(plug loss)가 심할 경우 알루미늄층(19)의 형성 공정이 용이하지 않으므로, 상기 도 2에 도시된 바와 같이 공정 단순화를 위해 텅스텐 만으로 금속 배선을 형성할 수 있다. 이때, Cl2가스와 산소 함유 가스를 식각 가스로 사용하므로서 PFC 가스의 방출없이 금속 배선을 형성할 수 있다.The etching process for forming the tungsten plug 18 and the metal wiring 19 described in FIG. 1 requires two etching processes, and the process is complicated. In particular, when the plug loss is severe, the aluminum layer 19 Since the process of forming is not easy, as shown in FIG. 2, metal wires may be formed of tungsten only to simplify the process. At this time, by using the Cl 2 gas and the oxygen-containing gas as an etching gas, the metal wiring can be formed without the release of the PFC gas.
도 3(a) 및 도 3(b)는 본 발명의 또다른 실시예에 적용되는 금속 배선 형성 방법을 도시한 단면도이다.3 (a) and 3 (b) are cross-sectional views illustrating a metal wiring forming method applied to another embodiment of the present invention.
도 3(a)를 참조하여 설명하면, 반도체 기판(21)에 필드 산화막(22)을 형성하여 액티브 영역을 정의한 후, 상기 액티브 영역상에 게이트 산화막(23) 및 게이트 전극용 폴리실리콘층(24)을 순차적으로 형성한다. 상기 게이트 전극용 폴리실리콘층(24)의 선택된 영역에 포토레지스트를 이용한 마스크층(도시 안됨)을 형성한 후, 상기 마스크층을 이용한 식각 공정을 통해 상기 게이트 전극용 폴리실리콘층(24) 및 게이트 산화막(23)을 순차적으로 식각하여 게이트 전극을 형성한다. 불순물 이온 주입 공정을 통해, 상기 노출된 반도체 기판(21)에 불순물을 주입하여 접합부(25)를 형성한다. 상기 게이트 전극을 포함하는 전체 구조상에 층간 절연막(26)을 형성한 후, 콘택 식각 공정을 통해 접합부(25)에 접촉되도록 상기 층간 절연막(26)의 선택된 영역을 식각하여 콘택홀(27)을 형성한다. 상기 콘택홀(27)을 포함하는 전체 구조상에 티타늄/티타늄나이트라이드(Ti/TiN)로 이루어진 장벽 금속층(도시 안됨) 및 제 1 텅스텐(W)층(28)을 순차적으로 형성한다. 상기 전체 구조상에 에치백(etchback) 공정을 실시하므로서 노출된 제 1 텅스텐층(28) 및 장벽 금속층을 순차적으로 식각하여 텅스텐 플러그(28; W-plug)를 형성한다. 상기 텅스텐 플러그(28)가 형성된 전체 구조상에 제 2 텅스텐층(29) 및 알루미늄층(30)을 순차적으로 형성한다.Referring to FIG. 3A, after forming the field oxide film 22 on the semiconductor substrate 21 to define an active region, the gate oxide film 23 and the polysilicon layer 24 for the gate electrode 24 are formed on the active region. ) Are formed sequentially. After forming a mask layer (not shown) using a photoresist in a selected region of the polysilicon layer 24 for the gate electrode, the polysilicon layer 24 and the gate electrode for the gate electrode through an etching process using the mask layer The oxide film 23 is sequentially etched to form a gate electrode. Through the impurity ion implantation process, impurities are implanted into the exposed semiconductor substrate 21 to form the junction part 25. After the interlayer insulating layer 26 is formed on the entire structure including the gate electrode, the selected region of the interlayer insulating layer 26 is etched to contact the junction portion 25 through a contact etching process to form the contact hole 27. do. A barrier metal layer (not shown) made of titanium / titanium nitride (Ti / TiN) and a first tungsten (W) layer 28 are sequentially formed on the entire structure including the contact hole 27. By performing an etchback process on the entire structure, the exposed first tungsten layer 28 and the barrier metal layer are sequentially etched to form a tungsten plug 28 (W-plug). The second tungsten layer 29 and the aluminum layer 30 are sequentially formed on the entire structure in which the tungsten plug 28 is formed.
도 3(b)를 참조하여 설명하면, 상기 알루미늄층(30)상에 산화막(도시 안됨)을 형성한 후, 상기 산화막상에 포토레지스트를 이용한 마스크층(도시 안됨)을 형성한다. 상기 마스크층을 이용한 식각 공정을 통해 산화막을 식각하여 산화막 패턴을 형성한다. 상기 산화막 패턴을 식각 마스크로 이용한 식각 공정을 통해 상기 층간 절연막(26)이 노출되도록 상기 상기 알루미늄층(30) 및 제 2 텅스텐층(29)의 선택된 영역을 식각하여 알루미늄/텅스텐의 금속 배선(31)을 형성한다.Referring to FIG. 3B, an oxide film (not shown) is formed on the aluminum layer 30, and then a mask layer (not shown) using a photoresist is formed on the oxide layer. The oxide layer is etched through an etching process using the mask layer to form an oxide layer pattern. A selected region of the aluminum layer 30 and the second tungsten layer 29 is etched to expose the interlayer insulating layer 26 through an etching process using the oxide layer pattern as an etching mask. ).
상기 알루미늄/텅스텐의 금속 배선(31)은 하부에 티타늄/티타늄나이트라이드(Ti/TiN), 상부에 티타늄 나이트라이드(TiN)가 형성되어 있다.The metal wire 31 of aluminum / tungsten has titanium / titanium nitride (Ti / TiN) at the bottom and titanium nitride (TiN) at the top.
상기 공정에서 처럼, 금속 배선(31)의 텅스텐층(29)의 낮은 전도도와 텅스텐 플러그(28)의 공정의 복잡성을 해결하기 위해 알루미늄/텅스텐의 적층 구조를 사용할 경우에도 PFC 가스의 사용없이 식각할 수 있다. 상기 알루미늄/텅스텐의 적층을 식각하는데, Cl2와 산소 함유 가스를 사용하므로서 텅스텐과 알루미늄의 식각시 주 식각 가스의 변화없이 식각할 수 있으므로 PFC 가스를 사용하지 않을 뿐만 아니라 장비의 유지 관리에 있어서도 유리하다.As in the above process, even in the case of using a laminated structure of aluminum / tungsten to solve the low conductivity of the tungsten layer 29 of the metal wiring 31 and the complexity of the process of the tungsten plug 28, the etching can be performed without using PFC gas. Can be. In etching the aluminum / tungsten stack, Cl 2 and oxygen-containing gas can be etched without changing the main etching gas when tungsten and aluminum are etched, so that PFC gas is not used and glass is also used for equipment maintenance. Do.
상술한 각 실시예에서 알 수 있듯이, 텅스텐층의 식각시에는 식각 가스로 종래의 SF6대신에 Cl2/O2혼합 가스를 사용하여 지구 온난화 현상의 유발을 방지할 수 있는데, 이때 대체 식각 가스로서 Cl2/O2대신에 Cl2/CO 또는 Cl2/H2O 혼합 가스를 사용할 수 있다.As can be seen in each of the above-described embodiments, when the tungsten layer is etched, it is possible to prevent the occurrence of global warming by using a Cl 2 / O 2 mixed gas instead of the conventional SF 6 as an etching gas. As an alternative, Cl 2 / CO or Cl 2 / H 2 O mixed gas can be used instead of Cl 2 / O 2 .
이와 같이, Cl2가스와 산소 함유 가스는 상기 각 실시예의 공정중에서 특히, 텅스텐 플러그를 형성하기 위한 에치백 공정, 텅스텐 금속 배선 형성 공정, 알루미늄/텅스텐 금속 배선 형성 공정시 식각 가스로서 이용된다. 도 1 및 도 2에 도시된 이를 이용한 텅스텐 식각 공정시에는 척(chuck) 온도를 -40 내지 100 ℃의 온도 범위에서 실시하고, 도 3에 도시된 알루미늄/텅스텐 적층 구조의 식각 공정시에는 척(chuck) 온도를 -40 내지 100 ℃의 온도 범위에서 온도의 범위없이 텅스텐과 알루미늄이 모두 식각되도록 실시한다. 그리고 Cl2가스와 산소 함유 가스의 혼합비는 0.01 내지 100 의 범위이고, 식각 소오스(source)로는 ICP, ECR, 헬리콘(helicon), 헬리컬(helical) 소오스를 사용한다.As such, the Cl 2 gas and the oxygen-containing gas are used as an etching gas during the etch back process, the tungsten metal wiring forming process, and the aluminum / tungsten metal wiring forming process, particularly in the processes of the above embodiments. In the tungsten etching process using the same shown in FIGS. 1 and 2, the chuck temperature is performed at a temperature range of −40 to 100 ° C., and the chuck may be used during the etching process of the aluminum / tungsten laminate structure shown in FIG. 3. chuck) The temperature is carried out so that both tungsten and aluminum are etched without a temperature range in the temperature range of -40 to 100 ° C. In addition, the mixing ratio of the Cl 2 gas and the oxygen-containing gas is in the range of 0.01 to 100, and ICP, ECR, helicon, and helical source are used as an etching source.
상술한 바와 같이, 본 발명에 의하면 텅스텐 및 알루미늄의 식각 특성에 영향을 주지 않으면서 PFC 가스인 SF6를 대체하므로서 지구의 온난화 지수를 수 만배 낮출 수 있어 환경 문제를 개선하는데 탁월한 효과가 있다. 더불어, 현재 PFC 감축을 위한 글로벌 유니트(Global Unit)가 조직되어 있는 현실에서 이를 선도할 수 있으므로 국가적 위상을 높일 수 있고, 향후 환경 문제에 관련된 무역 규제에도 적절히 대처할 수 있다.As described above, according to the present invention, by replacing SF 6 , which is a PFC gas, without affecting the etching characteristics of tungsten and aluminum, the global warming index can be lowered by several tens of times, thereby improving the environmental problems. In addition, the global unit for PFC reduction is now organized so that it can take the lead in raising the national status and respond appropriately to trade regulations related to environmental issues in the future.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061436A KR20000044933A (en) | 1998-12-30 | 1998-12-30 | Method for etching metal layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061436A KR20000044933A (en) | 1998-12-30 | 1998-12-30 | Method for etching metal layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000044933A true KR20000044933A (en) | 2000-07-15 |
Family
ID=19568188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061436A KR20000044933A (en) | 1998-12-30 | 1998-12-30 | Method for etching metal layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000044933A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017019312A1 (en) * | 2015-07-24 | 2017-02-02 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and techniques to treat substrates using directional plasma and point of use chemistry |
| US9706634B2 (en) | 2015-08-07 | 2017-07-11 | Varian Semiconductor Equipment Associates, Inc | Apparatus and techniques to treat substrates using directional plasma and reactive gas |
| US10141161B2 (en) | 2016-09-12 | 2018-11-27 | Varian Semiconductor Equipment Associates, Inc. | Angle control for radicals and reactive neutral ion beams |
-
1998
- 1998-12-30 KR KR1019980061436A patent/KR20000044933A/en not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017019312A1 (en) * | 2015-07-24 | 2017-02-02 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and techniques to treat substrates using directional plasma and point of use chemistry |
| CN107851576A (en) * | 2015-07-24 | 2018-03-27 | 瓦里安半导体设备公司 | The equipment of substrate and technology are handled using directional plasma and point of use chemistry |
| US10128082B2 (en) | 2015-07-24 | 2018-11-13 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and techniques to treat substrates using directional plasma and point of use chemistry |
| US10600616B2 (en) | 2015-07-24 | 2020-03-24 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and techniques to treat substrates using directional plasma and point of use chemistry |
| CN107851576B (en) * | 2015-07-24 | 2021-07-06 | 瓦里安半导体设备公司 | Apparatus, system and method for processing a substrate |
| US9706634B2 (en) | 2015-08-07 | 2017-07-11 | Varian Semiconductor Equipment Associates, Inc | Apparatus and techniques to treat substrates using directional plasma and reactive gas |
| US10141161B2 (en) | 2016-09-12 | 2018-11-27 | Varian Semiconductor Equipment Associates, Inc. | Angle control for radicals and reactive neutral ion beams |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599829B2 (en) | Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization | |
| KR100799125B1 (en) | Method for manufacturing a semiconductor device having a capacitor | |
| US5521121A (en) | Oxygen plasma etch process post contact layer etch back | |
| KR100585007B1 (en) | Method for fabrication of semiconductor device capable of forming fine pattern | |
| US8084325B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH0653337A (en) | Manufacture of semiconductor device | |
| US6660652B2 (en) | Method for fabricating semiconductor device | |
| WO2004061917A1 (en) | Encapsulation of ferroelectric capacitors | |
| KR20000044933A (en) | Method for etching metal layer | |
| KR101670332B1 (en) | Semiconductor device with buried gate and method for manufacturing the same | |
| KR20000010390A (en) | Contact pad for semiconductor device and forming method thereof | |
| US20050048763A1 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| JP2005079390A (en) | Semiconductor device | |
| KR20000025686A (en) | Method for forming contact hole of semiconductor devices | |
| KR100600288B1 (en) | Method of forming a semiconductor device | |
| KR100835506B1 (en) | Manufacturing method of semiconductor device | |
| US6713363B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100194786B1 (en) | Semiconductor device manufacturing method | |
| KR100458081B1 (en) | Method for forming via hole of semiconductor device to improve step coverage of metal layer | |
| KR100539447B1 (en) | Method of forming a metal line in semiconductor device | |
| KR100996163B1 (en) | Method for manufacturing semiconductor device | |
| KR100524812B1 (en) | A forming method of bitline using ArF photolithography | |
| KR19990046952A (en) | Manufacturing Method of Semiconductor Device | |
| KR20080050784A (en) | Method of manufacturing a semiconductor memory device | |
| KR20050009896A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |