KR20000044246A - 펄스 레이더 모의 실험 장치 - Google Patents

펄스 레이더 모의 실험 장치 Download PDF

Info

Publication number
KR20000044246A
KR20000044246A KR1019980060737A KR19980060737A KR20000044246A KR 20000044246 A KR20000044246 A KR 20000044246A KR 1019980060737 A KR1019980060737 A KR 1019980060737A KR 19980060737 A KR19980060737 A KR 19980060737A KR 20000044246 A KR20000044246 A KR 20000044246A
Authority
KR
South Korea
Prior art keywords
pulse
output
flip
signal
flop
Prior art date
Application number
KR1019980060737A
Other languages
English (en)
Other versions
KR100277085B1 (ko
Inventor
손후락
노승욱
Original Assignee
박태진
삼성톰슨시에스에프 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박태진, 삼성톰슨시에스에프 주식회사 filed Critical 박태진
Priority to KR1019980060737A priority Critical patent/KR100277085B1/ko
Publication of KR20000044246A publication Critical patent/KR20000044246A/ko
Application granted granted Critical
Publication of KR100277085B1 publication Critical patent/KR100277085B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40Means for monitoring or calibrating
    • G01S7/4004Means for monitoring or calibrating of parts of a radar system
    • G01S7/4008Means for monitoring or calibrating of parts of a radar system of transmitters

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
펄스 레이더 모의 실험 장치
나. 발명이 해결하려고 하는 기술적 과제
소형 및 저비용으로 펄스 레이더 모의 실험 장치를 제공한다.
다. 그 발명의 해결방법의 요지
펄스 레이더 모의 실험 장치에 있어서, 레이더 송신신호의 펄스 입력시 가변저항을 사용한 알씨 지연회로를 통해 이를 지연하여 출력하는 펄스시간지연부와, 상기 펄스시간지연부의 상기 펄스 출력시 하이레벨로 변환하는 출력신호 발생하는 출력부와, 상기 출력부의 상기 하이레벨의 출력신호 발생시 가변 저항을 사용한 알씨 지연회로를 통해 소정 시간 지연후 상기 출력부의 상기 하이레벨 출력신호를 발생을 종료하는 신호를 발생하므로, 상기 출력부가 상기 소정 시간 지연에 따른 펄스폭을 갖는 펄스를 출력토록 하는 펄브폭가변부를 가진다.
라. 발명의 중요한 용도
펄스 레이더 모의 실험 장치에 적용된다.

Description

펄스 레이더 모의 실험 장치
본 발명은 펄스 레이더(pulse radar)의 정상동작 여부를 확인하기 위한 펄스 레이더 모의 실험 장치에 관한 것이다.
펄스 레이더는 항공, 선박 및 최근들어 차량간의 위치 확인 등의 다양한 분야에 사용되고 있다. 이러한 펄스 레이더는 예를 들어, 미합중국 특허번호 제4,896,116호(명칭: PULSE RADAR METHOD AND APPARATUS FOR DETECTING AN OBJECT) 또는 동 제5,047,780호(명칭: PULSE RADAR APPARATUS AND PULSE DISCRIMINATION CIRCUIT SUITABLE FOR INCORPORATION IN A PULSE RADAR APPARATUS)에 개시된 바를 들 수 있다.
상기 펄스 레이더를 제조 또는 사용시에 시스템의 신호수신단 또는 신호처리부의 신호수신 동작의 정상동작 여부를 확인하기 위한 테스트 및 모의 실험을 행한다. 이러한 모의 실험은 통상적으로 레이더 송신 신호에 따른 적절한 발생 타이밍 또는 지속 타이밍을 갖는 펄스를 수신신호인양 신호수신단으로 제공하여 이에 따른 동작 여부를 확인한다. 이때 상기한 모의 실험용 펄스를 발생하기 위하여 일반적으로 펄스 발생기(pulse generator)를 사용하였다. 그런데, 상기 펄스 발생기는 비교적 고가이며, 또한 부피 및 무게가 커서 운반, 보관 및 설치에 어려움이 많았다.
따라서 본 발명의 목적은 소형 및 저비용으로 펄스 레이더 모의 실험 장치를 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 펄스 레이더 모의 실험 장치에 있어서, 레이더 송신신호의 펄스 입력시 가변저항을 사용한 알씨 지연회로를 통해 이를 지연하여 출력하는 펄스시간지연부와, 상기 펄스시간지연부의 상기 펄스 출력시 하이레벨로 변환하는 출력신호 발생하는 출력부와, 상기 출력부의 상기 하이레벨의 출력신호 발생시 가변 저항을 사용한 알씨 지연회로를 통해 소정 시간 지연후 상기 출력부의 상기 하이레벨 출력신호를 발생을 종료하는 신호를 발생하므로, 상기 출력부가 상기 소정 시간 지연에 따른 펄스폭을 갖는 펄스를 출력토록 하는 펄브폭가변부를 가짐을 특징으로 한다.
도 1은 본 발명의 일 실시예에 따른 펄스 레이더 모의 실험 장치의 회로도
도 2는 도 1의 각 부 입출력 신호 파형도
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
도 1은 본 발명의 일 실시예에 따른 펄스 레이더 모의 실험 장치의 회로도이다. 도 1을 참조하면, 본 발명에 따른 장치는 레이더 송신신호의 펄스 입력시 이를 소정 시간 지연하여 출력하는 펄스시간지연부(10)와, 상기 지연된 펄스의 입력시 가변되는 펄스폭을 갖는 펄스를 마치 수신 펄스인양 출력하는 출력부(U2)와, 상기 출력부의 상기 펄스폭을 가변하는 펄스폭가변부(20)로 이루어진다.
상기 펄스시간지연부(10)는 알씨(RC) 지연회로를 이용하여 상기 레이저 송신신호의 펄스가 입력될 경우에 이를 지연하게 된다. 또한 상기 RC 지연회로를 구성하는 저항은 본원 발명의 특징에 따라 가변저항(R1)으로 구성되며, 이에 따라 사용자가 상기 가변저항(R1)의 저항값을 가변하므로 상기 지연시간을 조절할 수 있도록 한다. 상기 출력부(U2)는 상기 펄스시간지연부(10)의 상기 펄스 출력시 하이레벨로 변환하는 출력신호 발생한다. 펄스폭가변부(20)은 RC 지연회로를 구비하며, 상기 출력부(U2)의 상기 하이레벨의 출력신호 발생시 상기 RC 지연회로를 통해 소정 시간 지연후 상기 출력부(U2)의 상기 하이레벨 출력신호를 발생을 종료하는 신호를 발생한다. 이에 따라 상기 출력부(U2)가 상기 소정 시간 지연에 따른 펄스폭을 갖는 펄스를 출력토록 한다. 또한 펄스폭가변부(20)의 RC 회로를 구성하는 저항은 본원 발명의 특징에 따라 가변저항(R2)으로 구성되며, 이에 따라 사용자가 상기 가변저항(R2)의 저항값을 가변하므로 상기 펄스폭을 조절할 수 있도록 한다.
상기한 바와 같은 펄스 레이더 모의 실험 장치의 상세 구성 및 동작을 이하 도 1 및 도 2를 참조하여 상세히 설명하기로 한다. 도 2는 도 1의 각 부 입출력 신호 파형도이다. 레이더 송신신호의 펄스가 펄스시간지연부(10)에 입력되면, 이는 도 2의 U1입력신호(I/S)로서, 펄스시간지연부(10)의 제1D플립플롭(U1)의 클럭신호로 제공된다. 상기 제1D플립플롭(U1)의 D입력단자는 예를 들어, 5V의 전원전압(Vcc)에 접속되도록 구성되어, 상기 클럭신호의 입력시 제1D플립플롭(U1)의 Q출력은 "하이(high)" 레벨이 된다. 상기 제1D플립플롭(U1)의 Q출력은 제1인버터(I1)를 거친 다음 RC 지연회로로 제공되며 또한 출력부를 구성하는 제2D플립플롭(U2)의 반전 클리어단자(CLR)로 제공된다. RC 지연회로를 거친 제1D플립플롭(U1)의 Q출력은 제2인버터(I2)를 거쳐 상기 제2D플립플롭(U2)의 클럭신호로 제공된다. 따라서, 상기 제1D플립플롭(U1)의 입력신호의 입력시기와, 제2D플립플롭(U2)의 클럭신호 발생시기에는 도 2에 도시된 바와 같이 어느 정도 지연된 시간(t1)이 있게 된다. 상기 제2D플립플롭(U2)의 D입력단자는 전원전압(Vcc)에 접속되도록 구성되어, 상기 클럭신호의 입력시 제2D플립플롭(U2)의 Q출력은 도 2에 도시된 바와 같이, "하이" 레벨이 된다. 상기 제2D플립플롭(U2)의 Q출력은 본 발명 장치의 전체 출력(0/I)으로 사용된다.
한편, 상기 제2D플립플롭(U2)의 /Q출력은 펄스폭가변부(20)로 제공되며, 펄스폭가변부(20)의 제3인버터(I3)를 거쳐, 도 2에 도시된 바와 같은 파형으로, 제3D플립플롭(U3)의 클럭신호로 제공된다. 제3D플립플롭(U3)의 D입력단자는 전원전압(Vcc)에 접속되도록 구성되어, 상기 클럭신호의 입력시 제3D플립플롭(U3)의 Q출력은 도 2에 도시된 바와 같이, "하이" 레벨이 된다. 상기 제3D플립플롭(U3)의 Q출력은 제4인버터(I4)를 거친 다음 RC 지연회로로 제공되며 또한 제4D플립플롭(U4)의 반전 클리어단자(CLR)로 제공된다. RC 지연회로를 거친 제3D플립플롭(U3)의 Q출력은 제5인버터(I5)를 거쳐 상기 제4D플립플롭(U4)의 클럭신호로 제공된다. 따라서, 상기 제3D플립플롭(U3)의 "하이"레벨의 Q출력의 발생시기와, 제4D플립플롭(U4)의 클럭신호 제공시기에는 도 2에 도시된 바와 같이 어느 정도 지연된 시간(t2)이 있게 된다. 상기 제4D플립플롭(U4)의 D입력단자는 전원전압(Vcc)에 접속되도록 구성되어, 상기 클럭신호의 입력시 제4D플립플롭(U4)의 Q출력은 "하이" 레벨이 되며 /Q출력은 도 2에 도시된 바와 같이 "로우"레벨로 전환된다. 상기 제4D플립플롭(U4)의 /Q출력은 상기 제1, 제3D플립플롭(U1, U3)의 반전 클리어 단자에 제공되도록 구성되어, 상기 /Q출력이 "로우"레벨로 전환될 때 폴링 에지(falling edge)에서 상기 제1, 제3D플립플롭(U1, U3)의 Q출력은 "로우"레벨로 전환된다. 상기 제1D플립플롭(U1)의 Q출력이 "로우"레벨로 전환됨에 따라, 이와 반전 클리어단으로 연결된 제2D플립플롭(U3)의 Q출력(O/S)은 "로우"레벨로 전환된다. 결국 상기한 구성 및 동작을 볼 때 펄스폭가변부(20)의 RC 지연회로의 지연시간만큼 상기 출력부, 즉 제2D플립플롭(U2)의 "하이"레벨의 펄스폭이 유지됨을 볼 수 있다.
상기와 같은 구성 및 동작에 의해 본 발명의 특징에 따른 펄스 레이더의 모의 실험 장치가 구성될 수 있다.
한편 상기한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 청구범위와 청구의 범위의 균등한 것에 의하여 정하여져야 할 것이다.
상기한 바와 같이 본 발명은 펄스 레이더 모의 실험 장치에 있어서, 레이더 송신신호의 펄스 입력시 가변저항을 사용한 알씨 지연회로를 통해 이를 지연하여 출력하는 펄스시간지연부와, 상기 펄스시간지연부의 상기 펄스 출력시 하이레벨로 변환하는 출력신호 발생하는 출력부와, 상기 출력부의 상기 하이레벨의 출력신호 발생시 가변 저항을 사용한 알씨 지연회로를 통해 소정 시간 지연후 상기 출력부의 상기 하이레벨 출력신호를 발생을 종료하는 신호를 발생하므로, 상기 출력부가 상기 소정 시간 지연에 따른 펄스폭을 갖는 펄스를 출력토록 하는 펄브폭가변부를 가지며, 상기 RC 지연회로의 가변 저항의 저항값을 조절함으로, 출력펄스의 발생 시기 및 펄스폭을 조절할 수 있으므로, 소형 및 저비용으로 펄스 레이더 모의 실험 장치를 제공할 수 있다.

Claims (1)

  1. 펄스 레이더 모의 실험 장치에 있어서,
    레이더 송신신호의 펄스 입력시 가변저항을 사용한 알씨 지연회로를 통해 이를 지연하여 출력하는 펄스시간지연부와,
    상기 펄스시간지연부의 상기 펄스 출력시 하이레벨로 변환하는 출력신호 발생하는 출력부와,
    상기 출력부의 상기 하이레벨의 출력신호 발생시 가변 저항을 사용한 알씨 지연회로를 통해 소정 시간 지연후 상기 출력부의 상기 하이레벨 출력신호를 발생을 종료하는 신호를 발생하므로, 상기 출력부가 상기 소정 시간 지연에 따른 펄스폭을 갖는 펄스를 출력토록 하는 펄브폭가변부를 포함하여 구성함을 특징으로 하는 모의 실험 장치.
KR1019980060737A 1998-12-30 1998-12-30 펄스 레이더 모의 실험 장치 KR100277085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060737A KR100277085B1 (ko) 1998-12-30 1998-12-30 펄스 레이더 모의 실험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060737A KR100277085B1 (ko) 1998-12-30 1998-12-30 펄스 레이더 모의 실험 장치

Publications (2)

Publication Number Publication Date
KR20000044246A true KR20000044246A (ko) 2000-07-15
KR100277085B1 KR100277085B1 (ko) 2001-01-15

Family

ID=19567501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060737A KR100277085B1 (ko) 1998-12-30 1998-12-30 펄스 레이더 모의 실험 장치

Country Status (1)

Country Link
KR (1) KR100277085B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610563A (zh) * 2017-11-01 2018-01-19 苏畅 一种自由落体实验装置
KR102560438B1 (ko) * 2022-12-21 2023-07-27 한화시스템(주) 레이다 송수신기의 다기능 임무를 수행하기 위한 로드 가변 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610563A (zh) * 2017-11-01 2018-01-19 苏畅 一种自由落体实验装置
CN107610563B (zh) * 2017-11-01 2024-05-07 南京晴良造科技有限公司 一种自由落体实验装置
KR102560438B1 (ko) * 2022-12-21 2023-07-27 한화시스템(주) 레이다 송수신기의 다기능 임무를 수행하기 위한 로드 가변 장치

Also Published As

Publication number Publication date
KR100277085B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US5003194A (en) Formatter circuit for generating short and variable pulse width
KR100235386B1 (ko) 지연시간 측정방법 및 그것에 사용되는 랜덤 펄스열 발생회로
US7124155B2 (en) Latching electronic circuit for random number generation
KR980006247A (ko) 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로
US6064247A (en) Multiple frequency clock generation and synchronization
CA1062343A (en) Frequency correction arrangement
US7339853B2 (en) Time stamping events for fractions of a clock cycle
KR100277085B1 (ko) 펄스 레이더 모의 실험 장치
TW362173B (en) Meta-hardened flip-flop
KR20030031860A (ko) 디지털 필터 및 디지털 신호 필터링 방법
KR960015215A (ko) 에지 트리거 래치를 갖춘 레벨 센서티브 래치를 에뮬레이션하는 시뮬레이션 방법 및 장치
US6172544B1 (en) Timing signal generation circuit for semiconductor test system
US20040155688A1 (en) Pulse generating circuit
KR0141711B1 (ko) 상승/하강 에지 검출장치
CN114679158B (zh) 周期信号发生装置、信号处理系统及其周期信号发生方法
KR100236083B1 (ko) 펄스 발생회로
KR200222679Y1 (ko) 입력신호의 상승에지 및 하강에지의 선택적 검출장치
KR940015751A (ko) 저 전력 소모 통신 장치
KR910017772A (ko) 전자식 인버터의 주파수 제어 방법 및 장치
KR100328849B1 (ko) 액정표시소자의모드선택회로
US6400188B1 (en) Test mode clock multiplication
KR19990053199A (ko) 테스트를 위한 고속 싱크로너스 메모리 소자
KR100192977B1 (ko) 파형 발생 회로
KR940012090A (ko) 클럭분주회로
KR970019037A (ko) 클럭발생기의 듀티 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051004

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee