KR20000044198A - Thin film micromirror array-actuated device and manufacturing method thereof - Google Patents

Thin film micromirror array-actuated device and manufacturing method thereof Download PDF

Info

Publication number
KR20000044198A
KR20000044198A KR1019980060689A KR19980060689A KR20000044198A KR 20000044198 A KR20000044198 A KR 20000044198A KR 1019980060689 A KR1019980060689 A KR 1019980060689A KR 19980060689 A KR19980060689 A KR 19980060689A KR 20000044198 A KR20000044198 A KR 20000044198A
Authority
KR
South Korea
Prior art keywords
layer
lower electrode
actuator
support
electrode
Prior art date
Application number
KR1019980060689A
Other languages
Korean (ko)
Inventor
황규호
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980060689A priority Critical patent/KR20000044198A/en
Publication of KR20000044198A publication Critical patent/KR20000044198A/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/904—Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

PURPOSE: A manufacturing method of the TMA device is provided to increase the driving angle of the actuator and to prevent bending phenomena of the actuator by disallowing the first and second electrodisplacive being formed on the connection part of the lower electrode and to improve screen image. CONSTITUTION: A device comprises an active matrix(100), a substrate(101), a transistor(120), a first metal layer(135), a first protection layer(140), a second metal layer(145), a second protection layer(150), an etching preventing layer(155), a first sacrificial layer(160), a supporting layer(170), a first anchor(171), and a supporting line(174). A manufacturing method comprises a step of providing the active matrix including the first metal layer which has the drain pad extended from the drain of the transistor; a step of forming a first layer, a second layer, a lower electrode layer and upper electrode layer on the upper part of the active matrix; a step of forming the actuator including the first and second upper electrode, first and second electrodisplacives and the lower electrode by patterning the lower part electrode layer, the second layer and the upper part electrode layer sequentially; and a step of forming a first and second aperture part which penetrates the supporting layer.

Description

박막형 광로조절 장치 및 그 제조방법Thin film type optical path control device and its manufacturing method

본 발명은 TMA(Thin-film Micromirror Array-actuated)를 이용한 박막형 광로조절 장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 소자의 크기가 제한되는 상태에서도 액츄에이터의 구동각도의 균일성을 확보하는 동시에 액츄에이터의 구동각도를 극대화할 수 있는 박막형 광로조절 장치 및 그 제조방법에 관한 것이다.The present invention relates to a thin film type optical path control device using a thin-film micromirror array-actuated (TMA) and a method for manufacturing the same. More specifically, the uniformity of the driving angle of the actuator is ensured even when the size of the device is limited. It relates to a thin film type optical path control device and a method for manufacturing the same that can maximize the driving angle of the actuator.

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로조절 장치 또는 공간적 광변조기(spatial light modulator)는 광통신, 화상처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로 이러한 광변조기를 이용한 화상처리 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상표시 장치(direct-view image display device)와 투사형 화상표시 장치(projection-type image display device)로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto a screen may be applied to various fields such as optical communication, image processing, and information display devices. Typically, image processing apparatuses using such optical modulators are classified into a direct-view image display device and a projection-type image display device according to a method of displaying optical energy on a screen. do.

직시형 화상표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상표시 장치로는 액정표시 장치(LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광변조기 (reflective spatial light modulators)로 분류될 수 있다.An example of a direct view image display device is a CRT (Cathode Ray Tube), which is a so-called CRT device, which has excellent image quality but increases in weight and volume as the size of the screen increases, leading to increased manufacturing costs. There is. Projection type image display devices include liquid crystal display (LCD), deformable mirror device (DMD) and AMA. Such projection image display apparatuses can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.

LCD와 같은 전송 광변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정재료에 고유하게 존재하는 문제, 예를 들면 응답속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광변조기의 최대 광효율은 1∼2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, the light efficiency is low due to the polarity of the light, there is a problem inherent in the liquid crystal material, for example, the response speed is slow and its inside is easy to overheat. In addition, the maximum light efficiency of existing transmission optical modulators is limited to a range of 1-2% and requires dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, the contrast of the image projected on the screen is improved to obtain a brighter and clearer image.

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법을 사용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein in an active matrix including a transistor, processes it using a sawing method, and applies a mirror to the top. By installing. However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the deformation layer is slow.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로조절 장치(TMA)가 개발되었다. 이러한 박막형 광로조절 장치는 본 출원인이 1998년 6월 30일 대한민국 특허청에 특허출원한 특허출원 제98-26319호(발명의 명칭 : 광효율을 향상시킬 수 있는 박막형 광로조절 장치의 제조 방법)에 개시되어 있다.Accordingly, a thin film type optical path control device (TMA) that can be manufactured using a semiconductor manufacturing process has been developed. Such a thin film type optical path control device is disclosed in Korean Patent Application No. 98-26319 (name of the invention: a method of manufacturing a thin film type optical path control device that can improve the light efficiency) which the applicant has filed a patent with the Korean Patent Office on June 30, 1998. have.

도 1은 상기 선행 출원에 기재된 박막형 광로조절 장치의 사시도를 도시한 것이며, 도 2는 도 1의 장치를 A1-A2선으로 자른 단면도를 도시한 것이다.Figure 1 shows a perspective view of the thin film type optical path control device described in the preceding application, Figure 2 shows a cross-sectional view of the device of Figure 1 cut along the line A 1 -A 2 .

도 1 및 도 2를 참조하면, 상기 박막형 광로조절 장치는 액티브매트릭스(16), 지지요소(18), 액츄에이터(31) 및 거울(41)을 포함한다.1 and 2, the thin film type optical path control device includes an active matrix 16, a support element 18, an actuator 31, and a mirror 41.

액티브매트릭스(16)는 M×N(M, N은 자연수) 개의 MOS 트랜지스터(5)가 내장된 기판(1), 상기 트랜지스터(5)의 드레인(2) 및 소오스(3)로부터 연장되어 기판(1)의 상부에 형성된 제1 금속층(8)과 그 상부에 차례로 형성된 제1 보호층(9), 제2 금속층(10), 제2 보호층(12) 및 식각방지층(13)을 포함한다.The active matrix 16 extends from the substrate 1 in which M x N (M, N is a natural number) MOS transistors 5, the drain 2 and the source 3 of the transistor 5, The first metal layer 8 formed on the upper part of 1), and the first protective layer 9, the second metal layer 10, the second protective layer 12, and the etch stop layer 13 which are sequentially formed on the first metal layer 8 are included.

지지요소(18)는 지지라인(20), 지지층(19), 제1 앵커(21) 및 제2 앵커들(22a, 22b)을 포함한다. 지지라인(20) 및 지지층(19)은 제1 에어갭(15)을 개재하여 식각방지층(13)의 상에 수평하게 형성된다. 지지라인(20) 상에는 공통전극선(32)이 형성된다. 지지층(19)은 직사각고리의 형상으로 지지라인(20)과 동일 평면상에서 직교하는 방향을 따라 일체로 형성된다. 상기 지지층(19) 중 지지라인(20)과 직교하는 방향으로 수평하게 연장된 2개의 암들 사이의 하부에는 제1 앵커(21)가 상기 2개의 암들과 일체로 형성되어 식각방지층(13)에 부착되며, 상기 2개의 암들의 외측 하부에는 2개의 제2 앵커들(22a, 22b)이 상기 2개의 암들과 일체로 형성되어 식각방지층(13)에 부착된다. 제1 앵커(21)는 식각방지층(13) 중 아래에 제1 금속층(8)의 드레인패드가 위치한 부분 상에 형성되며, 제1 앵커(21)의 중앙부로부터 제1 금속층(8)의 드레인패드까지는 비어홀(38)이 형성된다.The support element 18 comprises a support line 20, a support layer 19, a first anchor 21 and second anchors 22a, 22b. The support line 20 and the support layer 19 are formed horizontally on the etch stop layer 13 via the first air gap 15. The common electrode line 32 is formed on the support line 20. The support layer 19 is integrally formed along the direction orthogonal to the support line 20 in the shape of a rectangular ring on the same plane. A first anchor 21 is integrally formed with the two arms and attached to the etch stop layer 13 at a lower portion between two arms horizontally extending in a direction orthogonal to the support line 20 of the support layer 19. Two second anchors 22a and 22b are integrally formed with the two arms and attached to the etch stop layer 13 at the outer lower portion of the two arms. The first anchor 21 is formed on a portion where the drain pad of the first metal layer 8 is positioned below the etch stop layer 13, and the drain pad of the first metal layer 8 is formed from the center of the first anchor 21. Until the via hole 38 is formed.

상기 액츄에이터(31)는 하부전극(24), 제1 변형층(26), 제2 변형층(27), 제1 상부전극(29) 그리고 제2 상부전극(30)을 포함한다. 하부전극(24)은 상기 지지라인(20)에 대하여 소정의 거리만큼 이격된 거울상의 'ㄷ'자의 형상을 가지며, 하부전극(24)의 일측에는 제1 앵커(21)를 향하여 계단형의 돌출부들이 서로 대응하여 형성된다. 하부전극(24)의 돌출부들은 각기 제1 앵커(21)에 형성된 비어홀(38)의 주위까지 연장된다. 비어컨택(39)은 제1 금속층(8)의 드레인패드로부터 비어홀(38)을 통하여 하부전극(24)의 돌출부들까지 형성되어 드레인패드와 하부전극(24)을 전기적으로 연결한다. 제1 및 제2 변형층(26, 27)은 각기 하부전극(24)의 2개의 암들의 상부에 형성되며, 제1 및 제2 상부전극(29, 30)은 각기 제1 및 제2 변형층(26, 27)의 상부에 형성된다.The actuator 31 includes a lower electrode 24, a first strained layer 26, a second strained layer 27, a first upper electrode 29, and a second upper electrode 30. The lower electrode 24 has a mirror-shaped 'c' shape spaced apart from the support line 20 by a predetermined distance, and one side of the lower electrode 24 has a stepped protrusion toward the first anchor 21. Are formed corresponding to each other. The protrusions of the lower electrode 24 extend to the periphery of the via hole 38 formed in the first anchor 21, respectively. The via contact 39 is formed from the drain pad of the first metal layer 8 to the protrusions of the lower electrode 24 through the via hole 38 to electrically connect the drain pad and the lower electrode 24. The first and second strained layers 26 and 27 are formed on the two arms of the lower electrode 24, respectively, and the first and second upper electrodes 29 and 30 are respectively the first and second strained layers. It is formed on top of 26 and 27.

제1 상부전극(29)의 일측으로부터 지지층(19)의 일부까지 제1 절연층(34)이 형성되며, 제1 상부전극(29)의 일측으로부터 제1 절연층(34) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제1 상부전극연결부재(36)가 형성된다. 또한, 제2 상부전극(30)의 일측으로부터 지지층(19)의 일부까지 제2 절연층(35)이 형성되며, 제2 상부전극(30)의 일측으로부터 제2 절연층(35) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제2 상부전극연결부재(37)가 형성된다.The first insulating layer 34 is formed from one side of the first upper electrode 29 to a part of the supporting layer 19, and the first insulating layer 34 and the supporting layer 19 from one side of the first upper electrode 29. The first upper electrode connecting member 36 is formed up to the common electrode line 32 through a portion of the upper electrode connecting member 36. In addition, a second insulating layer 35 is formed from one side of the second upper electrode 30 to a part of the support layer 19, and the second insulating layer 35 and the supporting layer (from one side of the second upper electrode 30) A second upper electrode connecting member 37 is formed up to the common electrode line 32 through a portion of 19.

상기 하부전극(24) 중 제1 및 제2 상부전극(29, 30)이 형성되지 않은 부분, 즉 지지라인(20)에 대하여 나란하게 형성된 부분에는 거울(41)을 지지하는 포스트(40)가 형성된다. 거울(41)은 포스트(40)에 의하여 중앙부가 지지되며 양측부가 제2 에어갭(43)을 개재하여 액츄에이터(31)의 상부에 수평하게 형성된다.A post 40 supporting the mirror 41 is formed at a portion of the lower electrode 24 in which the first and second upper electrodes 29 and 30 are not formed, that is, parallel to the support line 20. Is formed. The mirror 41 is centrally supported by the post 40, and both sides thereof are horizontally formed on the upper portion of the actuator 31 via the second air gap 43.

이하 상술한 박막형 광로조절 장치의 제조방법을 설명한다.Hereinafter, a method of manufacturing the above-described thin film type optical path control device will be described.

도 3a 내지 도 3c는 도 2에 도시한 장치의 제조방법을 설명하기 위한 도면들이다. 도 3a를 참조하면, n형 실리콘 웨이퍼인 기판(1)에 액티브영역 및 필드영역을 구분하기 위한 소자분리막(6)을 형성하고, 액티브영역의 상부에 폴리실리콘으로 구성된 게이트(4)를 형성한 후, 이온주입 공정으로 p+소오스(3) 및 드레인(2)을 형성함으로써, 기판(1)에 M×N개의 P-MOS 트랜지스터(5)를 형성한다.3A to 3C are diagrams for describing a method of manufacturing the apparatus shown in FIG. 2. Referring to FIG. 3A, an isolation layer 6 for dividing an active region and a field region is formed on a substrate 1, which is an n-type silicon wafer, and a gate 4 made of polysilicon is formed on the active region. After that, by forming the p + source 3 and the drain 2 by the ion implantation process, M x N P-MOS transistors 5 are formed on the substrate 1.

상기 트랜지스터(5)가 형성된 결과물의 상부에 산화물로 이루어진 절연막(7)을 형성한 후, 사진식각 방법으로 소오스(3) 및 드레인(2)의 일측 상부를 각기 노출시키는 개구부들을 형성한 다음, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(8)을 증착한 후 제1 금속층(8)을 패터닝한다. 제1 금속층(8)은 상기 트랜지스터(5)의 드레인(2)으로부터 제1 앵커(21)의 아래까지 연장되는 드레인패드를 포함한다.After the insulating film 7 made of oxide is formed on the upper part of the product on which the transistor 5 is formed, openings are formed to expose the upper portions of one side of the source 3 and the drain 2 by photolithography. After depositing the first metal layer 8 made of titanium, titanium nitride, tungsten, nitride, or the like on the resultant, the first metal layer 8 is patterned. The first metal layer 8 includes a drain pad extending from the drain 2 of the transistor 5 to the bottom of the first anchor 21.

제1 금속층(8) 및 기판(1)의 상부에는 트랜지스터(5)가 내장된 기판(1)이 손상을 입는 것을 방지하는 제1 보호층(9)이 형성된다. 제1 보호층(9)은 인실리케이트유리(PSG)를 화학기상증착(CVD) 방법으로 8000Å의 두께를 갖게 적층한다. 제1 보호층(9)의 상부에는 제2 금속층(10)이 형성된다. 제2 금속층(10)은 티타늄을 스퍼터링하여 300Å의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리기상증착(PVD) 방법으로 1200Å의 두께를 갖는 질화티타늄층을 형성함으로써 완성된다. 제2 금속층(10)은 입사광으로 인한 광누설전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(10) 중 후에 비어홀(38)이 형성될 부분인 그 아래에 제1 금속층(8)의 드레인패드가 위치한 부분을 식각하여 제2 금속층(10)에 홀(도시되지 않음)을 형성한다.The first protective layer 9 is formed on the first metal layer 8 and the substrate 1 to prevent the substrate 1 having the transistor 5 embedded therein from being damaged. The first protective layer 9 is laminated with an silicate glass (PSG) having a thickness of 8000 kPa by chemical vapor deposition (CVD). The second metal layer 10 is formed on the first protective layer 9. The second metal layer 10 is formed by sputtering titanium to form a titanium layer with a thickness of 300 kV, and then forming a titanium nitride layer having a thickness of 1200 kV on the titanium layer by physical vapor deposition (PVD). Is completed. The second metal layer 10 prevents the device from malfunctioning due to the leakage current caused by the incident light. Subsequently, a hole in the second metal layer 10 is etched by etching the portion of the second metal layer 10 where the drain pad of the first metal layer 8 is positioned below which the via hole 38 is to be formed. To form.

제2 금속층(10)의 상부에는 인실리케이트유리(PSG)를 화학기상증착 방법을 이용하여 2000Å 정도의 두께로 증착한 제2 보호층(12)이 형성된다. 제2 보호층(12)의 상부에는 제2 보호층(12) 및 기판(1) 상의 결과물들이 후속하는 식각공정 동안 식각되는 것을 방지하는 식각방지층(13)이 적층된다. 식각방지층(13)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온산화물로 이루어지며, 저압화학기상증착(LPCVD) 방법으로 0.2∼0.8㎛의 두께를 갖도록 형성한다.On the upper portion of the second metal layer 10, a second protective layer 12 in which the silicate glass PSG is deposited to a thickness of about 2000 kPa using a chemical vapor deposition method is formed. On top of the second passivation layer 12, an etch stop layer 13 is deposited to prevent the second passivation layer 12 and the products on the substrate 1 from being etched during the subsequent etching process. The etch stop layer 13 is formed of a low temperature oxide such as silicon oxide (SiO 2 ) or phosphorus pentoxide (P 2 O 5 ), and is formed to have a thickness of 0.2 to 0.8 μm by low pressure chemical vapor deposition (LPCVD).

식각방지층(13)의 상부에는 제1 희생층(14)이 적층된다. 제1 희생층(14)은 폴리실리콘을 저압화학기상증착(LPCVD) 방법으로 2.0∼3.0㎛의 두께를 갖도록 형성한다. 이어서, 제1 희생층(14)의 표면을 화학기계적연마(CMP) 방법으로 연마함으로써 제1 희생층(14)이 1.1㎛의 두께를 갖도록 그 표면을 평탄화시킨다. 계속하여, 제1 희생층(14)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 이를 마스크로 이용하여 제1 희생층(14) 중 아래에 제2 금속층(10)의 홀이 위치한 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각방지층(13)의 일부를 노출시킴으로써, 후에 지지층(19)을 지지하는 제1 앵커(21) 및 제2 앵커들(22a, 22b)이 형성될 위치를 만들고 제1 포토레지스트를 제거한다. 이에 따라, 식각방지층(13)이 소정의 거리만큼 이격된 3개의 사각형 형상으로 노출된다.The first sacrificial layer 14 is stacked on the etch stop layer 13. The first sacrificial layer 14 is formed of polysilicon to have a thickness of 2.0 to 3.0 μm by low pressure chemical vapor deposition (LPCVD). Subsequently, the surface of the first sacrificial layer 14 is polished by chemical mechanical polishing (CMP) to planarize the surface of the first sacrificial layer 14 to have a thickness of 1.1 mu m. Subsequently, after applying and patterning a first photoresist (not shown) on top of the first sacrificial layer 14, the second metal layer 10 below the first sacrificial layer 14 is used as a mask. By etching the portion where the hole is located and the portions adjacent to both sides to expose a portion of the anti-etching layer 13, the first anchor 21 and the second anchors 22a, 22b that later support the support layer 19 Create a location to be formed and remove the first photoresist. Accordingly, the etch stop layer 13 is exposed in three rectangular shapes spaced apart by a predetermined distance.

제1층(17)은 상기와 같이 사각형 형상으로 노출된 식각방지층(13)의 상부 및 제1 희생층(14)의 상부에 적층된다. 제1층(17)은 질화물을 저압화학기상증착 방법으로 0.1∼1.0㎛의 두께를 갖도록 증착하여 형성한다. 스퍼터링 방법 또는 화학기상증착 방법으로 형성되는 하부전극층(23)은 제1층(17)의 상부에 적층된다. 하부전극층(23)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성되며, 0.1∼1.0㎛의 두께를 갖는다. 하부전극층(23)의 상부에는 압전물질로 이루어진 제2층(25)이 적층된다. 제2층(25)은 졸-겔법으로 제조된 PZT를 스핀코팅하여 0.4㎛의 두께를 갖게 형성된다. 이어서, 상기 제2층(25)을 구성하는 압전물질을 급속열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상부전극층(28)은 제2층(25)의 상부에 적층된다. 상부전극층(28)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등을 스퍼터링 방법 또는 화학기상증착 방법으로 증착하여 0.1∼1.0㎛의 두께를 갖게 형성한다.The first layer 17 is stacked on the upper portion of the etch stop layer 13 and the first sacrificial layer 14 exposed in a rectangular shape as described above. The first layer 17 is formed by depositing nitride to have a thickness of 0.1 to 1.0 μm by a low pressure chemical vapor deposition method. The lower electrode layer 23 formed by the sputtering method or the chemical vapor deposition method is stacked on the first layer 17. The lower electrode layer 23 is made of metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta), and has a thickness of 0.1 to 1.0 mu m. The second layer 25 made of a piezoelectric material is stacked on the lower electrode layer 23. The second layer 25 is formed by spin coating PZT prepared by the sol-gel method to have a thickness of 0.4 μm. Subsequently, the piezoelectric material constituting the second layer 25 is subjected to heat treatment by rapid thermal treatment (RTA) to cause phase shift. The upper electrode layer 28 is stacked on top of the second layer 25. The upper electrode layer 28 is formed to have a thickness of 0.1 to 1.0 mu m by depositing platinum, tantalum, silver, or platinum-tantalum by a sputtering method or a chemical vapor deposition method.

도 3b를 참조하면, 상부전극층(28)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 이를 마스크로 이용하여 상부전극층(28)을 각기 직사각평판의 형상을 가지며, 소정의 거리만큼 이격된 제1 및 제2 상부전극(29, 30)으로 패터닝한 다음, 제2 포토레지스트를 제거한다.Referring to FIG. 3B, after applying and patterning a second photoresist (not shown) on the upper electrode layer 28, the upper electrode layer 28 has a rectangular flat shape using the upper electrode layer 28 as a mask. After patterning the first and second upper electrodes (29, 30) spaced apart by the distance of the second photoresist.

이어서, 상부전극층(28)을 패터닝하는 방법과 동일한 방법으로 제2층(25)을 패터닝하여 각기 직사각평판의 형상을 가지며, 소정의 거리만큼 이격된 제1 및 제2 변형층(26, 27)을 형성한다. 계속하여, 하부전극층(23)을 패터닝하여 후에 형성되는 지지라인(20)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 제1 앵커(21)를 향하여 계단형으로 형성된 돌출부들을 갖는 하부전극(24)을 형성한다. 또한, 하부전극층(23)을 패터닝할 때, 제1층(17)의 일측 상부에는 공통전극선(32)이 하부전극(24)과 함께 형성된다. 공통전극선(32)은 후에 형성되는 지지라인(20)의 상에 하부전극(24)과 소정의 거리만큼 이격되어 형성된다.Subsequently, the second layer 25 is patterned in the same manner as the patterning of the upper electrode layer 28 to form a rectangular flat plate, and the first and second strained layers 26 and 27 spaced apart by a predetermined distance. To form. Subsequently, the lower electrode layer 23 has a mirror-shaped 'c' shape with respect to the support line 20 formed later by patterning the lower electrode layer 23, and has a lower electrode 24 having protrusions formed stepped toward the first anchor 21. ). In addition, when the lower electrode layer 23 is patterned, a common electrode line 32 is formed together with the lower electrode 24 on one side of the first layer 17. The common electrode line 32 is formed to be spaced apart from the lower electrode 24 by a predetermined distance on the support line 20 formed later.

이어서, 제1층(17)을 패터닝하여 지지층(19), 지지라인(20), 제1 앵커(21) 그리고 제2 앵커들(22a, 22b)을 포함하는 지지요소(18)를 형성한다. 이 때, 제1층(17) 중 상기 3개의 사각형 형상으로 노출된 식각방지층(13)에 접촉되는 부분 중 양측부는 제2 앵커들(22a, 22b)이 되며, 중앙부는 제1 앵커(21)가 된다. 제1 앵커(21) 및 제2 앵커들(22a, 2b)은 각기 사각상자의 형상을 가지며, 제1 앵커(21)는 하부전극(24) 사이의 하부에 형성되고, 제2 앵커들(22a, 22b)은 각기 하부전극(24)의 외측 하부에 형성된다.The first layer 17 is then patterned to form a support element 18 comprising a support layer 19, a support line 20, a first anchor 21 and second anchors 22a, 22b. At this time, both sides of the portion of the first layer 17 which contacts the etch stop layer 13 exposed in the three rectangular shapes are second anchors 22a and 22b, and the central portion of the first layer 17 is the first anchor 21. Becomes Each of the first anchor 21 and the second anchors 22a and 2b has a rectangular box shape, the first anchor 21 is formed below the lower electrode 24, and the second anchors 22a are formed. , 22b are formed on the outer bottom of the lower electrode 24, respectively.

계속하여, 지지요소(18) 및 액츄에이터(31)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 패터닝하여 지지라인(19) 상에 형성된 공통전극선(32)으로부터 제1 및 제2 상부전극(29, 30)의 일부를 각기 노출시킨다. 이 때, 제1 앵커(21)로부터 하부전극(24)의 돌출부들까지도 함께 노출된다. 이어서, 상기 노출된 부분에 아몰퍼스 실리콘 또는 저온산화물인 산화규소 또는 오산화인 등을 증착하고 패터닝함으로써, 제1 상부전극(29)의 일부로부터 제1 변형층(26) 및 하부전극(24)을 통하여 지지층(19)의 일부까지 제1 절연층(34)을 형성하고, 동시에 제2 상부전극(30)의 일부로부터 제2 변형층(27) 및 하부전극(24)을 통하여 지지층(19)의 일부까지 제2 절연층(35)을 형성한다. 제1 및 제2 절연층(34, 35)은 저압화학기상증착 방법으로 각기 0.2∼0.4㎛의 두께를 갖게 형성한다.Subsequently, a third photoresist (not shown) is applied and patterned on the support element 18 and the actuator 31 to form first and second upper portions from the common electrode line 32 formed on the support line 19. A part of the electrodes 29 and 30 are exposed respectively. At this time, even the protrusions of the lower electrode 24 are exposed together from the first anchor 21. Subsequently, by depositing and patterning amorphous silicon or silicon oxide or phosphorus pentoxide, which is a low temperature oxide, on the exposed portion, a portion of the first upper electrode 29 is formed through the first strained layer 26 and the lower electrode 24. The first insulating layer 34 is formed to a part of the support layer 19, and at the same time, a part of the support layer 19 through the second strained layer 27 and the lower electrode 24 from a part of the second upper electrode 30. Until the second insulating layer 35 is formed. The first and second insulating layers 34 and 35 are formed to have a thickness of 0.2 to 0.4 µm, respectively, by a low pressure chemical vapor deposition method.

그리고, 아래에 제2 금속층(10)의 홀 및 제1 금속층(8)의 드레인패드가 형성된 부분인 제1 앵커(21)의 중앙부로부터 제1 앵커(21), 식각방지층(13), 제2 보호층(12) 및 제1 보호층(9)을 식각하여 드레인패드까지 비어홀(38)을 형성한 후, 드레인패드로부터 비어홀(38)을 통하여 하부전극(24)의 돌출부들까지 비어컨택(39)을 형성한다. 동시에, 제1 상부전극(29)으로부터 제1 절연층(34) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제1 상부전극연결부재(36)와 제2 상부전극(30)으로부터 제2 절연층(35) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제2 상부전극연결부재(37)가 형성된다. 상기 비어컨택(39)과 제1 및 제2 상부전극연결부재(36, 37)는 각기 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학기상증착 방법으로 0.1∼0.2㎛의 두께를 갖도록 증착한 후, 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부전극연결부재(36, 37)는 각기 제1 및 제2 상부전극(29, 30)과 공통전극선(32)을 연결하며, 하부전극(24)은 비어컨택(39)을 통하여 드레인패드와 연결된다.The first anchor 21, the etch stop layer 13, and the second anchor 21 are formed from a central portion of the first anchor 21, which is a portion where the hole of the second metal layer 10 and the drain pad of the first metal layer 8 are formed. After the protective layer 12 and the first protective layer 9 are etched to form the via hole 38 to the drain pad, the via contact 39 is formed from the drain pad to the protrusions of the lower electrode 24 through the via hole 38. ). At the same time, from the first upper electrode connecting member 36 and the second upper electrode 30 to the common electrode line 32 through the part of the first insulating layer 34 and the supporting layer 19 from the first upper electrode 29. A second upper electrode connecting member 37 is formed to the common electrode line 32 through a portion of the second insulating layer 35 and the support layer 19. The via contact 39 and the first and second upper electrode connecting members 36 and 37 are deposited by depositing platinum or platinum-tantalum to have a thickness of 0.1 to 0.2 μm by sputtering or chemical vapor deposition. Patterned metal is formed. The first and second upper electrode connecting members 36 and 37 connect the first and second upper electrodes 29 and 30 to the common electrode line 32, respectively, and the lower electrode 24 connects the via contact 39. It is connected to the drain pad through.

도 3c를 참조하면, 상기 액츄에이터(31) 및 지지요소(18)의 상부에 높은 점성(viscosity)을 갖는 유동체로서 우수한 증착 평탄성을 갖는 아큐플로(accuflo)를 사용하여 제2 희생층(42)을 형성한다. 계속하여, 제2 희생층(42)을 패터닝하여 상기 하부전극(24) 중 제1 및 제2 상부전극(29, 30)이 형성되지 않은 부분, 즉, 지지라인(20)과 이격되어 평행하게 형성된 부분의 일부를 노출시킨다. 이어서, 상기 노출된 하부전극(24)의 상부 및 제2 희생층(42)의 상부에 알루미늄 또는 알루미늄 합금 등을 물리기상증착(PVD) 방법 또는 화학기상증착 방법으로 증착한 후, 증착된 금속층을 패터닝하여 사각평판의 형상을 갖는 거울(41)과 포스트(40)를 동시에 형성한다. 그리고, 제2 희생층(42)을 플라즈마 애싱(plasma ashing) 방법으로 사용하여 제거한 다음, 제1 희생층(14)을 플루오르화크세논(XeF2) 또는 플루오르화브롬(BrF2)을 사용하여 제거하고 세정 및 건조 처리를 수행하여 TMA 소자를 완성한다.Referring to FIG. 3C, the second sacrificial layer 42 is formed by using acuflo having excellent deposition flatness as a fluid having high viscosity on top of the actuator 31 and the support element 18. Form. Subsequently, the second sacrificial layer 42 is patterned so that the first and second upper electrodes 29 and 30 of the lower electrode 24 are not formed, that is, parallel to the support line 20. Expose a portion of the formed part. Subsequently, aluminum or an aluminum alloy is deposited on the exposed lower electrode 24 and the second sacrificial layer 42 by physical vapor deposition (PVD) or chemical vapor deposition, and then the deposited metal layer is deposited. By patterning, the mirror 41 and the post 40 having the shape of a square flat plate are simultaneously formed. Then, the second sacrificial layer 42 is removed using a plasma ashing method, and then the first sacrificial layer 14 is removed using xenon fluoride (XeF 2 ) or bromine fluoride (BrF 2 ). And cleaning and drying treatments to complete the TMA device.

그러나, 상술한 박막형 광로조절 장치에 있어서, 제1 및 제2 변형층의 길이에 비하여 실제로 액츄에이터의 구동에 관여하여 변형층 일으키는 부분이 작기 때문에 액츄에이터의 구동각도가 작아지는 문제점이 있다. 이를 도면을 참조하여 상세히 설명하면 다음과 같다.However, in the above-described thin film type optical path control device, there is a problem that the driving angle of the actuator is reduced because the portion of the deformation layer that is actually involved in driving of the actuator is smaller than the length of the first and second deformation layers. This will be described in detail with reference to the drawings.

도 4는 하부전극(24) 상에 제1 및 제2 변형층(26, 27)이 형성된 상태를 나타내는 개략적인 평면도이다. 도 4를 참조하면, 전체길이 'L(B+C)'을 갖는 제1 및 제2 변형층(26, 27)은 각기 상부전극과 하부전극 사이에 발생하는 전기장에 의하여 변형을 일으키는 부분('B' 부분)과 하부전극(24)의 연결부분('D')에 구속되어 실제로 변형에 기여하지 못하는 부분('C' 부분)으로 이루어진다. 이러한 제1 및 제2 변형층(26, 27)의 각 'C' 부분은 'ㄷ'자 형상의 하부전극(24)의 암들을 연결하는 연결부위('D' 부분)에 구속되기 때문에 액츄에이터(31)의 유효길이가 'L'보다 짧아질 뿐만 아니라, 실제로는 변형에 기여를 못하는 동시에 상기 하부전극(24)의 연결부위인 'D' 부분의 X축 및 Y축 방향으로의 비틀림을 유발한다. 따라서, 상술한 구조를 갖는 액츄에이터는 스크린의 화상의 해상도의 증가에 따라 모듈의 전체적인 크기를 감소시켜야 하는 관점에서 볼 때, 제한된 면적 내에서 구동각도의 균일성 및 최대의 구동각도를 얻기에는 어려운 문제가 발생한다.4 is a schematic plan view illustrating a state in which the first and second strained layers 26 and 27 are formed on the lower electrode 24. Referring to FIG. 4, the first and second strained layers 26 and 27 having an overall length 'L (B + C)' are each deformed by an electric field generated between the upper electrode and the lower electrode. B ') and a portion (' C ') that is constrained by the connection portion' D 'of the lower electrode 24 and does not actually contribute to deformation. Each 'C' portion of the first and second deformable layers 26 and 27 is constrained by a connection portion ('D' portion) that connects the arms of the 'c' shaped lower electrode 24 to the actuator ( The effective length of 31) is not only shorter than 'L', but also does not actually contribute to deformation, and at the same time, causes a twist in the X and Y axis directions of the 'D' portion, which is the connection portion of the lower electrode 24. . Therefore, the actuator having the above-described structure is difficult to obtain uniform driving angle uniformity and maximum driving angle within a limited area in view of reducing the overall size of the module according to the increase of the resolution of the image of the screen. Occurs.

그러므로, 본 발명의 목적은 소자의 크기가 제한되는 상황하에서 액츄에이터의 구동각의 균일성을 확보하는 동시에 액츄에이터의 구동각도를 극대화할 수 있는 박막형 광로조절 장치 및 그 제조방법을 제공하는 것이다.Therefore, it is an object of the present invention to provide a thin film type optical path control device and a method of manufacturing the same, which can maximize the driving angle of the actuator while ensuring the uniformity of the driving angle of the actuator under the limited size of the device.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로조절 장치의 사시도이다.1 is a perspective view of a thin film type optical path adjusting device described in the applicant's prior application.

도 2는 도 1에 도시한 장치를 A1-A2선으로 자른 단면도이다.FIG. 2 is a cross-sectional view of the apparatus shown in FIG. 1 taken along lines A 1 -A 2 .

도 3a 내지 도 3e는 도 2에 도시한 장치의 제조 공정도이다.3A to 3E are manufacturing process diagrams of the apparatus shown in FIG.

도 4는 도 1 의 장치 중 제1 및 제 2 변형층이 형성된 상태를 나타내는 개략도이다.4 is a schematic view showing a state in which the first and second strained layers are formed in the apparatus of FIG. 1.

도 5는 본 발명에 따른 박막형 광로조절 장치의 사시도이다.5 is a perspective view of a thin film type optical path control apparatus according to the present invention.

도 6은 도 5의 장치를 E1-E2선으로 자른 단면도이다.FIG. 6 is a cross-sectional view of the device of FIG. 5 taken along line E 1 -E 2. FIG.

도 7a 내지 도 7e는 도 5 및 도 6에 도시한 장치의 제조 공정도이다.7A to 7E are manufacturing process diagrams of the apparatus shown in FIGS. 5 and 6.

<도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of the drawings>

100 : 액티브매트릭스 101 : 기판100: active matrix 101: substrate

120 : 트랜지스터 135 : 제1 금속층120: transistor 135: first metal layer

140 : 제1 보호층 145 : 제2 금속층140: first protective layer 145: second metal layer

150 : 제2 보호층 155 : 식각방지층150: second protective layer 155: etch stop layer

160 : 제1 희생층 170 : 지지층160: first sacrificial layer 170: support layer

171 : 제1 앵커 172a, 172b : 제2 앵커171: first anchor 172a, 172b: second anchor

174 : 지지라인 175 : 지지요소174: support line 175: support element

180 : 하부전극 190, 191 : 제1 및 제2 변형층180: lower electrode 190, 191: first and second strained layers

200, 201 : 제1 및 제2 상부전극 210 : 액츄에이터200, 201: first and second upper electrodes 210: actuators

220, 221 : 제1 및 제2 절연층220, 221: first and second insulating layers

230, 231 : 제1 및 제2 상부전극연결부재230 and 231: first and second upper electrode connecting members

250 : 포스트 260 : 거울250: Post 260: Mirror

270 : 비어홀 280 : 비어컨택270: Beer Hall 280: Beer Contact

300 : 제2 희생층 310a, 310b : 제1 및 제2 개방부300: second sacrificial layer 310a, 310b: first and second openings

상술한 본 발명의 목적을 달성하기 위하여 본 발명은, MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 갖는 제1 금속층을 포함하는 액티브매트릭스, 상기 액티브매트릭스의 상부에 형성되며, 지지라인, 지지층 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지수단, 상기 액티브매트릭스의 상부에 형성되며, 제1 및 제2 상부전극, 제1 및 제2 변형층, 그리고 2개의 암과 그 연결부로 구성되어 거울상의 'ㄷ'자의 형상을 갖는 하부전극을 포함하는 액츄에이터, 상기 하부전극의 암들과 인접하여 나란하게 형성되며, 각기 소정의 길이를 갖고 상기 하부전극의 연결부로부터 상기 지지층을 관통하는 제1 개방부 및 제2 개방부, 그리고 상기 액츄에이터의 상부에 형성된 거울을 포함하는 박막형 광로조절 장치를 제공한다.In order to achieve the above object of the present invention, the present invention provides an active matrix including a first metal layer having a MOS transistor embedded therein and having a drain pad extending from the drain of the transistor, and formed on top of the active matrix. And a support means comprising a support layer and first anchors and second anchors, formed on top of the active matrix, and comprising first and second upper electrodes, first and second deformable layers, and two arms and connecting portions thereof. An actuator including a lower electrode having a mirror-shaped 'c' shape, and adjacent to the arms of the lower electrode, the first opening having a predetermined length and penetrating the support layer from a connection portion of the lower electrode, respectively; Provided is a thin film type optical path control device including a part and a second opening, and a mirror formed on an upper portion of the actuator.

본 발명에 의하면, 제1 및 제2 변형층을 포함하는 액츄에이터의 구동부와 하부전극 및 지지층을 포함하는 연결부에 구속되지 않도록 제1 및 제2 개방부를 통하여 액츄에이터의 구동부와 연결부가 분리되게 함으로써, 액츄에이터의 비틀림 현상을 방지하여 액츄에이터의 구동각도의 균일성을 확보할 수 있으며, 비록 소자의 면적이 제한되더라도 액츄에이터의 유효구동 길이를 증가시켜 액츄에이터의 구동각을 극대화할 수 있다. 이에 따라 스크린에 투영되는 화질을 향상시킬 수 있다.According to the present invention, the actuator and the connecting portion of the actuator are separated by the first and second openings so as not to be constrained by the driving portion of the actuator including the first and second deformation layers and the connecting portion including the lower electrode and the support layer. It is possible to secure the uniformity of the driving angle of the actuator by preventing the twisting of the actuator. Even though the area of the element is limited, the effective driving length of the actuator can be increased to maximize the driving angle of the actuator. Accordingly, the image quality projected on the screen can be improved.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로조절 장치를 상세하게 설명한다.Hereinafter, a thin film type optical path adjusting device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 박막형 광로조절 장치의 사시도를 도시한 것이며, 도 6은 도 5의 장치를 E1-E2선으로 자른 단면도를 도시한 것이다.Figure 5 shows a perspective view of a thin film type optical path control apparatus according to the present invention, Figure 6 shows a cross-sectional view of the device of Figure 5 by E 1 -E 2 line.

도 5 및 도 6을 참조하면, 본 발명에 따른 박막형 광로조절 장치는 액티브매트릭스(100), 액티브매트릭스(100)의 상부에 형성된 지지요소(175), 지지요소(175)의 상부에 형성된 액츄에이터(210) 그리고 액츄에이터(210)의 상부에 형성된 거울(260)을 포함한다.5 and 6, the thin film type optical path control device according to the present invention includes an active matrix 100, a support element 175 formed on the top of the active matrix 100, and an actuator formed on the support element 175. 210 and a mirror 260 formed on the actuator 210.

상기 액티브매트릭스(100)는, M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(120)가 내장된 기판(101), 상기 트랜지스터(120)의 드레인(105) 및 소오스(110)로부터 연장되어 기판(101)의 상부에 형성된 제1 금속층(135), 제1 금속층(135)의 상부에 형성된 제1 보호층(140), 제1 보호층(140)의 상부에 형성된 제2 금속층(145), 제2 금속층(145)의 상부에 형성된 제2 보호층(150) 그리고 제2 보호층(150)의 상부에 형성된 식각방지층(155)을 포함한다.The active matrix 100 is formed from a substrate 101 having M × N (M, N being a natural number) P-MOS transistors 120, a drain 105 of the transistor 120, and a source 110. The first metal layer 135 formed on the substrate 101, the first protective layer 140 formed on the first metal layer 135, and the second metal layer formed on the first protective layer 140. 145, a second passivation layer 150 formed on the second metal layer 145, and an etch stop layer 155 formed on the second passivation layer 150.

제1 금속층(135)은 제1 신호(화상 신호)를 전달하기 위하여 상기 트랜지스터(120)의 드레인(105)으로부터 연장되는 드레인패드를 포함하며, 제2 금속층(145)은 티타늄층 및 질화티타늄층으로 이루어진다.The first metal layer 135 includes a drain pad extending from the drain 105 of the transistor 120 to transmit a first signal (image signal), and the second metal layer 145 includes a titanium layer and a titanium nitride layer. Is done.

도 5를 참조하면, 지지요소(175)는 지지라인(174), 지지층(170), 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함한다. 지지라인(174) 및 지지층(170)은 제1 에어갭(165)을 개재하여 식각방지층(155) 상에 수평하게 형성된다. 상기 지지라인(174) 상에는 공통전극선(240)이 형성되며 지지라인(174)은 이러한 공통전극선(240)을 지지하는 기능을 수행한다.Referring to FIG. 5, the support element 175 includes a support line 174, a support layer 170, a first anchor 171, and second anchors 172a and 172b. The support line 174 and the support layer 170 are horizontally formed on the etch stop layer 155 through the first air gap 165. The common electrode line 240 is formed on the support line 174, and the support line 174 serves to support the common electrode line 240.

지지층(170)은 사각고리의 형상, 바람직하게는 직사각고리의 형상을 갖고 지지라인(174)과 동일 평면상에서 직교하는 방향을 따라 일체로 형성된다. 상기 사각 고리형의 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들 사이의 하부에는 제1 앵커(171)가 상기 암들과 일체로 형성되어 식각방지층(155)에 부착되며, 상기 암들의 외측 하부에는 2개의 제2 앵커들(172a, 172b)이 일체로 형성되어 식각방지층(155)에 부착된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각상자의 형상을 갖는다.The support layer 170 has a rectangular ring shape, preferably a rectangular ring shape, and is integrally formed along a direction orthogonal to the support line 174 on the same plane. A first anchor 171 is integrally formed with the arms at a lower portion between two arms horizontally extending in a direction orthogonal to the support line 174 of the rectangular annular support layer 170 to prevent the etch stop layer 155. The second anchors 172a and 172b are integrally formed on the outer lower portion of the arms and attached to the etch stop layer 155. The first anchor 171 and the second anchors 172a and 172b each have a shape of a rectangular box.

상기 지지층(170)은 제1 앵커(171)에 의해 중앙부가 지지되며 제2 앵커들(172a, 172b)에 의하여 양측부가 지지되어, 지지층(170) 및 앵커들(171, 172a, 172b)의 단면은 도 6에 도시한 바와 같이 'T'자의 형상을 갖는다. 제1 앵커(171)는 식각방지층(155) 중 아래에 제1 금속층(135)의 드레인패드가 위치한 부분에 형성된다. 제1 앵커(171)의 중앙부에는 식각방지층(155), 제2 보호층(150), 제2 금속층(145)의 홀(도시되지 않음) 및 제1 보호층(140)을 통하여 제1 금속층(135)의 드레인패드까지 비어홀(270)이 형성된다.The support layer 170 is centrally supported by the first anchor 171, and both sides are supported by the second anchors 172a and 172b, so that the support layer 170 and the anchors 171, 172a and 172b are cross-sectioned. 6 has a shape of a 'T'. The first anchor 171 is formed at a portion of the etch stop layer 155 where the drain pad of the first metal layer 135 is located. In the central portion of the first anchor 171, the first metal layer may be formed through the etch stop layer 155, the second passivation layer 150, the holes (not shown) of the second metal layer 145, and the first passivation layer 140. The via hole 270 is formed to the drain pad of the 135.

상기 액츄에이터(210)는 지지층(170)의 상부에 거울상의 'ㄷ'자의 형상을 갖고 형성된다. 액츄에이터(210)는 하부전극(180), 제1 변형층(190), 제2 변형층(191), 제1 상부전극(200) 그리고 제2 상부전극(201)을 포함한다. 하부전극(180)은 상기 지지라인(174)에 대하여 소정의 거리만큼 이격된 거울상의 'ㄷ'자의 형상을 가지며, 하부전극(180)의 일측의 내측에는 제1 앵커(171)를 향하여 계단형으로 돌출부들이 서로 대응하여 형성된다. 상기 하부전극(180)의 돌출부들은 각기 제1 앵커(171)에 형성된 비어홀(270)의 주위까지 연장된다. 비어컨택(280)은 제1 금속층(135)의 드레인패드로부터 비어홀(280)을 통하여 하부전극(180)의 돌출부들까지 형성되어 드레인패드와 하부전극(180)을 전기적으로 연결한다.The actuator 210 is formed to have a mirror-shaped 'c' shape on the support layer 170. The actuator 210 includes a lower electrode 180, a first strained layer 190, a second strained layer 191, a first upper electrode 200, and a second upper electrode 201. The lower electrode 180 has a mirror-shaped 'c' shape spaced apart from the support line 174 by a predetermined distance, and is stepped toward the first anchor 171 inside one side of the lower electrode 180. The protrusions are formed corresponding to each other. The protrusions of the lower electrode 180 extend to the periphery of the via hole 270 formed in the first anchor 171, respectively. The via contact 280 is formed from the drain pad of the first metal layer 135 to the protrusions of the lower electrode 180 through the via hole 280 to electrically connect the drain pad and the lower electrode 180.

상기 거울상의 'ㄷ'자 형의 하부전극(180)의 2개의 암들은 각기 직사각평판의 형상을 가진다. 상기 하부전극(180)의 암들의 연결부위에는 상기 암들과 인접하여 나란하게 제1 개방부(310a) 및 제2 개방부(310b)가 형성된다. 제1 및 제2 개방부(310a, 310b)는 각기 하부전극(180)의 연결부로부터 그 하부의 지지층(170)을 관통하여 형성된다. 상기 제1 및 제2 개방부(310a, 310b)는 각기 액츄에이터(210)가 실제로 변형을 일으키는 부분이 액츄에이터(210)의 연결부분에 구속되어 액츄에이터(210)의 구동각도가 저하되는 것을 방지함과 동시에 상기 연결부분에서 비틀림 등의 현상이 일어나는 것을 차단한다.The two arms of the mirror-shaped 'c' shaped lower electrode 180 each have a shape of a rectangular flat plate. First openings 310a and second openings 310b are formed at the connection portions of the arms of the lower electrode 180 to be adjacent to the arms. The first and second openings 310a and 310b are formed through the support layer 170 thereunder from the connection of the lower electrode 180, respectively. Each of the first and second openings 310a and 310b prevents the actuator 210 from actually deforming from being constrained to the connection portion of the actuator 210 to reduce the driving angle of the actuator 210. At the same time, it prevents a phenomenon such as torsion in the connecting portion.

하부전극(180)의 2개의 암들의 상부에 형성되는 제1 및 제2 변형층(190, 191)은 각기 하부전극(180)의 암들보다 작은 면적의 직사각평판의 형상을 갖는다. 제1 및 제2 상부 전극(200, 201)은 각기 제1 및 제2 변형층(190, 191)보다 좁은 면적의 직사각 평판의 형상을 갖고 제1 및 제2 변형층(190, 191)의 상부에 형성된다.The first and second deformable layers 190 and 191 formed on the two arms of the lower electrode 180 have a rectangular flat shape having a smaller area than the arms of the lower electrode 180, respectively. The first and second upper electrodes 200 and 201 have a shape of a rectangular plate having a smaller area than the first and second deformable layers 190 and 191, respectively, and have an upper portion of the first and second deformable layers 190 and 191. Is formed.

상기 제1 상부전극(200)의 일측으로부터 제1 변형층(190) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)이 형성되며, 제1 상부전극(200)의 일측으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제1 상부전극연결부재(230)가 형성된다. 제1 상부전극연결부재(230)는 제1 상부전극(200)과 공통전극선(240)을 서로 연결하며, 제1 절연층(220)은 제1 상부전극(200)과 하부전극(180)의 일측이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.The first insulating layer 220 is formed from one side of the first upper electrode 200 to a part of the support layer 170 through the first deforming layer 190 and the lower electrode 180, and the first upper electrode 200. The first upper electrode connecting member 230 is formed from one side of the first through the first insulating layer 220 and the support layer 170 to the common electrode line 240. The first upper electrode connecting member 230 connects the first upper electrode 200 and the common electrode line 240 to each other, and the first insulating layer 220 is formed of the first upper electrode 200 and the lower electrode 180. One side is connected to each other to prevent electrical short circuit.

또한, 제2 상부전극(201)의 일측으로부터 제2 변형층(191) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제2 절연층(221)이 형성된다. 제2 상부전극(201)의 일측으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제2 상부전극연결부재(231)가 형성된다. 제2 절연층(221) 및 제2 상부전극연결부재(231)는 각기 제1 절연층(220) 및 제1 상부전극연결부재(230)와 나란하게 형성된다. 제2 상부전극연결부재(231)는 제2 상부전극(201)과 공통전극선(240)을 서로 연결하며, 제2 절연층(221)은 제2 상부전극(201)과 하부전극(180)의 타측이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.In addition, a second insulating layer 221 is formed from one side of the second upper electrode 201 to a part of the support layer 170 through the second deformable layer 191 and the lower electrode 180. The second upper electrode connecting member 231 is formed from one side of the second upper electrode 201 to the common electrode line 240 through a portion of the second insulating layer 221 and the support layer 170. The second insulating layer 221 and the second upper electrode connecting member 231 are formed to be parallel to the first insulating layer 220 and the first upper electrode connecting member 230, respectively. The second upper electrode connecting member 231 connects the second upper electrode 201 and the common electrode line 240 to each other, and the second insulating layer 221 is formed of the second upper electrode 201 and the lower electrode 180. The other side is connected to each other to prevent electrical short circuit.

상기 거울상의 'ㄷ'자형의 하부전극(180)의 암들의 연결부분, 즉 지지라인(174)에 대하여 나란하게 형성되어 그 상부에 제1 및 제2 변형층(190, 191)이 형성되지 않은 부분의 중앙부에는 거울(260)을 지지하는 포스트(250)가 형성된다. 거울(260)은 포스트(250)에 의하여 중앙부가 지지되며 양측부가 제2 에어갭(310)을 개재하여 액츄에이터(210) 상에 수평하게 형성된다. 거울(260)은 광원(도시되지 않음)으로부터 입사되는 광을 소정의 각도로 반사하여 스크린에 화상이 투영되게 한다.The mirror-shaped 'c' shaped lower electrodes 180 are formed side by side with respect to the connecting portions of the arms, that is, the support line 174, so that the first and second deforming layers 190 and 191 are not formed thereon. At the center of the portion is a post 250 that supports the mirror 260. The mirror 260 is supported at the center portion by the post 250, and both sides thereof are formed horizontally on the actuator 210 via the second air gap 310. The mirror 260 reflects light incident from a light source (not shown) at a predetermined angle so that the image is projected onto the screen.

상술한 본 발명에 따른 박막형 광로조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브매트릭스(100)에 내장된 트랜지스터(120), 제1 금속층(120)의 드레인패드 및 비어컨택(280)을 통해 하부전극(180)에 인가되며, 동시에, 제1 및 제2 상부 전극(200, 201)에는 각기 외부로부터 공통전극선(240)을 통하여 제2 신호(바이어스 신호)가 인가되어, 제1 상부전극(200)과 하부전극(180)의 일측 사이에 전위차에 따른 제1 전기장이 발생하며, 제2 상부전극(201)과 하부전극(180)의 타측 사이에 전위차에 따른 제2 전기장이 발생한다. 상기 제1 전기장에 의하여 제1 상부전극(200)과 하부전극(180)의 일측 사이에 형성된 제1 변형층(190)이 변형을 일으키며, 동시에 상기 제2 전기장에 의하여 제2 상부전극(201)과 하부전극(180)의 타측 사이에 형성된 제2 변형층(191)이 변형을 일으킨다.In the above-described thin film type optical path control apparatus according to the present invention, the first signal transmitted from the outside is connected to the transistor 120, the drain pad of the first metal layer 120, and the via contact 280 embedded in the active matrix 100. And a second signal (bias signal) is applied to the first and second upper electrodes 200 and 201 through the common electrode line 240 from the outside, respectively. A first electric field is generated between the 200 and one side of the lower electrode 180, and a second electric field is generated between the second upper electrode 201 and the other side of the lower electrode 180. The first strained layer 190 formed between one side of the first upper electrode 200 and the lower electrode 180 causes deformation by the first electric field, and at the same time, the second upper electrode 201 is caused by the second electric field. And the second strained layer 191 formed between the other side of the lower electrode 180 cause deformation.

제1 및 제2 변형층(190, 191)이 각기 제1 전기장 및 제2 전기장에 대하여 직교하는 방향으로 수축함에 따라 제1 및 제2 변형층(190, 191)을 포함하는 액츄에이터(210)는 소정의 각도로 휘게 된다. 이 때, 제1 및 제2 변형층(190, 191)에 인접하여 형성된 제1 및 제2 개방부(310a, 310b)는 제1 및 제2 변형층(190, 191)이 하부전극(180)의 연결부위에 구속되는 것을 방지하여 제1 및 제2 변형층(190, 191)이 최대의 변형을 일으키게 한다.As the first and second strained layers 190 and 191 contract in a direction orthogonal to the first and second electric fields, respectively, the actuator 210 including the first and second strained layers 190 and 191 may be formed. It is bent at a predetermined angle. In this case, the first and second deformable layers 190 and 191 formed adjacent to the first and second deformable layers 190 and 191 may include the lower electrode 180. The first and second strained layers 190 and 191 cause maximum deformation by being prevented from being constrained to the connection portion of the first and second strained layers 190 and 191.

광원으로부터 입사되는 빛을 반사하는 거울(260)은 포스트(250)에 의해 지지되어 액츄에이터(210)의 상부에 형성되어 있으므로 액츄에이터(210)와 함께 경사진다. 따라서, 거울(260)은 입사광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.The mirror 260 reflecting light incident from the light source is inclined together with the actuator 210 because the mirror 260 is supported by the post 250 and is formed on the actuator 210. Accordingly, the mirror 260 reflects incident light at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

이하 본 발명에 따른 박막형 광로조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the accompanying drawings.

도 7a 내지 도 7e는 도 5 및 도 6에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다. 도 7a 내지 도 7e에 있어서, 도 5 및 도 6과 동일한 부재들에 대해서는 동일한 참조번호를 사용한다.7A to 7E are diagrams for describing a method of manufacturing the apparatus shown in FIGS. 5 and 6. In Figs. 7A to 7E, the same reference numerals are used for the same members as Figs. 5 and 6.

도 7a를 참조하면, 먼저 n형으로 도핑된 실리콘 웨이퍼인 기판(101)을 준비한 후, 통상의 소자분리 공정인 실리콘부분산화법(LOCOS)을 이용하여 상기 기판(101)에 액티브영역 및 필드영역을 구분하기 위한 소자분리막(125)을 형성한다. 이어서, 상기 액티브영역의 상부에 불순물이 도핑된 폴리실리콘과 같은 도전물질로 이루어진 게이트(115)를 형성한 후, 이온주입 공정을 이용하여 p+소오스(110) 및 드레인(105)을 형성함으로써, 기판(101)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(120)를 형성한다.Referring to FIG. 7A, first, a substrate 101, which is a silicon wafer doped with n-type, is prepared, and then active and field regions are formed on the substrate 101 using a silicon partial oxidation method (LOCOS), which is a conventional device isolation process. A device isolation film 125 is formed to distinguish it. Subsequently, a gate 115 made of a conductive material such as polysilicon doped with impurities is formed on the active region, and then p + source 110 and drain 105 are formed by using an ion implantation process. M × N (M and N are natural numbers) P-MOS transistors 120 are formed on the substrate 101.

상기 P-MOS 트랜지스터(120)가 형성된 결과물의 상부에 산화물로 이루어진 절연막을 형성한 후, 사진식각 방법을 사용하여 상기 소오스(110) 및 드레인(105)의 일측 상부를 각기 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(135)을 증착한 후 제1 금속층(135)을 사진식각 방법을 이용하여 패터닝한다. 이와 같이 패터닝된 제1 금속층(135)은 상기 트랜지스터(120)의 드레인(105)으로부터 지지층(170)을 지지하는 제1 앵커(171)의 아래까지 연장되는 드레인패드를 포함한다.After forming an insulating film made of an oxide on the resultant formed P-MOS transistor 120, using the photolithography method to form openings for exposing the top of one side of the source 110 and drain 105, respectively. . Subsequently, after depositing the first metal layer 135 made of titanium, titanium nitride, tungsten, nitride, or the like on the resultant, the first metal layer 135 is patterned using a photolithography method. The patterned first metal layer 135 includes a drain pad extending from the drain 105 of the transistor 120 to the bottom of the first anchor 171 supporting the support layer 170.

상기 제1 금속층(135) 및 기판(101)의 상부에는 제1 보호층(140)이 형성된다. 제1 보호층(140)은 인실리케이트유리(PSG)를 화학기상증착(CVD) 방법으로 증착하여 약 8000Å 정도의 두께를 갖게 형성한다. 제1 보호층(140)은 후속하는 공정의 영향으로 인해 상기 트랜지스터(120)가 내장된 기판(101)이 손상을 입는 것을 방지한다.The first passivation layer 140 is formed on the first metal layer 135 and the substrate 101. The first passivation layer 140 is formed to have a thickness of about 8000 인 by depositing silicate glass (PSG) by chemical vapor deposition (CVD). The first protective layer 140 prevents the substrate 101 in which the transistor 120 is embedded from being damaged due to a subsequent process.

제1 보호층(140)의 상부에는 제2 금속층(145)이 형성된다. 제2 금속층(145)은 티타늄을 스퍼터링하여 약 300Å 정도의 두께를 갖는 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리기상증착(PVD) 방법으로 증착하여 약 1200Å 정도의 두께를 갖는 질화티타늄층을 형성함으로써 완성된다. 제2 금속층(145)은 광원으로부터 입사되는 광이 거울(260)뿐만 아니라, 거울(260)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 액티브매트릭스(100)에 광누설전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(145) 중 후속 공정에서 비어홀(270)이 형성될 부분, 즉 그 아래에 제1 금속층(135)의 드레인패드가 위치한 부분을 식각하여 제2 금속층(145)에 홀(도시되지 않음)을 형성한다.The second metal layer 145 is formed on the first protective layer 140. The second metal layer 145 is formed by sputtering titanium to form a titanium layer having a thickness of about 300 μs, and then depositing titanium nitride on the titanium layer by physical vapor deposition (PVD) to obtain a thickness of about 1200 μs. It is completed by forming the titanium nitride layer which has. Since the light incident from the light source is incident not only to the mirror 260 but also to a portion other than the portion covered by the mirror 260, the light leakage current flows through the active matrix 100, causing the device to malfunction. To prevent it. Subsequently, a portion of the second metal layer 145 in which the via hole 270 is to be formed in a subsequent process, that is, a portion in which the drain pad of the first metal layer 135 is positioned is etched and then etched into the second metal layer 145. Not formed).

상기 제2 금속층(145)의 상부에는 제2 보호층(150)이 적층된다. 제2 보호층(150)은 인실리케이트유리를 화학기상증착 방법으로 증착하여 약 2000Å 정도의 두께를 갖도록 형성한다. 제2 보호층(150)은 후속하는 공정 동안 기판(101) 및 기판(101) 상에 형성된 상기 결과물들이 손상을 입는 것을 방지한다.The second passivation layer 150 is stacked on the second metal layer 145. The second protective layer 150 is formed to have a thickness of about 2000 μs by depositing the silicate glass by chemical vapor deposition. The second protective layer 150 prevents the substrate 101 and the resulting products formed on the substrate 101 from being damaged during subsequent processing.

제2 보호층(150)의 상부에는 식각방지층(155)이 적층된다. 식각방지층(155)은 제2 보호층(150) 및 액티브매트릭스(100) 상의 상기 결과물들이 후속하는 식각 공정 동안 식각되어 손상을 입는 것을 방지한다. 식각방지층(155)은 산화규소 또는 오산화인과 같은 저온산화물(LTO)로 구성된다. 상기 식각방지층(155)은 저압화학기상 증착(LPCVD) 방법을 사용하여 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 형성한다. 따라서, 기판(101), 제1 금속층(135), 제1 보호층(140), 제2 금속층(145), 제2 보호층(150) 및 식각방지층(155)을 포함하는 액티브매트릭스(100)가 완성된다.An etch stop layer 155 is stacked on the second passivation layer 150. The etch stop layer 155 prevents the results on the second passivation layer 150 and the active matrix 100 from being etched and damaged during the subsequent etching process. The etch stop layer 155 is made of low temperature oxide (LTO) such as silicon oxide or phosphorus pentoxide. The etch stop layer 155 is formed to have a thickness of about 0.2 to 0.8 μm at a temperature of about 350 to 450 ° C. using a low pressure chemical vapor deposition (LPCVD) method. Therefore, the active matrix 100 including the substrate 101, the first metal layer 135, the first protective layer 140, the second metal layer 145, the second protective layer 150, and the etch stop layer 155. Is completed.

상기 식각방지층(159)의 상부에는 제1 희생층(160)이 적층된다. 제1 희생층(160)은 액츄에이터(210)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(160)은 폴리실리콘을 약 500℃ 이하의 온도에서 저압화학기상증착(LPCVD) 방법으로 증착하여 약 2.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 제1 희생층(160)의 표면을 화학기계적연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(160)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.The first sacrificial layer 160 is stacked on the etch stop layer 159. The first sacrificial layer 160 serves to facilitate stacking of the thin films constituting the actuator 210. The first sacrificial layer 160 is formed to have a thickness of about 2.0 to 3.0 μm by depositing polysilicon by low pressure chemical vapor deposition (LPCVD) at a temperature of about 500 ° C. or less. Subsequently, the surface of the first sacrificial layer 160 is polished using a chemical mechanical polishing (CMP) method to planarize the surface of the first sacrificial layer 160 to have a thickness of about 1.1 μm.

도 7b는 제1 희생층(160)을 패터닝한 상태를 나타내는 평면도이다. 도 7a 및 도 7b를 참조하면, 제1 희생층(160)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 제1 희생층(160) 중 아래에 제2 금속층(145)의 홀이 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각방지층(155)의 일부를 노출시킴으로써, 후에 형성되는 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)이 형성될 위치를 만든다. 따라서, 상기 식각방지층(155)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다. 이어서, 상기 제1 포토레지스트를 제거한다.7B is a plan view illustrating a state in which the first sacrificial layer 160 is patterned. 7A and 7B, after applying and patterning a first photoresist (not shown) on the first sacrificial layer 160, the first sacrificial layer (using the first photoresist as a mask) The first anchor supporting the support layer 170 formed later by etching the portion of the second metal layer 145 formed below and the portions adjacent to both sides thereof by etching to expose a portion of the etch stop layer 155. 171 and the second anchors 172a and 172b are formed. Thus, the etch stop layer 155 is exposed in the shape of three squares spaced apart by a predetermined distance. Subsequently, the first photoresist is removed.

도 7c를 참조하면, 제1층(169)은 상기와 같이 사각형으로 노출된 식각방지층(155) 및 제1 희생층(160)의 상부에 적층된다. 제1층(169)은 질화물과 같은 경질의 물질을 저압화학기상증착(LPCVD) 방법으로 증착하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다.Referring to FIG. 7C, the first layer 169 is stacked on the etch stop layer 155 and the first sacrificial layer 160 exposed in a quadrangle as described above. The first layer 169 is formed to have a thickness of about 0.1 to 1.0 μm by depositing a hard material such as nitride by low pressure chemical vapor deposition (LPCVD).

하부전극층(179)은 제1층(179)의 상부에 적층된다. 하부전극층(179)은 백금, 탄탈륨 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학기상증착 방법으로 증착하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 하부전극층(179)은 후에 외부로부터 제1 신호(화상 신호)가 인가되며 거울상의 'ㄷ'자의 형상을 갖는 하부전극(180)으로 패터닝된다.The lower electrode layer 179 is stacked on top of the first layer 179. The lower electrode layer 179 is formed to have a thickness of about 0.1 to 1.0 μm by depositing a metal having electrical conductivity such as platinum, tantalum or platinum-tantalum by a sputtering method or a chemical vapor deposition method. The lower electrode layer 179 is later applied with a first signal (image signal) from the outside and patterned into a lower electrode 180 having a mirror-shaped 'c' shape.

상기 하부전극층(179)의 상부에는 PZT 또는 PLZT 등의 압전물질로 이루어진 제2층(189)이 적층된다. 바람직하게는, 제2층(189)은 졸-겔법으로 제조된 PZT를 스핀코팅하여 약 0.4㎛ 정도의 두께를 갖게 형성한다. 이어서, 제2층(189)을 구성하는 압전물질을 급속열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2층(189)은 후에 제1 상부전극(200)과 하부전극(180)의 일측 사이에 발생하는 제1 전기장에 의하여 변형을 일으키는 제1 변형층(190) 및 제2 상부전극(210)과 하부전극(180)의 타측 사이에 발생하는 제2 전기장에 의하여 변형을 일으키는 제2 변형층(191)으로 패터닝된다.A second layer 189 made of a piezoelectric material such as PZT or PLZT is stacked on the lower electrode layer 179. Preferably, the second layer 189 is formed by spin coating PZT prepared by the sol-gel method to have a thickness of about 0.4 μm. Subsequently, the piezoelectric material constituting the second layer 189 is subjected to heat treatment by rapid thermal treatment (RTA) to cause phase shift. The second layer 189 may be the first strained layer 190 and the second upper electrode 210 which are deformed by a first electric field generated between the first upper electrode 200 and the lower electrode 180 later. And a second deformation layer 191 causing deformation by a second electric field generated between the other side of the lower electrode 180 and the other side.

상부전극층(199)은 제2층(189)의 상부에 적층된다. 상부전극층(199)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학기상증착 방법으로 증착하여 약 0.1∼1.0㎛ 정도의 두께를 갖게 형성한다. 상부전극층(199)은 후에 제2 신호가 각기 인가되며 소정의 거리만큼 이격되는 제1 및 제2 상부전극(200, 201)으로 패터닝된다.The upper electrode layer 199 is stacked on top of the second layer 189. The upper electrode layer 199 is formed by depositing a metal having electrical conductivity such as platinum, tantalum, silver or platinum-tantalum by sputtering or chemical vapor deposition to have a thickness of about 0.1 to 1.0 μm. The upper electrode layer 199 is later patterned with the first and second upper electrodes 200 and 201, respectively, to which the second signal is applied and spaced apart by a predetermined distance.

도 7d를 참조하면, 상기 상부전극층(199)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 이를 마스크로 이용하여 상기 상부전극층(199)을 각기 사각평판의 형상, 바람직하게는 직사각평판의 형상을 가지며, 서로 소정의 거리만큼 나란하게 이격된 제1 및 제2 상부전극(200, 201)으로 패터닝한다. 이어서, 상기 제2 포토레지스트를 제거한다.Referring to FIG. 7D, after applying and patterning a second photoresist (not shown) on the upper electrode layer 199, the upper electrode layer 199 may be formed into a rectangular flat plate using the mask as a mask. For example, the first and second upper electrodes 200 and 201 may have a rectangular flat shape and are spaced apart from each other by a predetermined distance. Subsequently, the second photoresist is removed.

계속하여, 상부전극층(199)을 패터닝하는 방법과 동일한 방법으로 제2층(189)을 패터닝하여 각기 직사각평판의 형상을 가지며, 서로 소정의 거리만큼 나란하게 이격된 제1 및 제2 변형층(190, 191)을 형성한다. 제1 및 제2 변형층(190, 191)은 각기 제1 및 제2 상부 전극(200, 201)보다는 넓은 면적의 직사각평판의 형상을 갖는다.Subsequently, the second layer 189 is patterned in the same manner as the patterning of the upper electrode layer 199 to form a rectangular flat plate, and the first and second strained layers spaced apart from each other by a predetermined distance from each other ( 190, 191). The first and second deformable layers 190 and 191 have a shape of a rectangular flat plate having a larger area than that of the first and second upper electrodes 200 and 201, respectively.

이어서, 상부전극층(199)을 패터닝하는 방법과 동일한 방법으로 하부전극층(179)을 패터닝하여 후에 형성되는 지지라인(174)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 일측의 내측에 제1 앵커(171)를 향하여 계단형으로 형성된 돌출부를 갖는 하부전극(180)을 형성한다. 이 경우, 상기 거울상의 'ㄷ'자 형의 하부전극(180)의 2개의 암들은 각기 제1 및 제2 변형층(190, 191)보다 넓은 면적의 직사각 평판의 형상을 갖는다.Subsequently, the lower electrode layer 179 is patterned in the same manner as the patterning of the upper electrode layer 199 to have a mirror-shaped 'C' shape for the support line 174 formed later, and the first anchor inside one side. A lower electrode 180 having a protrusion formed in a stepped shape toward 171 is formed. In this case, the two arms of the mirror-shaped 'c' shaped lower electrode 180 have a rectangular plate shape having a larger area than the first and second deformable layers 190 and 191, respectively.

또한, 하부전극층(179)을 패터닝할 때, 상기 제1층(169)의 일측 상부에 하부전극(180)과는 수직한 방향으로 공통전극선(240)이 하부전극(180)과 동시에 형성된다. 공통전극선(240)은 후에 형성되는 지지라인(174)의 상부에 하부전극(180)과 소정의 거리만큼 이격되어 형성된다. 따라서, 제1 및 제2 상부전극(200, 201), 제1 및 제2 변형층(190, 191) 그리고 하부전극(180)을 포함하는 액츄에이터(210)가 완성된다.In addition, when the lower electrode layer 179 is patterned, the common electrode line 240 is formed simultaneously with the lower electrode 180 in a direction perpendicular to the lower electrode 180 on one side of the first layer 169. The common electrode line 240 is formed to be spaced apart from the lower electrode 180 by a predetermined distance on the support line 174 formed later. Accordingly, the actuator 210 including the first and second upper electrodes 200 and 201, the first and second strained layers 190 and 191, and the lower electrode 180 is completed.

계속하여, 제1층(169)을 패터닝하여 지지층(170), 지지라인(174), 제1 앵커(171) 그리고 제2 앵커들(172a, 172b)을 포함하는 지지요소(175)를 형성한다. 제1층(169) 중 상기 3개의 사각형으로 노출된 식각방지층(155)에 접촉되는 부분 중 양측부는 제2 앵커들(172a, 172b)이 되며, 중앙부는 제1 앵커(171)가 된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각상자의 형상을 가지며, 제1 앵커(171)의 아래에는 제2 금속층(145)의 홀 및 제1 금속층(135)의 드레인패드가 위치한다. 상기 제1 및 제2 변형층(190, 191)은 각기 사각고리 형상의 지지층(170) 중 지지라인(174)에 대하여 수직한 방향으로 수평하게 연장된 2개의 암들의 상부에 서로 나란하게 형성된다.Subsequently, the first layer 169 is patterned to form a support element 175 comprising a support layer 170, a support line 174, a first anchor 171 and second anchors 172a and 172b. . Both sides of the portion of the first layer 169 contacting the etch stop layer 155 exposed in the three quadrangles become second anchors 172a and 172b, and the center portion becomes the first anchor 171. Each of the first anchor 171 and the second anchors 172a and 172b has a rectangular box shape, and a hole of the second metal layer 145 and a hole of the first metal layer 135 are disposed below the first anchor 171. The drain pad is located. The first and second deformable layers 190 and 191 are formed parallel to each other on top of two arms horizontally extending in a direction perpendicular to the support line 174 of the square ring-shaped support layer 170, respectively. .

상기 제1층(169)을 패터닝하여 지지층(170)을 형성할 때, 상기 사각고리형의 지지층(170) 중 상기 하부전극(180)의 암들이 연결되는 부분의 하부에 위치한 부분, 즉 지지라인(174)에 대하여 평행하게 형성된 부분에는 상기 하부전극(180)의 연결부분으로부터 제1 및 제2 변형층(190, 191)과 나란하게 소정의 길이를 갖는 제1 개방부(310a) 및 제2 개방부(310b)가 형성된다. 제1 및 제2 개방부(310a, 310b)는 상기 하부전극(180)의 연결부분 중 2개의 암들과 인접한 부분으로부터 지지층(170)을 관통하여 형성된다. 제1 및 제2 개방부(310a, 310b)는 각기 액츄에이터(210)의 구동부인 제1 및 제2 변형층(190, 191)이 형성된 부분과 액츄에이터(210)의 연결부인 하부전극(180) 및 지지층(170)의 연결부분을 분리하여 액츄에이터(210)의 구동부가 연결부분에 구속되지 않도록 함으로써 액츄에이터의 구동각도를 극대화시킨다.When the support layer 170 is formed by patterning the first layer 169, a portion located below the portion of the quadrangular support layer 170 to which the arms of the lower electrode 180 are connected, that is, a support line The first opening 310a and the second portion having a predetermined length in parallel with the first and second deformable layers 190 and 191 from the connection portion of the lower electrode 180 may be formed in a portion formed in parallel with respect to 174. An opening 310b is formed. First and second openings 310a and 310b are formed through the support layer 170 from a portion adjacent to two arms of the connection portion of the lower electrode 180. The first and second openings 310a and 310b may be formed at portions in which the first and second deformable layers 190 and 191, which are the driving units of the actuator 210, are formed, respectively, and the lower electrode 180, which is a connection portion of the actuator 210, and By separating the connection portion of the support layer 170 so that the driving portion of the actuator 210 is not constrained to the connection portion to maximize the driving angle of the actuator.

계속하여, 상기 지지요소(175)의 상부 및 액츄에이터(210)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝하여 지지라인(174) 상에 형성된 공통전극선(240)으로부터 제1 및 제2 상부전극(200, 201)의 일부를 노출시킨다. 이 때, 제1 앵커(171)로부터 하부전극(180)의 돌출부들까지도 함께 노출된다.Subsequently, a third photoresist (not shown) is applied on the upper portion of the support element 175 and the upper portion of the actuator 210 and patterned to form a first photoresist from the common electrode line 240 formed on the support line 174. And a portion of the second upper electrodes 200 and 201 are exposed. At this time, the protrusions of the lower electrode 180 are also exposed together from the first anchor 171.

이어서, 상기 노출된 부분에 아몰퍼스 실리콘 또는 저온산화물인 산화규소 또는 오산화인 등을 증착하고 이를 패터닝함으로써, 제1 상부전극(200)의 일부로부터 제1 변형층(190) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)을 형성하고, 동시에 제2 상부전극(201)의 일부로부터 제2 변형층(191) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제2 절연층(221)을 형성한다. 제1 및 제2 절연층(220, 221)은 저압화학기상증착(LPCVD) 방법을 사용하여 각기 약 0.2∼0.4㎛ 정도, 바람직하게는 0.3㎛ 정도의 두께를 갖게 형성한다.Subsequently, the first strained layer 190 and the lower electrode 180 may be removed from a portion of the first upper electrode 200 by depositing and patterning amorphous silicon or silicon oxide or phosphorus pentoxide, which is a low temperature oxide, on the exposed portion. The first insulating layer 220 is formed up to a part of the support layer 170, and at the same time, the support layer 170 is formed through the second strained layer 191 and the lower electrode 180 from a part of the second upper electrode 201. The second insulating layer 221 is formed to a part. The first and second insulating layers 220 and 221 are formed to have a thickness of about 0.2 to 0.4 µm, and preferably about 0.3 µm, respectively, using low pressure chemical vapor deposition (LPCVD).

그리고, 아래에 제2 금속층(145)의 홀 및 제1 금속층(135)의 드레인패드가 위치한 부분인 제1 앵커(171)의 중앙으로부터 제1 앵커(171), 식각방지층(155), 제2 보호층(150) 및 제1 보호층(140)을 식각하여 드레인패드까지 비어홀(270)을 형성한 후, 상기 드레인패드로부터 비어홀(270)을 통하여 하부전극(180)의 돌출부들까지 비어컨택(280)을 형성한다. 이와 동시에, 제1 상부전극(200)으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제1 상부전극연결부재(230)를 형성하고, 제2 상부전극(201)으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제2 상부전극연결부재(231)를 형성한다.The first anchor 171, the etch stop layer 155, and the second anchor 171 are formed from the center of the first anchor 171, which is a portion where the hole of the second metal layer 145 and the drain pad of the first metal layer 135 are positioned. After etching the passivation layer 150 and the first passivation layer 140 to form a via hole 270 to the drain pad, the via contact is formed from the drain pad to the protrusions of the lower electrode 180 through the via hole 270. 280). At the same time, the first upper electrode connecting member 230 is formed from the first upper electrode 200 to the common electrode line 240 through a portion of the first insulating layer 220 and the support layer 170, and the second upper electrode is formed. The second upper electrode connecting member 231 is formed from the 201 to the common electrode line 240 through a portion of the second insulating layer 221 and the support layer 170.

상기 비어컨택(280)과 제1 및 제2 상부전극연결부재(230, 231)는 각기 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 약 0.1∼0.2㎛ 정도의 두께를 갖도록 증착시킨 후, 이러한 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부전극연결부재(230, 231)는 각기 제1 및 제2 상부전극(200, 201)과 공통전극선(240)을 연결하며, 하부전극(180)은 비어컨택(280)을 통하여 제1 금속층(135)의 드레인패드와 연결된다.The via contact 280 and the first and second upper electrode connecting members 230 and 231 are respectively deposited to have a thickness of about 0.1 to 0.2 μm using platinum or platinum-tantalum by sputtering or chemical vapor deposition. After the deposition, the deposited metal is formed by patterning. The first and second upper electrode connecting members 230 and 231 connect the first and second upper electrodes 200 and 201 and the common electrode line 240, respectively, and the lower electrode 180 connects the via contact 280. It is connected to the drain pad of the first metal layer 135 through.

도 7e를 참조하면, 액츄에이터(210) 및 지지요소(175)의 상부에 높은 점성을 갖는 유동체로 우수한 증착 평탄성을 갖는 아큐플로를 사용하여 제2 희생층(300)을 형성한다. 이러한 아큐플로는 스핀코팅 방법을 이용하여 액츄에이터(210) 및 지지요소(175)의 상부에 도포함으로써, 액티브매트릭스(100) 상의 액츄에이터(210) 및 지지요소(175)가 형성된 부분과 나머지 부분과의 단차를 용이하게 극복할 수 있다. 또한, 상기 아큐플로는 제2 희생층을 폴리실리콘을 사용하여 형성하였을 경우에 요구되던 별도의 화학기계적연마(CMP) 공정 없이 평탄화를 달성할 수 있다.Referring to FIG. 7E, the second sacrificial layer 300 is formed by using accucu having excellent deposition flatness with a highly viscous fluid on top of the actuator 210 and the support element 175. This acuflow is applied to the upper part of the actuator 210 and the support element 175 by using a spin coating method, and thus the portion of the actuator 210 and the support element 175 on the active matrix 100 is formed and the rest thereof. The step can be easily overcome. In addition, the accucu may achieve planarization without a separate chemical mechanical polishing (CMP) process, which is required when the second sacrificial layer is formed using polysilicon.

이어서, 거울(260) 및 포스트(250)를 형성하기 위하여 제2 희생층(300)을 패터닝하여, 상기 거울상의 'ㄷ'자 형의 하부전극(180)의 연결부분의 중앙부(즉, 그 상부에 제1 및 제2 상부전극(200, 201)이 형성되지 않고 지지라인(174)에 대하여 평행하게 형성된 부분의 중앙부)를 노출시키는 포스트홀을 형성한다. 다음에, 상기 노출된 하부전극(180)의 일부 및 제2 희생층(300)의 상부에 반사성을 갖는 알루미늄(Al)과 같은 금속을 스퍼터링 방법 또는 화학기상증착 방법으로 증착하고 이러한 증착된 금속을 패터닝하여 사각평판의 형상을 갖는 거울(260)과 거울(260)을 지지하는 포스트(250)를 동시에 형성한다. 그리고, 제2 희생층(300)을 플라즈마 애싱 방법으로 제거한 후, 제1 희생층(160)을 플루오르화크세논(XeF2) 또는 플루오르화브롬(BrF2)을 사용하여 제거하고 세정 및 건조 처리를 수행하여 도 5에 도시한 바와 같은 TMA 소자를 완성한다. 상기와 같이 제2 희생층(300)이 제거되면 제2 희생층(300)의 위치에 제2 에어갭(310)이 형성되고 제1 희생층(160)이 제거되면 제1 희생층(160)의 위치에 제1 에어갭(165)이 형성된다.Subsequently, the second sacrificial layer 300 is patterned to form the mirror 260 and the post 250, so that the center portion of the connection portion of the lower electrode 180 having a '-' shape on the mirror (ie, the upper portion thereof) is patterned. The first and second upper electrodes 200 and 201 are not formed in the substrate, and a post hole exposing the center portion of the portion formed parallel to the support line 174 is formed. Next, a metal such as aluminum (Al) having reflective properties is deposited on a portion of the exposed lower electrode 180 and on the second sacrificial layer 300 by a sputtering method or a chemical vapor deposition method, and the deposited metal is deposited. By patterning, a mirror 260 having a shape of a square plate and a post 250 supporting the mirror 260 are simultaneously formed. After the second sacrificial layer 300 is removed by a plasma ashing method, the first sacrificial layer 160 is removed using xenon fluoride (XeF 2 ) or bromine fluoride (BrF 2 ), and cleaning and drying are performed. Performed to complete the TMA device as shown in FIG. As described above, when the second sacrificial layer 300 is removed, the second air gap 310 is formed at the position of the second sacrificial layer 300, and when the first sacrificial layer 160 is removed, the first sacrificial layer 160 is removed. The first air gap 165 is formed at the position of.

본 발명에 의하면, 제1 및 제2 변형층을 포함하는 액츄에이터의 구동부와 하부전극 및 지지층을 포함하는 연결부에 구속되지 않도록 제1 및 제2 개방부를 통하여 액츄에이터의 구동부와 연결부가 분리되게 함으로써, 액츄에이터의 비틀림 현상을 방지하여 액츄에이터의 구동각도의 균일성을 확보할 수 있으며, 비록 소자의 면적이 제한되더라도 액츄에이터의 유효구동 길이를 증가시켜 액츄에이터의 구동각을 극대화할 수 있다. 이에 따라 스크린에 투영되는 화질을 향상시킬 수 있다.According to the present invention, the actuator and the connecting portion of the actuator are separated by the first and second openings so as not to be constrained by the driving portion of the actuator including the first and second deformation layers and the connecting portion including the lower electrode and the support layer. It is possible to secure the uniformity of the driving angle of the actuator by preventing the twisting of the actuator. Even though the area of the element is limited, the effective driving length of the actuator can be increased to maximize the driving angle of the actuator. Accordingly, the image quality projected on the screen can be improved.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be modified in various ways without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims (2)

MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 갖는 제1 금속층을 포함하는 액티브매트릭스;An active matrix including a first metal layer having a MOS transistor embedded therein and having a drain pad extending from the drain of the transistor; 상기 액티브매트릭스의 상부에 형성되며, 지지라인, 지지층 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지수단;Support means formed on the active matrix and including a support line, a support layer, and first and second anchors; 상기 액티브매트릭스의 상부에 형성되며, 제1 및 제2 상부전극, 제1 및 제2 변형층, 그리고 2개의 암과 그 연결부로 구성되어 거울상의 'ㄷ'자의 형상을 갖는 하부전극을 포함하는 액츄에이터;An actuator formed on the active matrix and including a first electrode and a second upper electrode, a first and second deformable layers, and two arms and a connecting portion thereof, the lower electrode having a mirror-shaped 'c' shape; ; 상기 하부전극의 암들과 인접하여 나란하게 형성되며, 각기 소정의 길이를 갖고 상기 하부전극의 연결부로부터 상기 지지층을 관통하는 제1 개방부 및 제2 개방부; 그리고First and second openings which are formed in parallel with the arms of the lower electrode and have a predetermined length, respectively, and penetrate the support layer from the connection portion of the lower electrode; And 상기 액츄에이터의 상부에 형성된 거울을 포함하는 것을 특징으로 하는 박막형 광로조절 장치.Thin film type optical path control device comprising a mirror formed on top of the actuator. MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 갖는 제1 금속층을 포함하는 액티브매트릭스를 제공하는 단계;Providing an active matrix including a first metal layer having a MOS transistor embedded therein and having a drain pad extending from the drain of the transistor; 상기 액티브매트릭스의 상부에 제1층, 하부전극층, 제2층 및 상부전극층을 형성하는 단계;Forming a first layer, a lower electrode layer, a second layer, and an upper electrode layer on the active matrix; ⅰ) 상기 상부전극층 및 상기 제2층을 패터닝하여 제1 및 제2 상부전극과 제1 및 제2 변형층을 형성하는 단계 및 ⅱ) 상기 하부전극층을 패터닝하여 2개의 암과 그 연결부로 구성되어 거울상의 'ㄷ'자의 형상을 갖는 하부전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계;Iv) patterning the upper electrode layer and the second layer to form first and second upper electrodes and first and second strained layers; and ii) patterning the lower electrode layer to include two arms and their connections. Forming an actuator including forming a lower electrode having a mirror-shaped 'c' shape; 상기 제1층을 패터닝하여 지지라인, 지지층 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지수단을 형성하는 단계;Patterning the first layer to form a support line, a support layer, and support means including first and second anchors; 상기 하부전극의 암들과 나란하게 각기 상기 하부전극의 연결부로부터 상기 지지층을 관통하는 제1 개방부 및 제2 개방부를 형성하는 단계; 그리고Forming a first opening portion and a second opening portion penetrating the support layer from the connection portion of the lower electrode, respectively, parallel to the arms of the lower electrode; And 상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.Method of manufacturing a thin film type optical path control device comprising the step of forming a mirror on top of the actuator.
KR1019980060689A 1998-12-30 1998-12-30 Thin film micromirror array-actuated device and manufacturing method thereof KR20000044198A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060689A KR20000044198A (en) 1998-12-30 1998-12-30 Thin film micromirror array-actuated device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060689A KR20000044198A (en) 1998-12-30 1998-12-30 Thin film micromirror array-actuated device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20000044198A true KR20000044198A (en) 2000-07-15

Family

ID=19567453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060689A KR20000044198A (en) 1998-12-30 1998-12-30 Thin film micromirror array-actuated device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20000044198A (en)

Similar Documents

Publication Publication Date Title
KR100294406B1 (en) Manufacturing Method of Thin Film Fluorescence Control System
KR100276663B1 (en) Manufacturing method of thin film type optical path control device
KR20000044198A (en) Thin film micromirror array-actuated device and manufacturing method thereof
KR100276664B1 (en) Thin film type optical path control device and its manufacturing method
KR100270995B1 (en) Manufacturing method of thin film actuated mirror array
KR100276666B1 (en) Thin film type optical path control device
KR20000044197A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000044202A (en) Manufacturing method for thin film micromirror array-actuated device preventing the point default of pixel
KR20000032305A (en) Fabrication method of thin film actuated mirror array
KR20000044211A (en) Thin film micromirror array-actuated device and manufacturing method
KR20000004787A (en) Method for manufacturing a thin film actuated mirror array
KR20000044205A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000031952A (en) Method for producing thin film type optical path controller
KR20000032303A (en) Fabrication method of thin film actuated mirror array
KR20000004786A (en) Method for manufacturing a thin film actuated mirror array
KR20000004791A (en) Thin film actuated mirror array and method for manufacturing thereof
KR20000044191A (en) Manufacturing method of thin-film type optical path adjustor enable to prevent point defect of pixel
KR20000031507A (en) Method for producing thin film type device for adjusting optical path
KR20000044182A (en) Manufacturing method for thin film micromirror array-actuated device preventing the point default of a pixel
KR20000044186A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000044210A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000044200A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000044199A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000044203A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000044206A (en) Thin film micromirror array-actuated device and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid