KR20000039792A - 전계방출 표시소자 및 그 제조방법 - Google Patents

전계방출 표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20000039792A
KR20000039792A KR1019980055246A KR19980055246A KR20000039792A KR 20000039792 A KR20000039792 A KR 20000039792A KR 1019980055246 A KR1019980055246 A KR 1019980055246A KR 19980055246 A KR19980055246 A KR 19980055246A KR 20000039792 A KR20000039792 A KR 20000039792A
Authority
KR
South Korea
Prior art keywords
layer
sacrificial layer
silicon substrate
polysilicon film
film
Prior art date
Application number
KR1019980055246A
Other languages
English (en)
Other versions
KR100325075B1 (ko
Inventor
윤석신
신재학
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980055246A priority Critical patent/KR100325075B1/ko
Publication of KR20000039792A publication Critical patent/KR20000039792A/ko
Application granted granted Critical
Publication of KR100325075B1 publication Critical patent/KR100325075B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/041—Field emission cathodes characterised by the emitter shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 전계 방출 표시 소자 및 그 제조방법을 개시한다. 개시된 본 발명은 실리콘 기판 상부에 원통 형태의 희생층을 형성하는 단계와, 상기 희생층을 마스크로 하여, 실리콘 기판을 소정 깊이만큼 등방성 식각하는 단계와, 상기 실리콘 기판 표면 및 희생층 표면에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막 표면에 보호막을 형성하는 단계와, 상기 보호막과 폴리실리콘막을 비등방성 식각하여, 희생층 측벽 및 실리콘 기판 측벽에 폴리실리콘막, 보호막으로 된 스페이서를 형성하는 단계와, 상기 폴리실리콘, 보호막으로 된 스페이서 양측에 게이트 산화막 및 게이트 전극을 형성하는 단계, 및 상기 희생층 및 보호막을 제거하여, 폴리실리콘막으로 된 실린더 스페이서형 팁을 형성하는 단계를 포함한다.

Description

전계 방출 표시 소자 및 그 제조방법
본 발명은 전계 방출 표시 소자(Field emission diplay device) 및 제조방법에 관한 것으로, 보다 구체적으로는 방출 전류를 높이면서 동작 전압을 낮출수 있는 전계 방출 표시 소자의 팁 및 그 제조방법에 관한 것이다.
공지된 바와 같이 전계 방출 표시 소자는 FEA(field emission array)를 매트릭스 어드레스할 수 있고, CRT와 같이 전자빔이 형광체를 자극하여 음극선 발광을 일으키는 원리를 이용한 표시기이다.
이러한 전계 방출 표시 소자는 대향하는 캐소드판과 애노드판, 그 사이의 진공갭이 존재한다. 여기서, 캐소드판에는 게이트 전극과 전자를 방출하는 다수개의 에미터 팁이 구비된다. 한편, 캐소드판과 대향하는 애노드판에는 형광체가 구비되어 전계 방출 표시 장치의 컬러화를 실현한다.
여기서, 전계 방출 표시 소자의 밝기는 에미터 팁의 전자 방출 능력에 의하여 결정되고, 에미터 팁의 전자 방출 능력은 에미터 팁을 구성하는 물질이 얼마만큼의 낮은 일함수를 갖는지에 따라 결정된다.
종래에는 일함수가 4 내지 5eV 정도인 실리콘(Si), 몰리브덴(Mo), 텅스텐(W)과 같은 물질로 에미터 팁을 형성하였다.
여기서, 도 1을 참조하여, 실리콘으로 팁을 형성하는 방법에 대하여 설명한다.
도 1을 참조하여, 실리콘 기판(1) 상부에 소정의 패턴(도시되지 않음)을 형성한다음, 소정 패턴(도시되지 않음)을 마스크로 하여, 실리콘 기판(1)을 등방성 식각한다. 이때, 상기 등방성 식각시 오버에칭을 실시하여 패턴 하부의 실리콘이 원추 형태가 되도록 한다. 여기서, 원추 형태로 형성된 식각된 부분을 팁(4)이라 한다.
그다음, 팁(2) 양측에 실리콘 산화막 및 몰리브덴층을 전자빔 증착(E - beam evaporation) 하여 게이트 산화막(2) 및 게이트 전극(3)을 형성한다.
그러나, 상기와 같이 형성된 원추 형태의 팁은 다음과 같은 문제점을 갖는다.
일반적으로 팁은 뾰족하게 형성되어야 다량의 전류를 방출시킬 수 있다. 그러나 종래 기술에 따르면 원추 형태로 실리콘 팁을 만드는 것은 실질적으로 어려워, 팁의 끝 부분을 뾰족하게 만드는데 어려움이 있다. 또한, 이와같이 원추 형태의 팁을 제작할때에는 팁을 구성하는 물질의 손실이 많다.
또한, 상기와 같은 방식에 따르면, 다수개의 팁의 형상이 모두 균일하게 형성되지 않으므로, 균일도가 매우 떨어진다.
상기와 같은 이유들로 인하여, 전계 방출 표시 소자는 방출 전류의 양이 적어지게 되고, 동작 전압도 높아지게 된다.
따라서, 본 발명의 목적은 방출 전류의 양을 증대시키고, 동작 전압을 낮출 수 있는 전계 발광 표시 소자를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 전계 방출 표시 소자의 제조방법을 제공하는 것이다.
도 1은 종래의 전계 방출 표시 소자의 단면도.
도 2a 내지 도 2e는 본 발명에 따른 전계 방출 표시 소자의 제조방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 - 실리콘 기판 12 - 희생층
13 - 폴리실리콘막 14 - 실리콘 산화막
15 - 스페이서 16 - 게이트 절연막
17 - 게이트 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일견지에 따르면, 전자를 방출하여 형광체를 발광시키는 에미터 팁을 포함하는 전계 방출 표시소자로서, 상기 에미터 팁은 원통 외측벽을 감싸도록 형성되는 실린더 스페이서 형태이고, 폴리실리콘막으로 형성되는 것을 특징으로 한다.
또한 본 발명의 다른 견지에 따르면, 실리콘 기판 상부에 원통 형태의 희생층을 형성하는 단계와, 상기 희생층을 마스크로 하여, 실리콘 기판을 소정 깊이만큼 등방성 식각하는 단계와, 상기 실리콘 기판 표면 및 희생층 표면에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막 표면에 보호막을 형성하는 단계와, 상기 보호막과 폴리실리콘막을 비등방성 식각하여, 희생층 측벽 및 실리콘 기판 측벽에 폴리실리콘막, 보호막으로 된 스페이서를 형성하는 단계와, 상기 폴리실리콘, 보호막으로 된 스페이서 양측에 게이트 산화막 및 게이트 전극을 형성하는 단계, 및 상기 희생층 및 보호막을 제거하여, 폴리실리콘막으로 된 실린더 스페이서형 팁을 형성하는 단계를 포함한다.
본 발명에 의하면, 도핑된 폴리실리콘막을 이용하여 실린더 스페이서 형태의 팁을 형성하므로써, 방출 전류의 양을 증대시키고, 이에따라 동작 전압도 낮출 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2e는 본 발명의 일실시예에 따른 전계 방출 표시 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 불순물 도핑이 이루어지고, 웰 드라이브 인(Well drive-in)이 진행된 실리콘 기판(11)상부에 희생층(12)을 4500 내지 5500Å 정도 증착한다. 이때, 희생층(12)은 실리콘 기판(11)과 식각율이 상이한 물질이면서, 선택적 식각이 가능한 PSG(phosphorus silicate glass) 물질로 형성한다. 이어, 희생층(12)을 원통 형태(disk shape)로 패터닝한다. 그다음, 원통 형태의 희생층(12)을 마스크로 하여 실리콘 기판(11)을 약 5500 내지 6500Å 깊이로 등방성 식각한다. 이때, 등방성 식각으로 희생층(12) 하단의 실리콘 기판(11)에는 언더 컷(under cut)이 발생된다. 상기 등방성 식각시 식각 가스로는 SF6가스를 이용한다.
그후, 도 2b에서와 같이, 식각이 진행된 실리콘 기판(11) 및 희생층(12) 표면에 폴리실리콘막(13)과 실리콘 산화막(14)을 순차적으로 증착한다. 이때, 폴리실리콘막(13)은 LPCVD(low pressure chemical vapor deposition) 방식으로 약 900 내지 1100Å 정도 증착하고, 폴리실리콘막(13)은 불순물이 도핑된 막을 사용함이 바람직하다.
그리고나서, 도 2c에 도시된 바와 같이, 상기 실리콘 산화막(14) 및 도핑된 폴리실리콘막(13)을 RIE(reactive ion etching)법으로 비등방성 식각하여, 희생층(12)의 측벽 및 실리콘 기판(11)의 언더컷 부위에 실리콘 산화막(14) 및 폴리실리콘막(13)의 적층 구조로 된 스페이서(15)가 형성된다. 이때, 상기 실리콘 산화막(14)은 상기 스페이서(15)를 형성하기 위한 식각 공정시 폴리실리콘막(13)의 표면이 식각되는 것을 방지하기 위하여 형성된다.
그후, 도 2d에 도시된 바와 같이, 희생층(12) 구조물의 양옆에 게이트 산화막(16) 및 게이트 전극(17)을 전자선 증착 방식에 의하여 형성한다. 이때, 게이트 산화막(16)은 실리콘 산화막이 이용되고, 게이트 전극(17)은 몰리브덴 금속막이 이용된다. 이와같은 전자선 증착 방식으로 게이트 산화막(16) 및 게이트 전극(17)을 형성하게 되면, 상기 희생층(12) 상부에서도 게이트 산화 물질(16a) 및 게이트 전극(17a)이 쌓이게 된다.
그리고나서, 도 2e에 도시된 바와 같이, 희생층(12) 상부에 쌓여있는 게이트 산화 물질(16a) 및 게이트 전극(17a)을 공지의 방법으로 제거한다. 이과정에서 상기 희생층(12) 및 폴리실리콘(13) 표면을 덮고 있는 실리콘 산화막(14)이 동시에 제거된다. 이러한 방식을 리프트 오프(lift off) 방식이라 한다.
이에따라, 폴리실리콘막(15)만이 남게된다. 이때, 남아있는 폴리실리콘막(15)은 실린더 스페이서형으로 본 발명에서의 팁(15a)이 된다. 상기 팁(13a)은 원통 형태를 둘러싸는 형태로 되어 있으면서, 끝이 뾰족한 스페이서 형태이므로, 종래의 원추형 보다 전류가 방출되는 면적이 더 커진다. 따라서, 전계 방출 전류의 양이 증대된다. 또한, 공지된 비등방성 식각에 의하여 실린더 스페이서 팁(15a)을 용이하게 형성할 수 있고, 팁(15a)을 형성할 때 표면에 실리콘 산화막(14)이 덮고 있으므로, 균일하게 팁(15a)을 식각할 수 있다.
더욱이, 실리콘막보다 전자 전달 능력이 우수한 도핑된 폴리실리콘막으로 스페이서가 형성되므로, 종래의 팁보다 전도 특성이 우수하다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 도핑된 폴리실리콘막을 이용하여 실린더 스페이서 형태의 팁을 형성하므로써, 방출 전류의 양을 증대시키고, 이에따라 동작 전압도 낮출 수 있다.
본 발명은 상기 실시예에 국한되지 않는다. 본 발명에서는 팁으로 도핑된 폴리실리콘막을 이용하였지만, 순수 폴리실리콘막으로 팁을 형성한다음, 불순물을 주입하여도 동일한 효과를 거둘 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (13)

  1. 전자를 방출하여 형광체를 발광시키는 에미터 팁을 포함하는 전계 방출 표시소자로서,
    상기 에미터 팁은 원통 외측벽을 감싸도록 형성되는 실린더 스페이서 형태이고, 폴리실리콘막으로 형성되는 것을 특징으로 하는 전계 방출 표시 소자.
  2. 제 1 항에 있어서, 상기 폴리실리콘막은 불순물이 도핑된 폴리실리콘막인 것을 특징으로 하는 전계 방출 표시 소자.
  3. 실리콘 기판 상부에 원통 형태의 희생층을 형성하는 단계;
    상기 희생층을 마스크로 하여, 실리콘 기판을 소정 깊이만큼 등방성 식각하는 단계;
    상기 실리콘 기판 표면 및 희생층 표면에 폴리실리콘막을 증착하는 단계;
    상기 폴리실리콘막 표면에 보호막을 형성하는 단계;
    상기 보호막과 폴리실리콘막을 비등방성 식각하여, 희생층 측벽 및 실리콘 기판 측벽에 폴리실리콘막, 보호막으로 된 스페이서를 형성하는 단계;
    상기 폴리실리콘, 보호막으로 된 스페이서 양측에 게이트 산화막 및 게이트 전극을 형성하는 단계; 및
    상기 희생층 및 보호막을 제거하여, 폴리실리콘막으로 된 실린더 스페이서형 팁을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 게이트 산화막 및 게이트 전극을 형성하는 단계시, 상기 희생층 상부에도 게이트 산화막 및 게이트 전극이 형성되어, 상기 희생층 상부의 게이트 산화막 및 게이트 전극을 제거할 때, 상기 희생층 및 보호막이 동시에 제거되는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 희생층은 PSG막인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 보호막은 실리콘 산화막인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  7. 제 5 항에 있어서, 상기 희생층의 두께는 4500 내지 5500Å 인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  8. 제 3 항에 있어서, 상기 희생층을 마스크로 하여 실리콘 기판을 식각하는 단계에서, 상기 식각시 이용되는 가스는 SF6가스인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  9. 제 8 항에 있어서, 상기 희생층을 마스크로 하여 실리콘 기판을 식각하는 단계에서, 상기 실리콘 기판의 식각되는 깊이는 5500 내지 6500Å 정도인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  10. 제 3 항에 있어서, 상기 폴리실리콘막은 불순물이 도핑된 폴리실리콘막인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  11. 제 10 항에 있어서, 상기 폴리실리콘막은 LPCVD 방식으로 형성되는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  12. 제 11 항에 있어서, 상기 폴리실리콘막은 900 내지 1100Å 정도로 증착하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
  13. 제 3 항 또는 제 4 항에 있어서, 상기 게이트 산화막과 게이트 전극은 전자빔 증착 방식으로 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.
KR1019980055246A 1998-12-16 1998-12-16 전계방출표시소자및그제조방법 KR100325075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055246A KR100325075B1 (ko) 1998-12-16 1998-12-16 전계방출표시소자및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055246A KR100325075B1 (ko) 1998-12-16 1998-12-16 전계방출표시소자및그제조방법

Publications (2)

Publication Number Publication Date
KR20000039792A true KR20000039792A (ko) 2000-07-05
KR100325075B1 KR100325075B1 (ko) 2002-06-26

Family

ID=19563019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055246A KR100325075B1 (ko) 1998-12-16 1998-12-16 전계방출표시소자및그제조방법

Country Status (1)

Country Link
KR (1) KR100325075B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212531B1 (ko) * 1995-11-28 1999-08-02 김영남 이중 게이트 산화막을 갖는 fed 장치의 제조방법
KR0175354B1 (ko) * 1995-12-20 1999-02-01 양승택 전계 방출소자의 제조방법

Also Published As

Publication number Publication date
KR100325075B1 (ko) 2002-06-26

Similar Documents

Publication Publication Date Title
US6075315A (en) Field-emission cold cathode having improved insulating characteristic and manufacturing method of the same
US6259199B1 (en) Electrode structures, display devices containing the same, and methods of making the same
EP0559156A1 (en) Method to form self-aligned gate structures and focus rings
US5532177A (en) Method for forming electron emitters
US6632114B2 (en) Method for manufacturing field emission device
EP1371077B1 (en) Light-emitting strukture having a getter region
KR101184202B1 (ko) 고밀도 전계 방출 소자들과 그 방출 소자들 형성 방법
US7140942B2 (en) Gated electron emitter having supported gate
KR100325075B1 (ko) 전계방출표시소자및그제조방법
KR100325076B1 (ko) 전계방출표시소자의제조방법
US6045425A (en) Process for manufacturing arrays of field emission tips
US6552477B2 (en) Field emission display backplates
KR100319379B1 (ko) 집속 렌즈를 갖는 전계 방출 표시 소자의 제조방법
KR100218684B1 (ko) 전계방출 소자 제조방법
KR100246254B1 (ko) 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법
KR19980048923A (ko) 자기 정렬형 집속전극을 가지는 전계방출 소자의 제조방법
KR100852764B1 (ko) 수평 전계방출 반도체 진공관 및 그 제조방법
US5864200A (en) Method for formation of a self-aligned emission grid for field emission devices and device using same
KR100279749B1 (ko) 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법
KR100257700B1 (ko) 3극 에지형 다이아몬드 필드 에미터의 제조방법
KR20010058197A (ko) 전계방출표시 소자의 제조방법
KR20000041549A (ko) 전계방출 표시소자 및 그 제조방법
KR20060060114A (ko) 전자 방출 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 17

EXPY Expiration of term