KR20000039675A - Method for performing interconnection function between frame relay and atm - Google Patents
Method for performing interconnection function between frame relay and atm Download PDFInfo
- Publication number
- KR20000039675A KR20000039675A KR1019980055081A KR19980055081A KR20000039675A KR 20000039675 A KR20000039675 A KR 20000039675A KR 1019980055081 A KR1019980055081 A KR 1019980055081A KR 19980055081 A KR19980055081 A KR 19980055081A KR 20000039675 A KR20000039675 A KR 20000039675A
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- atm
- frame relay
- pdu
- cell
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 프레임 릴레이의 프레임과 비동기식 전송 모드(이하, ATM 이라함)의 셀간의 상호 변환 방법에 관한 것으로서, 더욱 상세하게는 프레임과 셀을 고속으로 변환시킬 수 있는 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능 수행 방법에 관한 것이다.The present invention relates to a method of mutual conversion between a frame of a frame relay and a cell in an asynchronous transmission mode (hereinafter referred to as ATM). More particularly, the present invention relates to a frame relay and an asynchronous transmission mode capable of converting a frame and a cell at high speed. It relates to a method of performing a connection function.
ATM 교환 방식은 셀의 수신처 정보인 VCI를 차례로 변환시켜 하드웨어로 라우팅한다. 이렇듯 ATM 교환기는 셀을 차례차례 중계하여 전송하므로 셀 릴레이라고도 한다.The ATM switching system converts the VCI, which is the cell's destination information, in turn and routes it to the hardware. As such, an ATM switch is also called a cell relay because it relays and transmits cells in sequence.
한편, 미국을 중심으로 패킷 교환의 문제점을 개량한 프레임 릴레이 전송 방식을 개발되었다. 즉, 패킷 교환에서 사용되는 X.25 프로토콜에서는, 각 교환기 간의 데이타 전송인 경우 매번 패킷의 순서 제어와 플로(flow) 제어를 해왔으나, 프레임 릴레이에서는 그러한 기능을 단말에 맡기고 교환기 간의 전송로 오류 등 필요한 기능의 최소한으로 이에 반하여 셀 릴레이에서는 이 기능들 마저도 단말에 맡기고 단지 셀 베이스에서의 다중, 분리 등을 행한다.In the meantime, a frame relay transmission method has been developed, which improves the problem of packet exchange, mainly in the United States. In other words, in the X.25 protocol used in packet switching, in order to transmit data between each exchange, packet order control and flow control have been performed every time, but in frame relay, such function is left to the terminal and transmission path error between exchanges In contrast to the minimum of necessary functions, the cell relay leaves even these functions to the terminal and only performs multiplexing and separation in the cell base.
한편, ATM망에서는 프레임 릴레이 망을 수용할 수 있도록 하고 있으며, 이를 위하여 FR-ATM IWF(Frame Relay-ATM Inter Working Function : 상호 접속 기능)이 규정되어 있다.On the other hand, the ATM network can accommodate the frame relay network, and for this purpose, FR-ATM IWF (Frame Relay-ATM Inter Working Function) is defined.
즉, 도 1에 도시된 바와 같이 프레임 릴레이의 프레임 포맷과 도 2의 ATM 셀 포맷은 극히 상이하므로, 프레임과 ATM셀을 상호 변환시킬 필요가 있으며, 이러한 변환 방법은 ATM의 AAL 타입 5를 통하여 행해진다. 즉, 공통부 컨버전스 서브층(Common Part Convergence Sublayer : CPCS)은 프레임을 CPCS PDU로 변환시키고, 셀 분할, 조립층(Segmentation and Reassembly Sublayer : SAR)은 이 CPCS PDU를 셀로서 분할한다. ATM 셀의 경우도 마찬가지로 SAR 및 CPCS를 통하여 프레임으로 변환된다.That is, as shown in FIG. 1, since the frame format of the frame relay and the ATM cell format of FIG. 2 are extremely different, it is necessary to mutually convert the frame and the ATM cell. This conversion method is performed through AAL type 5 of ATM. All. That is, the Common Part Convergence Sublayer (CPCS) converts the frame into a CPCS PDU, and the Cell Segmentation and Reassembly Sublayer (SAR) divides the CPCS PDU into cells. ATM cells are similarly converted into frames through SAR and CPCS.
한편, 프레임의 정보들중 플래그 및 FCS(Frame Check Sequence)들은 셀의 형성에 필요하지 않은 정보이므로 종래에는 이들을 별도의 장치를 통하여 삭제하였다.On the other hand, since the flag and the frame check sequence (FCS) of the information of the frame is information that is not necessary for the formation of the cell, they are conventionally deleted through a separate device.
이를 도 3을 참조하여 구체적으로 설명하며, 프레임 릴레이 망(1)과 ATM 망(2)사이의 FR-ATM IWF부(3)내에는 HDLC 제어부(31) 및 변환 수행부(31)가 구성되어 있다. 프레임 릴레이 망(1)으로부터의 프레임들은 HDLC 제어부(31)를 통하여 헤더 및 FCS(또는 필요에 따라서 어드레스까지도)가 소거된 후에 변환 수행부(31)에 인가되며, 변환 수행부(31)는 AAL 타입 5및 ATM층을 수행하므로써 프레임을 ATM 셀로 변환시킨다. 여기서, HDLC 제어부(31)가 사용된 이유는 프레임 릴레이는 HDLC의 규정을 따르므로 이 규정에 의거하여 플레그, 어드레스 필드및 FCS를 소거하기 위해서이다.This will be described in detail with reference to FIG. 3. In the FR-ATM IWF unit 3 between the frame relay network 1 and the ATM network 2, an HDLC control unit 31 and a conversion execution unit 31 are configured. have. Frames from the frame relay network 1 are applied to the conversion execution unit 31 after the header and the FCS (or even an address, if necessary) are erased through the HDLC control unit 31, and the conversion execution unit 31 is AAL. The frame is converted into an ATM cell by performing Type 5 and ATM layers. Here, the reason why the HDLC control unit 31 is used is to erase the flag, address field, and FCS based on this rule because the frame relay follows the HDLC rule.
상술한 설명에서는 프레임이 ATM 셀화 되는 과정만을 설명하였으나, ATM셀이 프레임으로 변환되는 경우는 상술한 설명과 반대로 수행되어야 함은 용이하게 알 수 있을 것이다.In the above description, only a process of converting a frame into an ATM cell has been described. However, it will be readily understood that the case in which an ATM cell is converted into a frame should be performed in the opposite manner to the above description.
한편, ATM의 목적중의 하나는 데이타의 고속 전송이며, 이에 따라 고속의 데이타 전송이 가능하도록 기술이 발전되고 있다. 그러나, 상술한 바와 같이 프레임을 ATM 셀로 변환시키는 과정에서 헤더, 어드레스 필드 및 FCS의 삭제 과정은 상당한 시간 지체를 초래한다는 문제가 있었다.On the other hand, one of the purposes of ATM is the high-speed data transfer, and accordingly, technology has been developed to enable high-speed data transfer. However, as described above, in the process of converting a frame into an ATM cell, there is a problem that the deletion of the header, the address field, and the FCS causes a significant time delay.
본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 프레임 릴레이의 프레임과 ATM 셀을 고속으로 상호 변환시킬 수 있는 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능 수행 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method of performing an interconnect function between a frame relay and an asynchronous transmission mode capable of converting a frame of an frame relay and an ATM cell at high speed. .
이러한 목적을 달성하기 위한 본 발명은, 프레임 릴레이의 프레임을 ATM 셀로 변환시키는 방법으로서, 프레임 릴레이의 프레임내에 포함된 어드레스 필드를 이용하여 상기 ATM 셀의 VPI 및 VCI를 생성하는 단계와; 프레임내에 패딩(Padding)를 삽입하므로써 상기 프레임 전체를 AAL 타입 5의 CPCS의 PDU를 형성하는 단계와; AAL 타입 5의 CPCS PDU를 48바이트씩 분할하므로써 다수개의 SAR PDU를 형성하는 단계와; VPI 및 VCI를 갖는 ATM 셀 헤더를 SAR PDU에 부가하므로써 ATM 셀을 생성하는 단계를 구비한다.According to an aspect of the present invention, there is provided a method of converting a frame of a frame relay into an ATM cell, comprising: generating a VPI and a VCI of the ATM cell using an address field included in a frame of the frame relay; Forming a PDU of an AAL type 5 CPCS by inserting padding in a frame; Forming a plurality of SAR PDUs by dividing an AAL type 5 CPCS PDU by 48 bytes; Generating an ATM cell by adding an ATM cell header with VPI and VCI to the SAR PDU.
도 1은 프레임 릴레이의 프레임 포맷을 도시한 도면,1 illustrates a frame format of a frame relay;
도 2는 비동기식 전송 모드 셀의 포맷을 도시한 도면,2 illustrates a format of an asynchronous transmission mode cell;
도 3은 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능을 수행하는 종래 장치의 개략도,3 is a schematic diagram of a conventional apparatus for performing an interconnect function between a frame relay and an asynchronous transmission mode;
도 4는 본 발명에 따른 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능 수행 방법을 행하는 장치의 개략 블록도,4 is a schematic block diagram of an apparatus for performing a method of performing an interconnect function between a frame relay and an asynchronous transmission mode according to the present invention;
도 5는 본 발명에 따라 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능을 수행하는 상태를 도시한 도면,5 is a diagram illustrating a state of performing an interconnection function between a frame relay and an asynchronous transmission mode according to the present invention;
도 6은 본 발명에 따라 프레임 릴레이의 프레임을 비동기식 전송 모드 셀로 변환시키는 방법을 도시한 흐름도,6 is a flowchart illustrating a method of converting a frame of a frame relay into an asynchronous transmission mode cell according to the present invention;
도 7은 본 발명에 따라 비동기식 전송 모드 셀을 프레임 릴레이의 프레임으로 변환시키는 방법을 도시한 흐름도.7 is a flowchart illustrating a method of converting an asynchronous transmission mode cell into a frame of a frame relay in accordance with the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
1 : 프레임 릴레이 망 2 : ATM 망1: frame relay network 2: ATM network
3 : FR-ATM IWF부 31 : 변환 수행부3: FR-ATM IWF unit 31: conversion unit
32 : HDLC 제어부32: HDLC control unit
이하, 본 발명의 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 프레임 릴레이 망(1)과 ATM 망(2)을 중재하는 FR-ATM IWF부(3)의 블록도로서, 도시된 바와 같이 종래의 장치에 비하여 HDLC 제어부(32)가 생략되었다. 즉, 본 발명에서의 변환 수행부(31)는 프레임의 플레그, 어드레스 필드 및 FCS를 소거하지 않은 상태에서 ATM 셀화 작업을 행하는 것이다. 이러한 과정을 첨부된 도면을 참조하여 상세히 설명한다.FIG. 4 is a block diagram of the FR-ATM IWF unit 3 which arbitrates the frame relay network 1 and the ATM network 2 according to the present invention. As shown in FIG. Omitted. In other words, the conversion performing unit 31 in the present invention performs ATM cellization without erasing the flag, the address field, and the FCS of the frame. This process will be described in detail with reference to the accompanying drawings.
먼저, 도 5는 본 발명에 따라 프레임을 ATM 셀로, ATM 셀을 프레임으로 변환시키는 과정을 도시한 도면이며, 도 6은 변환 수행부(31)가 프레임을 ATM 셀로 변환시키는 작동 흐름도, 그리고 도 7은 변환 수행부(31)가 ATM 셀을 프레임으로 변환시키는 작동 흐름도이다.First, FIG. 5 is a diagram illustrating a process of converting a frame into an ATM cell and an ATM cell into a frame according to the present invention. FIG. 6 is an operation flowchart of the conversion performing unit 31 converting the frame into an ATM cell. Is an operation flowchart for converting unit 31 to convert an ATM cell into a frame.
먼저 프레임을 ATM 셀로 변환시키는 과정을 보면 도 5 및 도 6에 도시된 바와 같이 변환 수행부(31)는 프레임을 입력하고(S1), 입력된 프레임(F1)으로부터 어드레스 필드를 이용하여 ATM 셀의 어드레스 즉, VPI 및 VCI를 생성한다(S2). 그리고, 변환 수행부(31)내의 CPCS층은 는 프레임 전체 즉, 플레그 및 FCS를 포함한 프레임 전체)를 AAL 타입 5 CPCS PDU로 형성한다(S3). 여기서, PAD(Padding)는 하나의 PDU가 48 바이트의 배수가 되도록 삽입되는 의미없는 데이타를 의미하며, 트레일러(Trailer)는 PDU의 전체 에러를 검출하기 위한 비트 등을 의미한다.First, a process of converting a frame into an ATM cell, as shown in FIGS. 5 and 6, the conversion performing unit 31 inputs a frame (S1), and uses an address field from the input frame F1 to determine an ATM cell. An address, that is, a VPI and a VCI is generated (S2). The CPCS layer in the transform performer 31 forms the entire frame, i.e., the entire frame including the flag and the FCS, as an AAL type 5 CPCS PDU (S3). Here, PAD (Padding) means meaningless data that is inserted so that one PDU is a multiple of 48 bytes, the trailer (Trailer) means a bit for detecting the overall error of the PDU.
그리고, 변환 수행부(31)내의 SAR층은 PDU를 48바이트씩 분할하므로써 다수개의 SAR PDU를 형성하고(S4), 변환 수행부(31)내의 ATM 층은 여기에 ATM 셀 헤더를 부가하므로써 ATM 셀을 생성한다(S5). 여기서, ATM 셀의 헤더에 부여되는 어드레스 정보 즉, VPI, VCI는 상술한 단계(S2)에 의하여 독출된 프레임(F)의 어드레스에 의하여 생성됨은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.The SAR layer in the conversion execution unit 31 forms a plurality of SAR PDUs by dividing the PDU by 48 bytes (S4), and the ATM layer in the conversion execution unit 31 adds an ATM cell header to the ATM cell. To generate (S5). Here, it is easy for a person with ordinary knowledge in the technical field of the present invention that the address information provided to the header of the ATM cell, that is, VPI and VCI is generated by the address of the frame F read by the above-described step S2. You will know.
상술한 설명에서 알 수 있는 바와 같이 본 발명에서는 별도의 HDLC 제어부(31)를 사용하여 프레임 릴레이의 프레임의 플레그 및 FCS를 소거하는 과정이 생략되었음을 알 수 있다.As can be seen from the above description, it can be seen that the process of erasing the flag and the FCS of the frame of the frame relay using the separate HDLC control unit 31 is omitted in the present invention.
따라서, 종래와 같이 프레임의 플레그및 FCS를 소거하는 과정의 수행에 의하여 소비되었던 시간이 절약됨을 알 수 있다. 이 반면에, 플레그, 어드레스 필드 및 FCS가 ATM셀화 되므로써 불필요한 ATM 셀이 증가된다는 문제가 발생한다. 그러나, 플래그는 1 바이트, FCS는 2 바이트 그리고 어드레스 필드는 2 바이트가 사용되므로 전체 프레임(최대 8191 바이트)에 비하여 극히 작은 값이므로 큰 문제가 발생하지 않는다.Therefore, it can be seen that the time that has been consumed is saved by performing the process of erasing the flag and the FCS of the frame as in the prior art. On the other hand, the problem arises that the unnecessary ATM cells are increased by the fact that the flag, the address field and the FCS are ATM cells. However, since one byte is used for the flag, two bytes are used for the FCS, and two bytes are used for the address field, the value is extremely small compared to the entire frame (up to 8191 bytes).
또한, 본 발명에서는 불필요한 플레그, 어드레스 필드 및 FCS가 ATM 셀화 되어 있으므로 이들을 생략하는 과정이 필요하나, 이러한 과정은 ATM단말에서 용이하게 수행될 수 있음은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.In addition, in the present invention, since unnecessary flags, address fields, and FCSs are ATM cells, a process of omitting them is necessary, but such a process may be easily performed in an ATM terminal. It will be easy to see.
도 7에는 변환 수행부(31)가 프레임을 ATM 셀로 변환시키는 작동 흐름도가 도시되어 있다.FIG. 7 is a flowchart illustrating the operation of converting the frame 31 into an ATM cell.
도시된 바와 같이 변환 수행부(31)의 SAR층은 ATM 층으로부터의 ATM 셀을 입력하고 (S11), 입력된 셀로부터 헤더를 제거하여 SAR 셀을 형성한다(S12). 이때, 변환 수행부(31)는 후술하는 바와 같이 ATM 헤더내의 VPI 및 VCI를 이용하여 프레임의 어드레스를 생성한다.As shown, the SAR layer of the conversion execution unit 31 inputs an ATM cell from the ATM layer (S11), and removes the header from the input cell to form a SAR cell (S12). At this time, the conversion performing unit 31 generates the address of the frame using the VPI and the VCI in the ATM header, as will be described later.
그리고, 변환 수행부(31)내의 CPCS층은 SAR층의 SAR셀을 조립하여 CPCS PDU를 형성한다(S13), 이 후 변환 수행부(31)는 CPCS PDU로부터 PAD 및 트레일러를 소거하고, ATM 셀의 VPI 및 VPI를 이용하여 어드레스 정보를 갖는 헤더 및 FCS를 갖는 프레임을 형성한다(S14). 여기서, 헤더내의 플레그들은 일정값을 가지고 있는 바, 변환 수행부(31)는 헤더내의 플레그를 용이하게 생성할 수 있다.Then, the CPCS layer in the conversion unit 31 assembles the SAR cells of the SAR layer to form a CPCS PDU (S13), after which the conversion unit 31 erases the PAD and the trailer from the CPCS PDU, ATM cell The frame having the header and the FCS having the address information is formed using the VPI and the VPI (S14). Here, since the flags in the header have a constant value, the conversion performing unit 31 can easily generate the flags in the header.
상술한 바와 같이 본 발명에서는 프레임 릴레이의 프레임을 ATM 셀로 변환시키는 과정에서 프레임 릴레이의 프레임내의 플레그 및 FCS를 소거하는 종래 과정을 생략하므로써 그 변환 과정의 속도가 대폭 향상될 수 있다.As described above, in the present invention, the speed of the conversion process can be significantly improved by omitting the conventional process of erasing the flag and the FCS in the frame of the frame relay in the process of converting the frame of the frame relay into an ATM cell.
따라서, 본 발명은 프레임 릴레이의 프레임을 고속으로 ATM 셀화 할 수 있다는 효과가 있다.Therefore, the present invention has the effect that the frame of the frame relay can be ATM cell at high speed.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980055081A KR100284043B1 (en) | 1998-12-15 | 1998-12-15 | How to perform interconnect function between frame relay and asynchronous transmission mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980055081A KR100284043B1 (en) | 1998-12-15 | 1998-12-15 | How to perform interconnect function between frame relay and asynchronous transmission mode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039675A true KR20000039675A (en) | 2000-07-05 |
| KR100284043B1 KR100284043B1 (en) | 2001-03-02 |
Family
ID=19562901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980055081A KR100284043B1 (en) | 1998-12-15 | 1998-12-15 | How to perform interconnect function between frame relay and asynchronous transmission mode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100284043B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540892B1 (en) * | 2000-01-24 | 2006-01-10 | 한국전자통신연구원 | Method and apparatus for connecting between frame relay network and atm network in distributed environment |
-
1998
- 1998-12-15 KR KR1019980055081A patent/KR100284043B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540892B1 (en) * | 2000-01-24 | 2006-01-10 | 한국전자통신연구원 | Method and apparatus for connecting between frame relay network and atm network in distributed environment |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100284043B1 (en) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917828A (en) | ATM reassembly controller and method | |
| US6349098B1 (en) | Method and apparatus for forming a virtual circuit | |
| US5878045A (en) | Method and apparatus for converting data streams in a cell based communications system | |
| JP4602794B2 (en) | System, method, and program for reassembling ATM data in real time | |
| JPH10150446A (en) | Atm exchange system | |
| US6314098B1 (en) | ATM connectionless communication system having session supervising and connection supervising functions | |
| JP2000022707A (en) | Data transmission method and data transmission system | |
| US6370138B1 (en) | ATM switch interface apparatus for frame relay network interworking | |
| US6430197B1 (en) | Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus | |
| KR100284043B1 (en) | How to perform interconnect function between frame relay and asynchronous transmission mode | |
| AU728588B2 (en) | Packet routing in a telecommunications network | |
| JP2005516476A (en) | Method of implementing ATM adaptation layer 2 for variable bit rate real-time service | |
| JP3670169B2 (en) | Intra-channel multiple switching system | |
| KR20040058852A (en) | Apparatus for data transmission and receive using ATM cell | |
| JPH05268255A (en) | Frame relay exchange system | |
| JPH05268241A (en) | Conversion system for header in atm exchange | |
| KR100222223B1 (en) | Method and system for combining connections over atm network | |
| KR0129179B1 (en) | A circuit for decoding pdu in sscop sublayer | |
| JP2001189732A (en) | Network connecting device and data transferring method | |
| JP2655630B2 (en) | Alarm display signal generation circuit | |
| KR100317784B1 (en) | Cell processing apparatus and method of ATM exchange system | |
| JPH08204716A (en) | Atm switch | |
| KR0185860B1 (en) | Apparatus and method for processing the cbr data in aal type 1 | |
| KR100434344B1 (en) | Method for controlling ATM segmentation and reassembly | |
| KR0169643B1 (en) | Apparatus and method for switching a cell in atm-mss |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |