KR20000036239A - Liquid crystal display device, production method thereof and mobile telephone - Google Patents

Liquid crystal display device, production method thereof and mobile telephone Download PDF

Info

Publication number
KR20000036239A
KR20000036239A KR1019997002322A KR19997002322A KR20000036239A KR 20000036239 A KR20000036239 A KR 20000036239A KR 1019997002322 A KR1019997002322 A KR 1019997002322A KR 19997002322 A KR19997002322 A KR 19997002322A KR 20000036239 A KR20000036239 A KR 20000036239A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
terminal
power supply
integrated circuit
Prior art date
Application number
KR1019997002322A
Other languages
Korean (ko)
Other versions
KR100401270B1 (en
Inventor
히구치카즈히사
요코타요시카즈
스기야마키미히코
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
나시모토 류우조오
히타치 데바이스 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 나시모토 류우조오, 히타치 데바이스 엔지니어링 가부시키가이샤 filed Critical 가나이 쓰토무
Priority to KR10-1999-7002322A priority Critical patent/KR100401270B1/en
Publication of KR20000036239A publication Critical patent/KR20000036239A/en
Application granted granted Critical
Publication of KR100401270B1 publication Critical patent/KR100401270B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals

Abstract

PURPOSE: A liquid crystal display device is provided to simplify the wiring pattern of the input/output wiring, and freedom of the wiring pattern of the input/output wiring. CONSTITUTION: A liquid crystal display device comprising a liquid crystal display panel and a semiconductor integrated circuit for controlling and driving the liquid crystal display panel. The liquid crystal display panel includes a pair of insulating substrates, and the semiconductor integrated circuit is mounted on one of the insulating substrates. The semiconductor integrated circuit includes a mode terminal kept at a power source potential or a reference potential during the operation of the semiconductor integrated circuit, and a power source dummy terminal connected to the power source potential or to the reference potential inside the semiconductor integrated circuit. The mode terminal is connected to the power source dummy terminal by the wiring pattern formed on the pair of insulating substrates.

Description

액정 표시장치와 그 제조방법 및 휴대전화{LIQUID CRYSTAL DISPLAY DEVICE, PRODUCTION METHOD THEREOF AND MOBILE TELEPHONE}Liquid crystal display, its manufacturing method and mobile phone {LIQUID CRYSTAL DISPLAY DEVICE, PRODUCTION METHOD THEREOF AND MOBILE TELEPHONE}

액정 표시장치는, 초박형(超薄型), 저전압 구동, 저소비 전력의 특징을 가지고 있고, 각종 전자기기의 표시 디바이스로서 다수(多數) 사용되고 있다. 이 액정 표시장치중에서 소형의 것은, 휴대용 전자계산기 혹은 디지털 시계의 표시 디바이스로서 사용되어 발전해 왔지만, 근래 휴대용 전화의 표시 디바이스로서 새로운 용도를 개척하고 있다.Liquid crystal displays have the characteristics of ultra-thin type, low voltage drive, and low power consumption, and they are used a lot as display devices of various electronic devices. Among these liquid crystal display devices, the smaller ones have been developed as a display device of a portable electronic calculator or a digital clock, but have recently been pioneering new uses as display devices of portable telephones.

이와 같은 휴대전화에 사용되는 소형 액정 표시장치로서는, TN(Twisted Nematic) 방식 혹은 STN(Super Twisted Nematic) 방식의 단순 매트릭스형 액정 표시장치가 사용되고 있다.As a small liquid crystal display device used in such a cellular phone, a simple matrix liquid crystal display device of a twisted nematic (TN) method or a super twisted nematic (STN) method is used.

그리고, 휴대전화에 사용되는 단순 매트릭스형 액정 표시장치의 하나로, 1개의 반도체 집적회로장치로 구성되는 액정 표시패널(LCD)을 구동 제어하는 LCD 컨트롤러와 액정 표시패널(LCD)이 칩 온 글라스(COG) 방식(이하, 칩 온 글라스 방식이라 한다)으로 접속되는 액정 표시모듈이 공지이다.In addition, as one of the simple matrix type liquid crystal display devices used in mobile phones, an LCD controller and a liquid crystal display panel (LCD) for driving and controlling a liquid crystal display panel (LCD) constituted by one semiconductor integrated circuit device include a chip on glass (COG). The liquid crystal display module connected by the method (hereinafter referred to as chip on glass method) is known.

이 칩 온 글라스 방식의 액정 표시모듈은, 한쌍의 유리기판 사이에 액정이 주입 밀봉되는 액정패널을 가지고, 해당 액정 표시패널을 구성하는 한쌍의 유리기판의 한쪽의 유리기판상에, 1개의 반도체집적회로 이루어지는 LCD 컨트롤러(LSI)가 탑재된다.The chip-on-glass liquid crystal display module has a liquid crystal panel in which liquid crystal is injected and sealed between a pair of glass substrates, and one semiconductor integrated circuit is formed on one glass substrate of the pair of glass substrates constituting the liquid crystal display panel. An LCD controller (LSI) is mounted.

또한, 상기 한쪽의 유리기판상에는 LCD 컨트롤러(LSI)의 액정 출력단자에 접속되고, LCD 컨트롤러(LSI)로부터 액정 표시패널(LCD)내의 전극(세그먼트 전극 및 공통전극)으로 액정 구동전압(세그컨트 전압 및 공통전압)을 출력하는 액정 출력배선, LCD 컨트롤러(LSI)의 입출력 단자에 접속되고, LCD 컨트롤러(LSI)로 각종 신호 및 전원전압을 입력하고, LCD 컨트롤러(LSI)로부터 각종 신호를 출력하는 입출력 배선도 함께 형성된다. 이 입출력 배선은, 상기 한쪽의 유리기판의 단부로 인출되고, 상기 한쪽의 유리기판의 단부에서 프린트 배선기판과 접속되고, 중앙처리장치(CPU) 등이 탑재되는 프린트 회로기판과 접속된다.Further, the liquid crystal drive voltage (segment voltage) is connected to the liquid crystal output terminal of the LCD controller LSI on the one glass substrate and is connected to the electrodes (segment electrode and common electrode) in the liquid crystal display panel LCD from the LCD controller LSI. And input / output terminals connected to the liquid crystal output wiring for outputting common voltage) and input / output terminals of the LCD controller (LSI), input various signals and power supply voltages to the LCD controller (LSI), and output various signals from the LCD controller (LSI). Wiring is also formed. The input / output wiring is led to the end of the one glass substrate, connected to the printed wiring board at the end of the glass substrate, and connected to the printed circuit board on which the central processing unit (CPU) and the like are mounted.

이와 같이, 칩 온 글라스방식의 액정 표시모듈에서는, 한장의 유리기판상에액정 표시패널, LCD 컨트롤러(LSI), 액정 출력배선 및 입출력 배선이 형성되므로, 액정 표시모듈의 외형 치수를 소형화 하는 것이 가능하다.As described above, in the chip-on-glass liquid crystal display module, since the liquid crystal display panel, the LCD controller (LSI), the liquid crystal output wiring and the input / output wiring are formed on one glass substrate, it is possible to reduce the external dimensions of the liquid crystal display module. .

또, 이러한 종류의 액정 표시모듈에 대해서는, 일본공개특허 평6-118433호 공보 및 일본공개특허 소63-191130호 공보에 기재되어 있다.Moreover, about this kind of liquid crystal display module, it is described in Unexamined-Japanese-Patent No. 6-118433 and Unexamined-Japanese-Patent No. 63-191130.

이 칩 온 글라스방식의 액정 표시모듈에서는, 한쪽의 유리기판상에 형성되는 액정 출력배선은, 액정 표시패널과 직접 접속되기 때문에, 액정 출력배선을 끌고다니는 등의 문제는 생기지 않는다.In this chip-on-glass type liquid crystal display module, since the liquid crystal output wiring formed on one glass substrate is directly connected to the liquid crystal display panel, there is no problem of dragging the liquid crystal output wiring.

그러나, 일반적으로 한쪽의 유리기판상에 형성되는 입출력 배선은, LCD 컨트롤러(LSI)의 입출력 단자로부터 크로스(cross) 하지 않고, 한쪽의 유리기판의 단부로 인출되기 때문에, LCD 컨트롤러(LSI)의 입출력 단자의 배열 순서와, 프린트 회로기판의 입출력 단자의 배열 순서가 다르면, 프린트 회로기판내에서, 예컨대 LCD 컨트롤러(LSI)로 각종 신호를 공급하는 신호선과 LCD 컨트롤러(LSI)로부터의 출력신호가 공급되는 신호선을, 전원전위(VCC) 혹은 기준전위(GND) 등의 전원배선과 크로스 시킬 필요가 생긴다. 그 때문에, 프린트 회로기판내에서 복잡하게 끌고다니는 배선을 행할 필요가 있었다.In general, however, since the input / output wiring formed on one glass substrate is drawn out to the end of one glass substrate without crossing the input / output terminals of the LCD controller (LSI), the input / output terminal of the LCD controller (LSI) Is different from the arrangement order of the input / output terminals of the printed circuit board, the signal line for supplying various signals to, for example, the LCD controller (LSI) and the signal line for supplying the output signal from the LCD controller (LSI) in the printed circuit board. It is necessary to cross the power supply wiring such as the power supply potential (V CC ) or the reference potential (G ND ). For this reason, it is necessary to carry out wiring that is complexly drawn in the printed circuit board.

특히, LCD 컨트롤러(LSI)의 내부 상태(동작모드 혹은 디바이스 ID 정보)를 변경하는 모드단자가 설치되는 LCD 컨트롤러(LSI)에 있어서는, 해당 모드단자가 접속되는 입출력 배선이 포함된 전체의 입출력 배선을, 크로스 하지 않고 한쪽의 유리기판의 단부로 인출하고, 해당 모드단자를 프린트 배선기판을 통해서 프린트 회로기판의 전원전위(VCC) 혹은 기준전위(GND)의 전원배선에 접속하고, 해당 모드단자를 상시 전원전위(VCC)로 풀 업(pull up)하던가 혹은 기준전위(GND)로 풀 다운(pull down)하고 있다.In particular, in the LCD controller LSI in which the mode terminal for changing the internal state (operation mode or device ID information) of the LCD controller LSI is provided, the entire input / output wiring including the input / output wiring to which the mode terminal is connected is connected. Draw out the end of one glass substrate without cross, and connect the mode terminal to the power supply wiring (V CC ) or the reference potential (G ND ) of the printed circuit board through the printed wiring board. Is pulled up to constant power potential (V CC ) or pulled down to reference potential (G ND ).

그 때문에, 모드단자가 설치되는 LCD 컨트롤러(LSI)를 탑재한 액정 표시모듈에 있어서는, 한쪽의 유리기판상에 다수의 입출력 배선을 형성할 필요가 있고, 입출력 배선의 배선패턴이 복잡화하고, 입출력 배선의 배선패턴의 자유도가 손상되며, 또 프린트 배선기판을 통해서 접속되는 프린트 회로기판내에서 보다 복잡하게 끌고다니는 배선을 행할 필요가 있었다.Therefore, in a liquid crystal display module equipped with an LCD controller (LSI) in which a mode terminal is provided, it is necessary to form a large number of input / output wires on one glass substrate. The degree of freedom of the wiring pattern was impaired, and it was necessary to carry out wiring that was more complicated in the printed circuit board connected through the printed wiring board.

본 발명의 목적은, 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선 수를 삭감하여, 입출력 배선의 배선패턴을 간단한 배선패턴으로 하고, 입출력 배선의 배선패턴의 자유도를 향상시킨 액정 표시장치 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to reduce the number of input / output wirings connected to input / output terminals of a semiconductor integrated circuit, to make the wiring pattern of the input / output wiring a simple wiring pattern, and to improve the degree of freedom of the wiring pattern of the input / output wiring, and the manufacture thereof. To provide a method.

본 발명의 다른 목적은, 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선 수를 삭감하여, 외형 치수의 소형화를 도모하고, 코스트를 저감한 액정 표시장치 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which reduce the number of input / output wirings connected to the input / output terminals of the semiconductor integrated circuit, reduce the size of the external dimensions, and reduce the cost.

본 발명의 다른 목적은, 외형 치수의 소형화를 도모하고, 코스트를 저감한 휴대전화를 제공하는데 있다.Another object of the present invention is to provide a cellular phone with a reduced size and reduced cost.

본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로 부터 명백해 질 것이다.The above and other objects and novel features of the present invention will become apparent from the description and the accompanying drawings.

[발명의 개시][Initiation of invention]

본원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.Briefly, an outline of typical ones of the inventions disclosed herein is as follows.

액정 표시패널과, 상기 액정 표시패널을 구동 제어하는 반도체 집적회로를 구비하는 액정 표시장치에서, 상기 반도체 집적회로는 상기 반도체 집적회로의 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자를 가지는 액정 표시장치에 있어서, 상기 반도체 집적회로는 상기 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자를 구비하고, 상기 모드단자가 상기 전원 더미단자에 접속된다.In a liquid crystal display device comprising a liquid crystal display panel and a semiconductor integrated circuit for driving control of the liquid crystal display panel, the semiconductor integrated circuit has a liquid crystal display having a mode terminal fixed to a power supply potential or a reference potential during operation of the semiconductor integrated circuit. In the apparatus, the semiconductor integrated circuit includes a power supply dummy terminal connected to a power supply potential or a reference potential inside the semiconductor integrated circuit, and the mode terminal is connected to the power supply dummy terminal.

상기 모드단자는, 복수개 구비되고, 상기 복수의 모드단자의 사이에 상기 전원 더미단자가 배치된다.A plurality of mode terminals are provided, and the power supply dummy terminal is disposed between the plurality of mode terminals.

상기 액정 표시패널은, 한쌍의 절연기판을 구비하고, 상기 한쌍의 절연기판의 한쪽의 절연기판상에 상기 반도체 집적회로가 탑재되며, 상기 한쌍의 절연기판상에 형성된 배선패턴에 의해 상기 모드단자가 상기 전원 더미단자와 접속되어 있다.The liquid crystal display panel includes a pair of insulating substrates, the semiconductor integrated circuit is mounted on one insulating substrate of the pair of insulating substrates, and the mode terminal is connected by a wiring pattern formed on the pair of insulating substrates. It is connected to the said power supply dummy terminal.

상기 반도체 집적회로는, 상기 반도체 집적회로의 내부의 배선층에 의해 서로 접속되는 복수의 더미단자를 구비한다.The semiconductor integrated circuit includes a plurality of dummy terminals connected to each other by a wiring layer inside the semiconductor integrated circuit.

한쌍의 절연기판을 구비하는 액정 표시패널과, 상기 한쌍의 절연기판의 한쪽의 절연기판상에 상기 액정 표시패널을 구동 제어하는 반도체 집적회로를 구비하는 액정 표시장치에서, 상기 반도체 집적회로는 상기 반도체 집적회로의 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자와, 상기 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자를 구비하고, 상기 모드단자가 상기 전원 더미단자에 접속되는 액정 표시장치의 제조방법에 있어서, 상기 한쌍의 절연기판상에 배선패턴을 형성하는 공정과, 상기 한쌍의 절연기판 사이에 액정을 주입 밀봉하는 공정과, 상기 한쌍의 절연기판의 한쪽의 절연기판상에 상기 반도체 집적회로를 본딩(bonding)하고, 상기 한쌍의 절연기판상에 형성된 배선패턴에 의해 상기 모드단자와 상기 전원 더미단자를 접속하는 공정을 적어도 구비한다.In a liquid crystal display device having a liquid crystal display panel having a pair of insulating substrates and a semiconductor integrated circuit for driving control of the liquid crystal display panel on one insulating substrate of the pair of insulating substrates, the semiconductor integrated circuit comprises the semiconductor. A mode terminal fixed to a power potential or a reference potential during operation of an integrated circuit, and a power dummy terminal connected to a power potential or a reference potential inside the semiconductor integrated circuit, wherein the mode terminal is connected to the power dummy terminal. A method of manufacturing a liquid crystal display device, the method comprising: forming a wiring pattern on the pair of insulating substrates, injecting and sealing liquid crystal between the pair of insulating substrates, and on one insulating substrate of the pair of insulating substrates. Bonding the semiconductor integrated circuit to each other, and connecting the mode terminal with a wiring pattern formed on the pair of insulating substrates. At least the step of connecting the power supply dummy terminal.

휴대전화가, 상기 수단의 액정 표시장치를 구비한다.The cellular phone is provided with the liquid crystal display device of the said means.

상기 수단에 의하면, 액정 표시장치에 있어서, 반도체 집적회로가 그 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자를 가지고, 해당 모드단자를 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자에 접속한다. 이것에 의해, 반도체 집적회로의 입출력 단자에 접속되는 압출력 배선을 삭감할 수 있고, 액정 표시장치의 외형 치수를 소형화 하여, 액정 표시장치의 코스트를 저감하는 것이 가능하게 된다.According to the above means, in a liquid crystal display device, a semiconductor integrated circuit has a mode terminal fixed to a power supply potential or a reference potential during its operation, and a power supply in which the mode terminal is connected to a power supply potential or a reference potential inside the semiconductor integrated circuit. Connect to the dummy terminal. As a result, the extrusion force wiring connected to the input / output terminals of the semiconductor integrated circuit can be reduced, the external dimension of the liquid crystal display device can be reduced, and the cost of the liquid crystal display device can be reduced.

상기 수단에 의하면, 복수의 모드단자의 사이에 전원 더미단자를 배치하도록 한 것이므로, 모드단자와 전원 더미단자를 간단히 접속하는 것이 가능하게 된다.According to the above means, since the power supply dummy terminal is arranged between the plurality of mode terminals, the mode terminal and the power supply dummy terminal can be easily connected.

상기 수단에 의하면, 절연기판상에 형성된 배선패턴에 의해 모드단자와 전원 더미단자를 접속하도록 한 것이므로, 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선을 삭감할 수 있고, 이것에 의해 절연기판상의 입출력 배선의 배선패턴을 간단한 배선패턴으로 하여, 입출력 배선의 배선패턴의 자유도를 향상시키는 것이 가능하게 된다.According to the above means, since the mode terminal and the power supply dummy terminal are connected by the wiring pattern formed on the insulated substrate, the input / output wiring connected to the input / output terminal of the semiconductor integrated circuit can be reduced, thereby making the input / output on the insulated substrate By making the wiring pattern of the wiring a simple wiring pattern, it becomes possible to improve the degree of freedom of the wiring pattern of the input / output wiring.

상기 수단에 의하면, 반도체 집적회로는 반도체 집적회로의 내부의 배선층에 의해 서로 접속되는 복수의 더미단자를 구비하고, 이것에 의해 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선의 크로스 배선이 가능하게 된다.According to the above means, the semiconductor integrated circuit has a plurality of dummy terminals connected to each other by a wiring layer inside the semiconductor integrated circuit, whereby cross wiring of the input / output wiring connected to the input / output terminals of the semiconductor integrated circuit is possible. .

상기 수단의 액정 표시장치를 휴대전화의 표시수단으로 사용하게 되므로서, 휴대전화의 외형 치수를 소형화, 휴대전화의 코스트를 저감하는 것이 가능하게 된다.Since the liquid crystal display device of the above means is used as the display means of the mobile telephone, it is possible to reduce the external dimension of the mobile telephone and reduce the cost of the mobile telephone.

본 발명은 액정 표시장치에 관한 것으로서, 특히 액정 표시패널을 제어 구동하는 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선을 삭감한 액정 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which input / output wiring connected to an input / output terminal of a semiconductor integrated circuit for controlling and driving a liquid crystal display panel is reduced.

도 1은 본 발명의 일실시형태인 칩 온 글라스 방식의 액정 표시모듈(LCM)의 개략 구성을 나타내는 블록도이다.1 is a block diagram showing a schematic configuration of a liquid crystal display module (LCM) of a chip on glass system according to one embodiment of the present invention.

도 2는 도 1의 액정 액정 표시패널(LCD)의 일예의 개략 구성을 나타내는 사시도이다.FIG. 2 is a perspective view showing a schematic configuration of an example of a liquid crystal display panel (LCD) of FIG. 1.

도 3은 도 1의 액정 액정 표시패널(LCD)의 일예의 개략 구성을 나타내는 주요부 단면도이다.3 is a cross-sectional view of an essential part showing a schematic configuration of an example of a liquid crystal liquid crystal display panel (LCD) of FIG. 1.

도 4는 도 1의 액정 액정 표시패널(LCD)의 다른 일예의 개략 구성을 나타내는 주요부 단면도이다.4 is a cross-sectional view of an essential part showing a schematic configuration of another example of the liquid crystal liquid crystal display panel (LCD) of FIG. 1.

도 5는 유리기판(1)상의 투명 도전막(ITO)의 배선패턴을, 세그먼트 전극(11) 및 공통전극(12)과 대응해서 나타내는 평면도이다.5 is a plan view showing the wiring pattern of the transparent conductive film ITO on the glass substrate 1 in correspondence with the segment electrode 11 and the common electrode 12.

도 6은 도 5에 나타내는 접속영역(25)의 일예의 개략 구성을 나타내는 도면이다.FIG. 6: is a figure which shows schematic structure of an example of the connection area | region 25 shown in FIG.

도 7은 도 5에 나타내는 접속영역(25)의 다른 예의 개략 구성을 나타내는 도면이다.FIG. 7: is a figure which shows schematic structure of another example of the connection area | region 25 shown in FIG.

도 8은 본 실시형태의 액정 표시모듈(LCM)의 제조방법의 일예를 설명하기 위한 주요부 단면도이다.8 is a sectional view of principal parts for explaining an example of a method of manufacturing a liquid crystal display module (LCM) of the present embodiment.

도 9는 본 실시형태의 액정 표시모듈(LCM)의 제조방법의 일예를 설명하기 위한 주요부 단면도이다.9 is a sectional view of principal parts for explaining an example of a method of manufacturing a liquid crystal display module (LCM) of the present embodiment.

도 10은 본 실시형태의 LCD 컨트롤러(LSI)내의 기능모듈의 배치와 입출력 단자의 배치를 나타내는 도면이다.Fig. 10 is a diagram showing the arrangement of the functional modules and the arrangement of the input / output terminals in the LCD controller LSI of this embodiment.

도 11은 본 실시형태의 LCD 컨트롤러(LSI)내의 모드단자(41)에 접속되는 내부회로의 회로구성을 나타내는 회로도이다.FIG. 11 is a circuit diagram showing a circuit configuration of an internal circuit connected to the mode terminal 41 in the LCD controller LSI of this embodiment.

도 12는 본 실시형태의 LCD 컨트롤러(LSI) 내부의 기능블록을 나타내는 블록도이다.Fig. 12 is a block diagram showing the functional blocks inside the LCD controller (LSI) of this embodiment.

도 13은 본 실시형태의 시분할 구동방법에 있어서, 세그먼트 전극(11)에 인가되는 세그먼트 전압 및 공통전극(12)에 인가되는 공통전압의 일예를 설명하기 위한 도면이다.FIG. 13 is a view for explaining an example of a segment voltage applied to the segment electrode 11 and a common voltage applied to the common electrode 12 in the time division driving method of the present embodiment.

도 14는 본 실시형태의 스태틱 구동방법에 있어서, 세그먼트 전극(11)에 인가되는 세그먼트 전압 및 공통전극(12)에 인가되는 공통전압의 일예를 설명하기 위한 도면이다.14 is a diagram for explaining an example of a segment voltage applied to the segment electrode 11 and a common voltage applied to the common electrode 12 in the static driving method of the present embodiment.

도 15는 본 실시형태의 반도체 집적회로(LSI) 내부의 전원배선을 나타내는 도면이다.Fig. 15 is a diagram showing the power supply wiring inside the semiconductor integrated circuit (LSI) of this embodiment.

도 16은 LCD 컨트롤러(LSI)가 탑재되는 부분의 유리기판(1)상의 투명 도전막(ITO)의 보다 구체적인 배선패턴의 일예를, LCD 컨트롤러(LSI)와 대응시켜 나타내는 도면이다.FIG. 16 is a diagram showing an example of a more specific wiring pattern of the transparent conductive film ITO on the glass substrate 1 in the portion where the LCD controller LSI is mounted, in correspondence with the LCD controller LSI.

도 17은 도 16에 나타내는 단자(ID1/CS*)와 전원 더미단자(VCCDUMMY2)와의 접속부 A-A'의 LCD 컨트롤러(LSI)를 포함한 단면 구조를 나타내는 단면도이다.FIG. 17 is a cross-sectional view showing a cross-sectional structure including the LCD controller LSI of the connection portion A-A 'between the terminal ID1 / CS * and the power supply dummy terminal VCCDUMMY2 shown in FIG.

도 18은 LCD 컨트롤러(LSI)가 탑재되는 부분의 유리기판(1)상의 투명 도전막(ITO)의 보다 구체적인 배선패턴의 다른 예를, LCD 컨트롤러(LSI)와 대응시켜 나타내는 도면이다.FIG. 18 is a diagram showing another example of a more specific wiring pattern of the transparent conductive film ITO on the glass substrate 1 in the portion where the LCD controller LSI is mounted, in association with the LCD controller LSI.

도 19는 도 18에 나타내는 더미단자(DAY16)와 더미단자(DAY17)와의 접속부 B-B'의 LCD 컨트롤러(LSI)를 포함한 단면 구조를 나타내는 단면도이다.FIG. 19 is a cross-sectional view showing a cross-sectional structure including the LCD controller LSI of the connection portion B-B 'between the dummy terminal DAY16 and the dummy terminal DAY17 shown in FIG.

도 20은 본 실시형태의 액정 표시모듈(LCM)이 사용되는 종래의 PHS 시스템의 개략 구성을 나타내는 블록도이다.20 is a block diagram showing a schematic configuration of a conventional PHS system in which a liquid crystal display module (LCM) of the present embodiment is used.

도 21은 본 실시형태의 액정 표시모듈(LCM)이 실장되는 휴대전화를 설명하기 위한 도면이다.Fig. 21 is a view for explaining the cellular phone on which the liquid crystal display module LCM of this embodiment is mounted.

도 22는 본 발명이 적용 가능한 칩 온 보드(COB) 방식의 액정 표시모듈(LCM)을 나타내는 도면이다.FIG. 22 is a view illustrating a chip on board (COB) type liquid crystal display module (LCM) to which the present invention is applicable.

도 23은 테이프 캐리어 패키지(TCP) 방식의 액정 표시모듈(LCM)에도 적용 가능한 도면이다.FIG. 23 is a view applicable to a liquid crystal display module LCM of a tape carrier package (TCP) method.

도 24는 본 실시형태의 패드간 접속배선(25)의 다른 예를 나타내는 도면이다.24 is a diagram illustrating another example of the pad-to-pad connection wiring 25 of the present embodiment.

[발명을 실시하기 위한 최선의 형태]Best Mode for Carrying Out the Invention

본 발명의 구성에 대해서 실시형태와 함께 설명한다.The structure of this invention is demonstrated with embodiment.

또, 발명의 실시형태를 설명하기 위해 전체 도면에 있어서, 동일한 기능을 가지는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.In addition, in order to demonstrate embodiment of this invention, the thing which has the same function is attached | subjected with the same code | symbol, and the repeated description is abbreviate | omitted.

도 1은, 본 발명의 일실시형태인 칩 온 글라스 방식의 액정 표시모듈(LCM)의 개략 구성을 나타내는 블록도이다.1 is a block diagram showing a schematic configuration of a liquid crystal display module LCM of a chip on glass system according to an embodiment of the present invention.

동(同) 도면에 나타낸 바와 같이, 본 실시형태의 액정 표시모듈(LCM)은, 액정 표시패널(LCD)을 구비한다. 이 액정 표시패널(LCD)은 실(seal) 부재(3)를 통해서 서로 접착된 유리기판(1)과 유리기판(2)과의 사이에 주입 밀봉되는 액정층을 가진다.As shown in the same figure, the liquid crystal display module LCM of this embodiment is equipped with the liquid crystal display panel LCD. This liquid crystal display panel (LCD) has a liquid crystal layer which is injected and sealed between the glass substrate 1 and the glass substrate 2 bonded to each other via the seal member 3.

또한, 유리기판(1)상에는 1개의 대규모 반도체 집적회로로 이루어지는 LCD 컨트롤러(LSI)가 탑재되고, 또 유리기판(1)상에는 LCD 컨트롤러(LSI)의 액정 출력단자에 접속되고, LCD 컨트롤러(LSI)로부터 액정 표시패널(LCD)내의 전극(세그먼트 전극 및 공통전극)으로 액정 구동전압(세그먼트 전압 및 공통전압)을 출력하는 액정 출력배선, LCD 컨트롤러(LSI)의 입출력 단자에 접속되고, LCD 컨트롤러(LSI)로 각종 신호 및 전원전압을 입력하며, LCD 컨트롤러(LSI)로부터 각종신호를 출력하는 입출력 배선도 함께 형성된다. 이 액정 출력배선 및 입출력 배선은, 투명 도전막(Indium-Tin-Oxide;ITO)으로 형성된다.In addition, an LCD controller (LSI) consisting of one large-scale semiconductor integrated circuit is mounted on the glass substrate (1), and connected to a liquid crystal output terminal of the LCD controller (LSI) on the glass substrate (1). LCD output wiring for outputting the liquid crystal drive voltage (segment voltage and common voltage) to electrodes (segment electrode and common electrode) in the liquid crystal display panel (LCD), connected to the input / output terminals of the LCD controller (LSI), and the LCD controller (LSI Input and output wirings for inputting various signals and power supply voltages, and outputting various signals from the LCD controller (LSI) are also formed. This liquid crystal output wiring and input / output wiring are formed of a transparent conductive film (Indium-Tin-Oxide; ITO).

이 입출력 배선은, 유리기판(1)의 단부로 인출되고, 유리기판(1)의 단부에서 히트(heat) 실(프린트 배선기판)(4)과 접속되며, 중앙처리장치(CPU) 등이 탑재되는 프린트 회로기판과 접속된다.The input / output wiring is led to the end of the glass substrate 1, connected to the heat seal (printed wiring substrate) 4 at the end of the glass substrate 1, and equipped with a central processing unit (CPU) or the like. Connected to a printed circuit board.

유리기판(1)상에 탑재되는 LCD 컨트롤러(LSI)는, 유리기판(1)상에 형성되는 투명 도전막(ITO)(입출력 배선, 액정 출력배선)의 위에 페이스 다운(face down)되고, LCD 컨트롤러(LSI)의 패드부에 증착되어 있는 금(Au) 범프에 의해 투명 도전막(ITO)과 접속된다.The LCD controller LSI mounted on the glass substrate 1 is faced down on the transparent conductive film ITO (input / output wiring, liquid crystal output wiring) formed on the glass substrate 1, and the LCD The gold (Au) bumps deposited on the pad portion of the controller LSI are connected to the transparent conductive film ITO.

도 2는, 도 1의 액정 표시패널(LCD)의 일예의 개략 구성을 나타내는 사시도, 도 3은, 도 1의 액정 표시패널(LCD)의 일예의 개략 구성을 나타내는 주요부 단면도이다.2 is a perspective view showing a schematic configuration of an example of a liquid crystal display panel (LCD) of FIG. 1, and FIG. 3 is a cross-sectional view of an essential part showing a schematic configuration of an example of a liquid crystal display panel (LCD) of FIG. 1.

도 2, 도 3에 나타내는 액정 표시패널(LCD)은, STN 방식의 액정 표시패널이다. 액정 표시패널(LCD)은, 도 2, 도 3에 나타낸 바와 같이, 액정층(10)을 기준으로 하여 유리기판(1)측에는 띠 모양의 투명 도전막(ITO)으로 이루어지는 복수의 세그먼트 전극(11)이 형성되고, 유리기판(2)측에는 띠 모양의 투명 도전막(ITO)으로 이루어지는 복수의 공통전극(12)이 형성된다. 유리기판(1)의 내측(액정층측)에는 복수의 세그먼트 전극(11), 배향막(13)이 순차 적층되고, 유리기판(2)의 내측(액정층측)에는 복수의 공통전극(12), 배향막(14)이 순차 적층된다. 또한, 유리기판(1)의 외측에는 편광판(15) 및 위상차판(17)이 형성되고, 유리기판(2)의 외측에는 편광판(16)이 형성된다.The liquid crystal display panel (LCD) shown in FIG. 2, FIG. 3 is a liquid crystal display panel of STN system. As shown in FIGS. 2 and 3, the liquid crystal display panel LCD includes a plurality of segment electrodes 11 formed of a strip-shaped transparent conductive film ITO on the glass substrate 1 side with respect to the liquid crystal layer 10. ) Is formed, and a plurality of common electrodes 12 made of a strip-shaped transparent conductive film ITO is formed on the glass substrate 2 side. A plurality of segment electrodes 11 and an alignment layer 13 are sequentially stacked inside the glass substrate 1 (the liquid crystal layer side), and a plurality of common electrodes 12 and the alignment layer are disposed inside the glass substrate 2 (the liquid crystal layer side). 14 are sequentially stacked. In addition, a polarizing plate 15 and a retardation plate 17 are formed outside the glass substrate 1, and a polarizing plate 16 is formed outside the glass substrate 2.

세그먼트 전극(11)과 공통전극(12)은 서로 직교하고, 세그먼트 전극(11)과 공통전극(12)의 교차부가 화소영역을 구성한다.The segment electrode 11 and the common electrode 12 are orthogonal to each other, and the intersection of the segment electrode 11 and the common electrode 12 constitutes a pixel region.

또, 액정층(10)의 속에 액정층(10)의 갭 길이를 일정하게 하는 스페이서를 배치하는 것도 가능하다. 또한, 도 2, 도 3에 나타내는 액정 표시패널(LCD)에 있어서, 유리기판(2)의 하측에 액정 표시패널(LCD)을 조사하는 백 라이트(back light)가 구비된다.Moreover, the spacer which makes constant the gap length of the liquid crystal layer 10 in the liquid crystal layer 10 can also be arrange | positioned. In addition, in the liquid crystal display panel LCD shown in FIG. 2, FIG. 3, the back light which irradiates a liquid crystal display panel LCD below the glass substrate 2 is provided.

도 4는 도 1의 액정 표시패널(LCD)의 다른 예의 개략 구성을 나타내는 주요부 단면도이다.4 is a cross-sectional view of an essential part showing a schematic configuration of another example of a liquid crystal display panel (LCD) of FIG. 1.

도 4에 나타내는 액정 표시패널(LCD)은, 반사형 TN 방식의 액정 표시패널이다.The liquid crystal display panel (LCD) shown in FIG. 4 is a liquid crystal display panel of a reflection type TN system.

도 4에 나타내는 액정 표시패널(LCD)의 내부 구성은, 도 3에 나타내는 액정 표시패널(LCD)과 같지만, 도 4에 나타내는 액정 표시패널(LCD)에서는 유리기판(1)의 외측에 편광판(15)이 형성되고, 유리기판(2)의 외측에 편광판(16) 및 반사판(18)이 형성된다.Although the internal structure of the liquid crystal display panel LCD shown in FIG. 4 is the same as that of the liquid crystal display panel LCD shown in FIG. 3, in the liquid crystal display panel LCD shown in FIG. 4, the polarizing plate 15 is outer side of the glass substrate 1; ) Is formed, and a polarizing plate 16 and a reflecting plate 18 are formed outside the glass substrate 2.

도 5는 유리기판(1)상의 투명 도전막(ITO)의 배선패턴을 세그먼트 전극(11) 및 공통전극(12)과 대응해서 나타내는 평면도이다.5 is a plan view showing the wiring pattern of the transparent conductive film ITO on the glass substrate 1 in correspondence with the segment electrode 11 and the common electrode 12.

동 도면중에 있어서, 점선 프레임으로 나타낸 부분에 LCD 컨트롤러(LSI)가 페이스 다운되고, LCD 컨트롤러(LSI)의 패드부에 증착되어 있는 금 범프에 의해 투명 도전막(ITO)과 접속된다. LCD 컨트롤러(LSI)로부터 액정 표시패널(LCD)내의 세그먼트 전극(11)으로 세그먼트 전압 및 공통전극(12)으로 공통전압을 공급하는 액정 출력배선은, 세그먼트측 액정 출력배선(20)과 공통측 액정 출력배선(21)의 2개로 분할된다.In the figure, the LCD controller LSI faces down to the portion indicated by the dotted line frame and is connected to the transparent conductive film ITO by the gold bumps deposited on the pad portion of the LCD controller LSI. The liquid crystal output wiring for supplying the segment voltage and the common voltage to the common electrode 12 from the LCD controller LSI to the segment electrode 11 in the liquid crystal display panel LCD includes the segment side liquid crystal output wiring 20 and the common side liquid crystal. The output wiring 21 is divided into two.

세그먼트측 액정 출력배선(20)의 대부분은, 액정 표시패널(LCD)내의 세그먼트 전극(11)과 연속해서 일체로 형성되어 있고, 세그먼트측 액정 출력배선(20)의 액정 표시패널(LCD)내의 부분이 세그먼트 전극(11)을 구성한다. 공통측 액정 출력배선(21)은, 상측의 공통측 액정 출력배선(21a)과 하측의 공통측 액정 출력배선(21b)의 2개로 분할되고, 세그먼트측 액정 출력배선(20)의 일부 및 공통측 액정 출력배선(21a, 21b)은, 실재(3)에 설치된 접속영역(25)을 통해서 각 공통전극(12)과 접속된다.Most of the segment side liquid crystal output wiring 20 is formed integrally with the segment electrode 11 in the liquid crystal display panel LCD, and the part in the liquid crystal display panel LCD of the segment side liquid crystal output wiring 20 is integrated. This segment electrode 11 is constituted. The common side liquid crystal output wiring 21 is divided into two, the upper common side liquid crystal output wiring 21a and the lower common side liquid crystal output wiring 21b, and a part of the segment side liquid crystal output wiring 20 and the common side. The liquid crystal output wirings 21a and 21b are connected to each common electrode 12 through the connection region 25 provided in the actual material 3.

도 6은, 도 5에 나타내는 접속영역(25)의 일예의 개략 구성을 나타내는 도면이다.FIG. 6: is a figure which shows schematic structure of an example of the connection area | region 25 shown in FIG.

동 도면에 나타내는 예에서는, 실재(3)중에 은 페이스트(AGP)가 형성되고, 이것에 의해, 공통측 액정 출력배선(21a, 21b)(또는 세그먼트측 액정 출력배선(20)의 일부)으로부터 실재(3)중의 은 페이스트재(AGP)를 통해서 공통전극(12)으로 공통전압을 인가하도록 한 것이다. 이 경우에, 실재(3) 및 은 페이스트재(AGP)는 공지의 스크린 인쇄에 의해 형성할 수 있다.In the example shown in the figure, the silver paste AGP is formed in the actual material 3, whereby a real is formed from the common side liquid crystal output wirings 21a and 21b (or a part of the segment side liquid crystal output wiring 20). The common voltage is applied to the common electrode 12 through the silver paste material AGP in (3). In this case, the actual material 3 and the silver paste material AGP can be formed by known screen printing.

도 7은, 도 5에 나타내는 접속영역(25)의 다른 예의 개략 구성을 나타내는 도면이다.FIG. 7: is a figure which shows schematic structure of another example of the connection area | region 25 shown in FIG.

동 도면에 나타내는 예에서는, 실재(3)에 이방성 도전재료로 형성되는 실재(3)를 사용하고, 공통측 액정 출력배선(21a, 21b)(또는 세그먼트측 액정 출력배선(20)의 일부)로부터 실재(3)를 통해서 공통전극(12)으로 공통전압을 인가하도록 한 것이다.In the example shown in the figure, the real material 3 formed of the anisotropic conductive material is used for the real material 3, and from the common side liquid crystal output wirings 21a and 21b (or a part of the segment side liquid crystal output wiring 20). The common voltage is applied to the common electrode 12 through the material 3.

이 이방성 도전재료로 형성되는 실재(3)로서는, 예컨대, 도전성 비즈(beads)(31)가 분산된 합성수지를 사용할 수 있다. 이 경우에, 합성수지에 분산된 도전성 비즈(31)의 분산량을 적절히 설정하는 것에 의해, 접속영역(25)에 있어서 인접하는 공통측 액정 출력배선(21a, 21b) 및 공통전극(12) 사이에서 단락을 방지하는 것이 가능하다.As the real material 3 formed of this anisotropic conductive material, for example, a synthetic resin in which conductive beads 31 are dispersed can be used. In this case, by appropriately setting the dispersion amount of the conductive beads 31 dispersed in the synthetic resin, between the common side liquid crystal output wirings 21a and 21b and the common electrode 12 adjacent in the connection region 25. It is possible to prevent short circuits.

도 7에 나타내는 도전성 비즈(31)로서는, 투명 도전막을 도포한 비즈, 금속 분말을 도포한 비즈, 카본을 도포한 비즈 혹은 금속제의 비즈 등 도전성을 가지는 비즈라면, 모두 사용 가능하다. 또한, 도 7에 있어서, 도전성 비즈(31) 대신에 도전성 파이버(ACF)를 사용하는 것도 가능하다.As the conductive beads 31 shown in FIG. 7, any of beads having conductivity such as beads coated with a transparent conductive film, beads coated with metal powder, beads coated with carbon, or metal beads can be used. In addition, in FIG. 7, it is also possible to use conductive fiber (ACF) instead of the conductive beads 31.

도 5에 있어서, 입출력 배선(22)은 유리기판(1)의 단부로 인출되고, 유리기판(1)의 단부에서 히트 실(4)과 접속된다. 또한, 입출력 배선(22)중의 전원전위(VCC) 배선은, LCD 컨트롤러(LSI)가 탑재되는 부분에 폭 넓게 형성된 제1 영역(23)을 가지고, 마찬가지로, 입출력 배선(22)중의 기준전위(GND) 배선은 LCD 컨트롤러(LSI)가 탑재되는 부분에 폭 넓게 형성된 제2 영역(24)을 가진다.In FIG. 5, the input / output wiring 22 is led to the end of the glass substrate 1 and connected to the heat seal 4 at the end of the glass substrate 1. In addition, the power supply potential V CC wiring in the input / output wiring 22 has a first region 23 formed broadly in the portion where the LCD controller LSI is mounted. Similarly, the reference potential in the input / output wiring 22 G ND ) wiring has a second region 24 formed wide in a portion where LCD controller LSI is mounted.

또, 도 5에 있어서, 25는 후술하는 LCD 컨트롤러(LSI)의 패드 사이를 접속하는 패드간 접속배선이다.In FIG. 5, 25 is an inter pad connection wiring which connects between the pads of LCD controller LSI mentioned later.

도 8, 도 9는 본 실시형태의 액정 표시모듈(LCM)의 제조방법의 일예를 설명하기 위한 주요부 단면도이다.8 and 9 are principal part cross-sectional views for explaining an example of a manufacturing method of the liquid crystal display module LCM of this embodiment.

다음에, 본 실시형태의 액정 표시모듈(LCM)의 제조방법의 일예를 도 8, 도 9를 사용해서 설명한다.Next, an example of the manufacturing method of the liquid crystal display module LCM of this embodiment is demonstrated using FIG. 8, FIG.

(1) 공정 1(1) Process 1

유리기판(1) 및 유리기판(2)을 세정한다.(도 8a)The glass substrate 1 and the glass substrate 2 are cleaned (FIG. 8A).

(2) 공정 2(2) process 2

유리기판(2)상에 증착, 스퍼터링 등에 의해 ITO막을 형성하고, 그 후, 포토리소그래피 기술로 공통전극(12)을 형성한다. 마찬가지로, 유리기판(1)상에 세그먼트 전극(11), 액정 출력배선(세그먼트측 액정 출력배선(20), 공통측 액정 출력배선 (21)), 입출력 배선(22), 제1 영역(23), 제2 영역(24) 및 패드간 접속배선(25)을 형성한다.(도 8b)An ITO film is formed on the glass substrate 2 by vapor deposition, sputtering, or the like, and then the common electrode 12 is formed by photolithography. Similarly, the segment electrode 11, the liquid crystal output wiring (segment side liquid crystal output wiring 20, the common side liquid crystal output wiring 21), the input / output wiring 22, and the first region 23 on the glass substrate 1. The connection region 25 between the second region 24 and the pad is formed (FIG. 8B).

(3) 공정 3(3) process 3

유리기판(1)상의 세그먼트 전극(11) 및 유리기판(2)상의 공통전극(12)의 표면을 포함하고, 유리기판(1) 및 유리기판(2)의 표시면 전체에 배향막(13, 14)을 형성한 후, 러빙처리를 시행한다.(도 8c)An alignment layer 13, 14 including the surface of the segment electrode 11 on the glass substrate 1 and the common electrode 12 on the glass substrate 2, and the entire display surface of the glass substrate 1 and the glass substrate 2. ) Is formed, followed by rubbing treatment (FIG. 8C).

(4) 공정 4(4) process 4

유리기판(1)의 외주변부에 실재(3)를 도포한다.(도 8d)The actual material 3 is applied to the outer periphery of the glass substrate 1 (FIG. 8D).

(5) 공정 5(5) step 5

유리기판(1)과 유리기판(2)의 패턴면을 합치고, 유리기판(1, 2)의 외면을 가압한 상태에서 가열하여 실재(3)를 경화시키고, 유리기판(1)과 유리기판(2)을 접착 실한다.(도 8e)The patterned surfaces of the glass substrate 1 and the glass substrate 2 are joined together and heated while pressing the outer surfaces of the glass substrates 1 and 2 to cure the real material 3, and the glass substrate 1 and the glass substrate ( 2) seal the adhesive (Fig. 8e).

(6) 공정 6(6) step 6

실재(3)의 개구부(30)로부터 액정층(10)을 주입하고, 개구부(30)를 에폭시 수지로 밀봉하며, 그 후, 유리기판(1)의 외측에 편광판(15) 및 위상차판(17)을 형성하고, 또한 유리기판(1)의 외측에 편광판(16)을 형성한다.(도 9f)The liquid crystal layer 10 is injected from the opening 30 of the actual material 3, the opening 30 is sealed with an epoxy resin, and then the polarizing plate 15 and the retardation plate 17 are disposed outside the glass substrate 1. ) And a polarizing plate 16 on the outside of the glass substrate 1 (FIG. 9F).

(7) 공정 7(7) Process 7

유리기판(1)과 LCD 컨트롤러(LSI)의 위치를 결정하고, LCD 컨트롤러(LSI)를 유리기판(1)상에 페이스 다운하여 본딩에 의해, LCD 컨트롤러(LSI)의 패드부에 증착되어 있는 금 범프를, 유리기판(1)상에 형성된 투명 도전막(ITO)과 접속한다. 이것에 의해, LCD 컨트롤러(LSI)의 각 패드부를 액정 출력배선(세그먼트측 출력배선(20), 공통측 액정 출력배선(21)), 입출력 배선(22) 및 패드간 접속배선(25)에 접속한다.(도 9g)The positions of the glass substrate 1 and the LCD controller LSI are determined, and the gold deposited on the pad portion of the LCD controller LSI is bonded by face down bonding and bonding the LCD controller LSI onto the glass substrate 1. The bump is connected to a transparent conductive film ITO formed on the glass substrate 1. As a result, each pad portion of the LCD controller LSI is connected to the liquid crystal output wiring (segment side output wiring 20, common side liquid crystal output wiring 21), input / output wiring 22, and the connection wiring 25 between the pads. (Fig. 9g)

(8) 공정 8(8) Process 8

유리기판(1)의 단부로 인출된 입출력 배선(22)과 히트 실(4)의 위치를 결정하고, 히트 툴(tool)로 가압, 가열하여 유리기판(1)의 단부에 히트 실(4)을 접속한다. 그 후, 노출하는 부분에 절연성 수지, 예컨대 폴리이미드계 수지, 에폭시계 수지, 실리콘계 수지를 도포하고, 보호막(32)을 형성한다(도 9h)The positions of the input / output wiring 22 and the heat seal 4 drawn out to the end of the glass substrate 1 are determined, and the heat seal 4 is applied to the end of the glass substrate 1 by pressing and heating with a heat tool. Connect After that, an insulating resin such as a polyimide resin, an epoxy resin, or a silicone resin is applied to the exposed portion to form a protective film 32 (Fig. 9H).

도 10은, 본 실시형태의 LCD 컨트롤러(LSI)내의 기능모듈의 배치와, 입출력 단자의 배치를 나타내는 도면이다.Fig. 10 is a diagram showing the arrangement of the functional modules and the arrangement of the input / output terminals in the LCD controller LSI of the present embodiment.

동 도면에 있어서, 공통 드라이버 블록(44) 및 세그먼트 드라이버 블록(45)은, 액정 표시패널(LCD)에 화상을 시분할 구동으로 표시하기 위한 블록이다. 공통 드라이버 블록(44)은, 단자(COM1∼COM32, COMS2)로부터 액정 표시패널(LCD)내의 공통전극(12)으로 공통전압을 출력한다. 세그먼트 드라이버 블록(45)은, 단자(SEG1∼SEG60)로부터 액정 표시패널(LCD)내의 세그먼트 전극(11)으로 세그먼트 전압을 출력한다.In the figure, the common driver block 44 and the segment driver block 45 are blocks for displaying an image on a liquid crystal display panel LCD by time division driving. The common driver block 44 outputs a common voltage from the terminals COM1 to COM32 and COMS2 to the common electrode 12 in the liquid crystal display panel LCD. The segment driver block 45 outputs a segment voltage from the terminals SEG1 to SG60 to the segment electrode 11 in the liquid crystal display panel LCD.

어넌시에이터(annunciator) 표시부 블록(46)은, 액정 표시패널(LCD)에 아이콘 또는 마크를 스태틱 구동으로 표시하기 위한 블록이고, 단자(ACOM1)로부터 액정 표시패널(LCD)내의 공통전극(12)의 일부에 스태틱 구동 공통전압을, 단자(ASEG1∼ASEG12)로부터 액정 표시패널(LCD)내의 세그먼트 전극(11)의 일부에 스태틱 구동 세그먼트 전압을 출력한다.The anunciator display unit block 46 is a block for displaying an icon or a mark on the liquid crystal display panel LCD by the static driving, and the common electrode 12 in the liquid crystal display panel LCD from the terminal ACOM1. The static drive common voltage is output to a part of the static drive segment voltage from the terminals ASEG1 to ASEG12 to a part of the segment electrode 11 in the liquid crystal display panel LCD.

OP(Operation) 앰프 블록(48)은, 단자(OPOFF)으로 기준전위(GND)가 입력되면, 전원전위(VCC)와 제2 기준전위(VEE) 사이를 분압하여 5 레벨의 액정 구동전압(V1∼V5)을 출력한다. 단자(OPOFF)로 전원전위(VCC)가 입력되면, OP 앰프 블록(48)은 OFF로 되고, 단자(V1OUT∼V5OUT)로 외부로부터 5 레벨의 액정 구동전압(V1∼V5)이 입력된다. 여기서, 단자(VREFP), 단자(VREF) 및 단자(VREFM)는 액정 구동전압에 따라서 내장 OP 앰프의 구동능력을 조정하는 단자이다.When the reference potential G ND is input to the terminal OPOFF, the OP amplifier block 48 divides the power potential VCC and the second reference potential V EE to drive the liquid crystal of five levels. The voltages V1 to V5 are output. When the power supply potential V CC is input to the terminal OPOFF, the OP amplifier block 48 is turned off, and five levels of liquid crystal drive voltages V1 to V5 are input from the outside to the terminals V1OUT to V5OUT. Here, the terminal VREFP, the terminal VREF, and the terminal VREFM are terminals for adjusting the driving capability of the built-in OP amplifier according to the liquid crystal driving voltage.

승압회로 블록(49)은, 단자(VC1)로 입력되는 전압을 2배(또는 3배)로 승압하고, 단자(V5OUT2)(또는 단자(V5OUT3))로부터 출력한다. 이 단자(V5OUT2)(또는 단자(V5OUT3))와 단자(VEE)를 외부에서 접속하는 것에 의해, LCD 컨트롤러(LSI)내의 제2 기준전위(VEE)로 된다. 또, 승압회로 블록(49)을 사용하는 경우에는 단자(C1)와 단자(C2)의 사이에 승압 콘덴서가 접속된다.The booster circuit block 49 boosts the voltage input to the terminal VC1 twice (or triple) and outputs it from the terminal V5OUT2 (or terminal V5OUT3). Is a terminal (V5OUT2) (or terminal (V5OUT3)) and a second reference potential (V EE) in a LCD controller (LSI), by connecting the terminal (VEE) from the outside. In the case where the boost circuit block 49 is used, the boost capacitor is connected between the terminal C1 and the terminal C2.

발진회로 블록(50)은, 단자(OSC1)와 단자(OSC2)의 사이에 저항을 접속하는 것에 의해, LCD 컨트롤러(LSI) 내부에서 사용되는 클럭신호를 생성한다. 또한, LCD 컨트롤러(LSI) 내부에서 사용되는 클럭신호로서 외부 클럭신호를 사용하는 경우에는, 단자(OSC1)로 외부 클럭신호를 입력한다.The oscillation circuit block 50 generates a clock signal used inside the LCD controller LSI by connecting a resistor between the terminal OSC1 and the terminal OSC2. When an external clock signal is used as the clock signal used inside the LCD controller LSI, an external clock signal is input to the terminal OSC1.

저내압 버퍼블록(47)에는 입출력 신호의 입출력 버퍼회로가 배치되고, 저내압 논리 로직블록(51)에는 각종 레지스터 혹은 제어회로 등이 배치되고, 또한 ROM 블록(52) 및 RAM 블록(53)에는 ROM 및 RAM의 메모리가 배치된다.The low voltage resistance buffer block 47 is provided with an input / output buffer circuit for input / output signals, the low voltage resistance logic logic block 51 is provided with various registers or control circuits, and the ROM block 52 and the RAM block 53. The memory of ROM and RAM is arranged.

키 스캔회로 제어블록(54)은, 예컨대 휴대전화에서 키 입력상태를 검출하는 제어블록이고, 단자(KST0∼KST7)에서 시분할로 스트로크(stroke) 신호를 출력하고, 단자(KIN0∼KIN3)에서 스트로크 신호에 동기하여 키 상태를 받아 들인다.The key scan circuit control block 54 is, for example, a control block for detecting a key input state in a cellular phone, outputs a stroke signal in time division at terminals KST0 to KST7, and strokes at terminals KIN0 to KIN3. Accept key status in synchronization with signal.

단자(IM)는, 본 실시형태의 액정 표시모듈(LCM)과 중앙처리장치(CPU)의 시리얼 인터페이스 모드를 선태하는 단자이다. 이 단자(IM)로 전원전위(VCC)를 인가하면, 클럭동기 시리얼 인터페이스 모드로 되고, 이 단자(IM)로 기준전위(VEE)를 인가하면, I2C 버스 인터페이스 모드로 된다. 또한, I2C 버스 인터페이스 모드시에 단자(ID1/CS*) 및 단자(ID0)는 LCD 컨트롤러(LSI)에 할당된 디바이스 ID 코드의 하위 2비트를 설정하는 단자로 된다. 또한, 시리얼 인터페이스 모드시에 단자(ID1/CS*)는 칩 선택신호가 입력되는 단자, 단자(ID0)는 LCD 컨트롤러(LSI)에 할당된 디바이스 ID 코드의 하위 1비트를 설정하는 단자로 된다.The terminal IM is a terminal for selecting the serial interface mode of the liquid crystal display module LCM and the central processing unit CPU of the present embodiment. When the power supply potential V CC is applied to the terminal IM, the clock synchronization serial interface mode is applied. When the reference potential V EE is applied to the terminal IM, the I 2 C bus interface mode is applied. In the I 2 C bus interface mode, the terminal ID1 / CS * and the terminal ID0 become terminals for setting the lower two bits of the device ID code assigned to the LCD controller LSI. In the serial interface mode, the terminal ID1 / CS * is a terminal to which a chip select signal is input, and the terminal ID0 is a terminal for setting the lower 1 bit of the device ID code assigned to the LCD controller LSI.

LCD 컨트롤러(LSI)에 할당된 디바이스 ID 코드의 하위 비트를 설정하기 위해서는, 이 단자(ID1/CS*) 혹은 단자(ID0)로 반드시 전원전위(VCC) 혹은 기준전위(VEE)를 인가할 필요가 있다.To set the lower bit of the device ID code assigned to the LCD controller (LSI), be sure to apply the power supply potential (V CC ) or the reference potential (V EE ) to this terminal (ID1 / CS *) or terminal (ID0). There is a need.

이후, 이 단자(IM), 단자(ID1/CS*) 및 단자(ID0)를 모드단자(41)라 한다.The terminal IM, the terminal ID1 / CS * and the terminal ID0 are referred to as mode terminals 41 hereinafter.

이 모드단자(412)로 인가되는 전위는, 도 11에 나타낸 바와같이, CMOS 인버터회로(42)를 통해서 모드 선택회로(43)로 입력되고, 해당 모드단자(41)로 인가되는 전위에 따라서 모드 선택회로(43)는 LCD 컨트롤러(LSI)의 내부상태(동작모드 또는 디바이스 ID 정보)를 변경한다. 이 모드 선택회로(43)에 관계하는 회로모듈은 도 10에 나타낸 바와 같이 모드단자(41)의 근처에 배치된다.As shown in FIG. 11, the potential applied to the mode terminal 412 is input to the mode selection circuit 43 through the CMOS inverter circuit 42 and in accordance with the potential applied to the mode terminal 41. The selection circuit 43 changes the internal state (operation mode or device ID information) of the LCD controller LSI. The circuit module related to this mode selection circuit 43 is arranged near the mode terminal 41 as shown in FIG.

도 10에서는, 이 모드단자(41)의 근처에, 예컨대 단자(IM))와 단자(ID0)의 사이, 단자(ID0)와 단자(ID1/CS*)의 사이에 2개의 전원 더미단자(VCCDUMY1, VCCDUMY2)가 배치된다. 이 전원 더미단자(VCCDUMY1, VCCDUMY2)는 LCD 컨트롤러(LSI) 내부에서 전원전위(VCC)의 전원배선과 접속되어 있다. 따라서, 패드간 접속배선(25)에 의해, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)를 전원 더미단자(VCCDUMY1, VCCDUMY2)에 접속하는 것에 의해, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)로 전원전위(VCC)를 인가할 수 있다. 또한, 제2 접속영역(24)이 단자(IM), 단자(ID0) 및 단자(ID1/CS*)에 근접해서 설치되므로, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)를 제2 접속영역(24)에 접속하는 것에 의해, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)로 기준 전원전위(GND)를 인가할 수 있다. 이것에 따라, 유리기판(1)상의 입출력 배선(22)의 개수를 삭감할 수 있다.In Fig. 10, two power supply dummy terminals VCCDUMY1 in the vicinity of the mode terminal 41, for example, between the terminal IM and the terminal ID0, and between the terminal ID0 and the terminal ID1 / CS *. , VCCDUMY2) is arranged. The power supply dummy terminals VCCDUMY1 and VCCDUMY2 are connected to the power supply wiring of the power supply potential V CC inside the LCD controller LSI. Therefore, the terminal IM and the terminal are connected by connecting the terminal IM, the terminal ID0 and the terminal ID1 / CS * to the power supply dummy terminals VCCDUMY1 and VCCDUMY2 by the pad-to-pad connection wiring 25. The power supply potential V CC can be applied to the ID0 and the terminal ID1 / CS *. In addition, since the second connection area 24 is provided in proximity to the terminal IM, the terminal ID0 and the terminal ID1 / CS *, the terminal IM, the terminal ID0 and the terminal ID1 / CS *. Can be applied to the second connection region 24 to apply the reference power supply potential G ND to the terminal IM, the terminal ID0, and the terminal ID1 / CS *. Thereby, the number of input / output wirings 22 on the glass substrate 1 can be reduced.

도 12는, 본 실시형태의 LCD 컨트롤러(LSI) 내부의 기능블록을 나타내는 블록도이다.Fig. 12 is a block diagram showing the functional blocks inside the LCD controller (LSI) of this embodiment.

도 10에 나타내는 공통 드라이버 블록(44)은, 공통 시프트 레지스터 (101)와 공통 드라이버(102)를 구비한다. 공통 시프트 레지스터 (101)는, 타이밍 발생회로(110)로부터 입력되는 출력 타이밍 제어용 타이밍 신호에 의거해서 1 수평 주사시간마다 구동되는 공통전극(12)을 선택한다. 공통 드라이버(102)는 상기 선택된 공통전극(12) 및 그것 이외의 공통전극(12)에 대해서 액정 구동전압 선택회로(106)로부터 공급되는 다른 전압레벨의 액정 구동전압내에서 소정의 액정 구동전압을 선택하여 출력한다.The common driver block 44 shown in FIG. 10 includes a common shift register 101 and a common driver 102. The common shift register 101 selects the common electrode 12 driven every one horizontal scanning time on the basis of the output timing control timing signal input from the timing generating circuit 110. The common driver 102 supplies a predetermined liquid crystal driving voltage within the liquid crystal driving voltage of another voltage level supplied from the liquid crystal driving voltage selection circuit 106 to the selected common electrode 12 and the common electrode 12 other than the common electrode 12. Select and print.

도 10에 나타내는 세그먼트 드라이버 블록(45)은, 세그먼트 레지스터(103), 래치회로(104) 및 세그먼트 드라이버(105)를 구비한다. 세그먼트 레지스터(103)는, 타이밍 발생회로(103)로부터 입력되는 표시데이터 래치용 타이밍 신호에 의거해서 표시데이터를 받아들임용 신호를 생성한다. 래치회로(104)는, 해당 표시데이터 받아들임용 신호에 의거해서, 표시데이터를 래치하고, 출력 타이밍 제어용 신호에 의거해서, 상기 래치된 표시데이터를 세그먼트 드라이버(105)로 출력한다. 세그먼트 드라이버(105)는, 1 수평분의 표시데이터가「1」혹은「0」의 각 세그먼트 전극(11)에 대해서 해당 표시데이터에 의거해서, 액정 구동전압 선택회로(106)로부터 공급되는 다른 전압레벨의 액정 구동전압내에서 소정의 액정 구동전압을 선택하여 출력한다.The segment driver block 45 shown in FIG. 10 includes a segment register 103, a latch circuit 104, and a segment driver 105. The segment register 103 generates a signal for receiving display data on the basis of the display data latch timing signal input from the timing generation circuit 103. The latch circuit 104 latches the display data based on the display data reception signal, and outputs the latched display data to the segment driver 105 based on the output timing control signal. The segment driver 105 has another voltage supplied from the liquid crystal drive voltage selection circuit 106 based on the display data for each segment electrode 11 whose display data for one horizontal is "1" or "0". The predetermined liquid crystal drive voltage is selected and output within the level liquid crystal drive voltage.

도 13은, 본 실시형태의 시분할 구동방법에 있어서, 세그먼트 전극(11)으로 인가되는 세그먼트 전압 및 공통전극(12)으로 인가되는 공통전압의 일예를 설명하기 위한 도면이다.FIG. 13 is a view for explaining an example of a segment voltage applied to the segment electrode 11 and a common voltage applied to the common electrode 12 in the time division driving method of the present embodiment.

본 실시형태의 액정 표시모듈(LCM)에서는, 액정층(10)에 직류전압이 인가되지 않도록 복수의 세그먼트 전극(11)으로 인가되는 세그먼트 전압과, 복수의 공통전극(12)으로 인가되는 공통전압을 소정의 주기로 반전시키는, 소위 교류화 구동방식이 채용된다.In the liquid crystal display module LCM of the present embodiment, a segment voltage applied to the plurality of segment electrodes 11 and a common voltage applied to the plurality of common electrodes 12 so that a direct current voltage is not applied to the liquid crystal layer 10. A so-called alternating current driving method is used, which inverts the power at a predetermined cycle.

도 13에 나타내는 예에서는, 예컨대 부(負)극성(표시데이터「1」의 세그먼트 전극(11)으로 인가되는 세그먼트 전압이, 공통전극(12)으로 인가되는 공통전압보다도 저전압)인 경우에, 표시데이터「1」인 각 세그먼트 전극(11)에는 액정 구동전압 선택회로(106)에서 공급되는 V5의 세그먼트 전압이, 표시데이터「0」인 각 세그먼트 전극(11)에는 액정 구동전압 선택회로(106)에서 공급되는 V3의 세그먼트 전압이 인가되고, 또한 선택된 공통전극(12)에는 액정 구동전압 선택회로(106)에서 공급되는 V6의 공통전압이, 비(非) 선택의 공통전극(12)에는 액정 구동전압 선택회로(106)에서 공급되는 V4의 공통전압이 인가된다.In the example shown in FIG. 13, for example, display is performed when the negative polarity (the segment voltage applied to the segment electrode 11 of the display data "1" is lower than the common voltage applied to the common electrode 12). The segment voltage of V5 supplied from the liquid crystal drive voltage selection circuit 106 is supplied to each segment electrode 11 having data "1", and the liquid crystal drive voltage selection circuit 106 is provided at each segment electrode 11 having display data "0". The segment voltage of V3 supplied from is applied, and the common voltage of V6 supplied from the liquid crystal drive voltage selection circuit 106 is applied to the selected common electrode 12, and the liquid crystal drive is applied to the non-selected common electrode 12. The common voltage of V4 supplied from the voltage selection circuit 106 is applied.

또한, 정(正)극성(표시데이터「1」의 세그먼트 전극(11)으로 인가되는 세그먼트 전압이, 공통전극(12)으로 인가되는 공통전압보다도 고전압)인 경우에, 표시데이터「1」인 각 세그먼트 전극(11)에는 액정 구동전압 선택회로(106)에서 공급되는 V6의 세그먼트 전압이, 표시데이터「0」인 각 세그먼트 전극(11)에는 액정 구동전압 선택회로(106)에서 공급되는 V2의 세그먼트 전압이 인가되고, 선택된 공통전극(12)에는 액정 구동전압 선택회로(106)에서 공급되는 V5의 공통전압이 인가되고, 비(非)선택의 공통전극(12)에는 액정 구동전압 선택회로(106)에서 공급되는 V1의 공통전압이 인가된다.In addition, when the positive polarity (the segment voltage applied to the segment electrode 11 of the display data "1" is higher than the common voltage applied to the common electrode 12), the display data is "1". A segment voltage of V6 supplied from the liquid crystal drive voltage selection circuit 106 is supplied to the segment electrode 11, and a segment of V2 supplied from the liquid crystal drive voltage selection circuit 106 is supplied to each segment electrode 11 having the display data "0". A voltage is applied, a common voltage of V5 supplied from the liquid crystal drive voltage selection circuit 106 is applied to the selected common electrode 12, and a liquid crystal drive voltage selection circuit 106 is applied to the non-selected common electrode 12. Is applied to the common voltage of V1.

도 10에 나타내는 어넌시에이터 표시블록(46)은, 어넌시에이터 드라이버(108)를 구비한다. 어넌시에이터 드라이버(108)는, 단자(ASEG1∼ASEG12)에 접속되는 세그먼트 전극(11)내에서, 선택된 세그먼트 전극(11)에 대해서, 도 14b의 전압파형의 세그먼트 전압을, 단자(ASEG1∼ASEG12)에 접속되는 비선택의 세그먼트 전극(11)에 대해서, 도 14a의 전압파형의 세그먼트 전압을 출력한다. 또한, 단자(ACOM1)에 접속되는 공통전극(12)에 대해서, 도 14c의 전압파형의 공통전압을 출력한다.The annunciator display block 46 shown in FIG. 10 includes an annunciator driver 108. The annunciator driver 108 applies the segment voltage of the voltage waveform of FIG. 14B with respect to the selected segment electrode 11 in the segment electrodes 11 connected to the terminals ASEG1 to ASEG12. The segment voltage of the voltage waveform of FIG. 14A is output with respect to the unselected segment electrode 11 connected to (). The common voltage of the voltage waveform of FIG. 14C is output to the common electrode 12 connected to the terminal ACOM1.

이것에 의해, 단자(ASEG1∼ASEG12)에 접속되는 비선택의 세그먼트 전극(11)과, 단자(ACOM1)에 접속되는 공통전극(12) 사이의 액정층(10)에는 액정 구동전압이 인가되지 않고, 단자(ASEG1∼ASEG12)에 접속되는 선택된 세그먼트 전극(11)과, 단자(ACOM1)에 접속되는 공통전극(12) 사이의 액정층(10)에는 2 ×(VCC- AGND)의 전위차의 액정 구동전압이 인가된다.As a result, the liquid crystal driving voltage is not applied to the liquid crystal layer 10 between the unselected segment electrode 11 connected to the terminals ASEG1 to ASEG12 and the common electrode 12 connected to the terminal ACOM1. In the liquid crystal layer 10 between the selected segment electrode 11 connected to the terminals ASEG1 to ASEG12 and the common electrode 12 connected to the terminal ACOM1, a potential difference of 2 × (V CC -A GND ) is applied. The liquid crystal drive voltage is applied.

도 10에 나타내는 OP 앰프 블록(48)은, 5개의 저항(121∼125)과 1개의 가변저항(126)이 직렬로 접속된 직렬 저항회로와, 해당 직렬회로의 접속점에 접속되는 5개의 전압 폴로워(follower) 회로(131∼135)를 구비한다. 단자(OPOFF)로 기준전위(GND)가 입력되면, 전원전위(VCC)와 제2 기준전위(VEE) 사이를 분압하고, 각 전압 폴로워 회로(131∼135)로부터 5 레벨의 액정 구동전압(V1∼V5)을 출력한다.The OP amplifier block 48 shown in FIG. 10 includes a series resistor circuit in which five resistors 121 to 125 and one variable resistor 126 are connected in series, and five voltage polos connected to the connection point of the series circuit. Follower circuits 131 to 135 are provided. When the reference potential G ND is input to the terminal OPOFF, the voltage is divided between the power supply potential V CC and the second reference potential V EE , and five levels of liquid crystal are obtained from the voltage follower circuits 131 to 135. The driving voltages V1 to V5 are output.

이 5 레벨의 액정 구동전압(V1∼V5)과, 전원전위(VCC)(V6의 액정 구동전압)가 액정 구동전압 선택회로(106)로 출력된다.The five levels of liquid crystal drive voltages V1 to V5 and the power source potential V CC (the liquid crystal drive voltage of V6) are output to the liquid crystal drive voltage selection circuit 106.

승압회로(111) 및 클럭신호 발생회로(112)는, 도 10에 나타내는 승압회로 블록(49) 및 발진회로 블록(50)을 구성한다.The booster circuit 111 and the clock signal generation circuit 112 constitute a booster circuit block 49 and an oscillator circuit block 50 shown in FIG.

캐릭터(character) 제너레이터 ROM(153)은, 8비트의 문자코드로부터 5 ×8비트의 문자패턴을 발생한다. 이 캐릭터 제너레이터 ROM(153)은 도 10에 나타내는 ROM 블록(52)에 설치된다.The character generator ROM 153 generates a 5 x 8-bit character pattern from an 8-bit character code. This character generator ROM 153 is provided in the ROM block 52 shown in FIG.

표시데이터 RAM(154)은, 8비트의 문자코드를 기억하는 랜덤 액세스 메모리(RAM)이다. 캐릭터 제너레이터 RAM(152)은 사용자가 프로그램에서 자유로이 문자패턴을 재기록(rewrite)하는 사용자 폰트용 랜덤 액세스 메모리(RAM)이다. 세그먼트 RAM(151)은 사용자 프로그램에서 자유로이 아이콘 혹은 마크 등의 세그먼트를 제어하는 랜덤 액세스 메모리(RAM)이다. 이 표시데이터 RAM(154), 캐릭터 제너레이터 RAM(152) 및 세그먼트 RAM(151)은 도 10에 나타내는 RAM 블록(53)에 설치된다.The display data RAM 154 is a random access memory (RAM) that stores an 8-bit character code. The character generator RAM 152 is a random access memory (RAM) for a user font in which a user freely rewrites a character pattern in a program. The segment RAM 151 is a random access memory (RAM) that freely controls a segment such as an icon or a mark in a user program. This display data RAM 154, character generator RAM 152, and segment RAM 151 are provided in the RAM block 53 shown in FIG.

커서 블링크(cursor blink) 제어회로(118)는, 커서를 점멸 또는 흑백 반전시키는 회로이다. 커서 블링크 제어회로(118), 세그먼트 RAM(151), 캐릭터 제너레이터 RAM(152) 및 캐릭터 제너레이터 ROM(153)으로부터의 표시데이터(비트 데이터)는, 직병렬 변환회로(107)에서 직렬데이터로 변환되고, 래치회로(104)로 송출된다. 이 직병렬 변환회로(107) 및 커서 블링크 제어회로(118)는, 도 10에 나타내는 저내압 논리 로직블록(51)에 설치된다.The cursor blink control circuit 118 is a circuit for blinking or inverting the cursor. Display data (bit data) from the cursor blink control circuit 118, the segment RAM 151, the character generator RAM 152, and the character generator ROM 153 is converted into serial data by the serial-to-parallel conversion circuit 107. It is sent out to the latch circuit 104. This series-parallel conversion circuit 107 and the cursor blink control circuit 118 are provided in the low breakdown voltage logic logic block 51 shown in FIG.

시리얼 인터페이스(113)는, 단자(IM)로의 인가전압에 의해, 클럭동기 시리얼 인터페이스 모드와, I2C 버스 인터페이스 모드가 선택된다. 중앙처리장치(CPU)로부터 시리얼 인터페이스(113)를 통해서 송신되는 어드레스 정보와 데이터는, 인스트럭션(instruction) 레지스터(151)와 데이터 레지스터(153)에 기억된다. 이 인스트럭션 레지스터(151)에 기억된 어드레스 정보는, 인스트럭션 디코더(116)에 있어서, 표시데이터 RAM(154)의 어드레스 정보와, 세그먼트 RAM(151), 캐릭터 제너레이터 RAM(152) 및 캐릭터 제너레이터 ROM(153)의 어드레스 정보로 나누어진다.In the serial interface 113, the clock synchronization serial interface mode and the I 2 C bus interface mode are selected by the voltage applied to the terminal IM. The address information and data transmitted from the central processing unit (CPU) via the serial interface 113 are stored in the instruction register 151 and the data register 153. The address information stored in the instruction register 151 is, in the instruction decoder 116, address information of the display data RAM 154, the segment RAM 151, the character generator RAM 152, and the character generator ROM 153. ) Is divided into address information.

인스트럭션 디코더(116)에서 나누어진 세그먼트 RAM(151), 캐릭터 제너레이터 RAM(152) 및 캐릭터 제너레이터 ROM(153)의 어드레스 정보는, 어드레스 카운터(117)로 입력된다. 이 어드레스 카운터(117)에 의해 세그먼트 RAM(151), 캐릭터 제너레이터 RAM(152) 및 캐릭터 제너레이터 ROM(153)가 액세스 된다.The address information of the segment RAM 151, the character generator RAM 152, and the character generator ROM 153 divided by the instruction decoder 116 is input to the address counter 117. The segment RAM 151, the character generator RAM 152, and the character generator ROM 153 are accessed by this address counter 117.

이 인스트럭션 디코더(116), 어드레스 카운터(117), 인스트럭션 레지스터(151), 데이터 레지스터(153) 및 비지(busy) 플래그(152)는 도 10에 나타내는 저내압 논리 로직블록(51)에 설치된다.The instruction decoder 116, the address counter 117, the instruction register 151, the data register 153, and the busy flag 152 are provided in the low breakdown voltage logic logic block 51 shown in FIG.

LED 출력포트(119)는, 단자(LED0∼LED2)에 접속되는 3개의 LED 구동포트와, 단자(PORT0∼PORT2)에 접속되는 3개의 범용 출력포트를 구비한다. 단자(LED0∼LED2)에 접속되는 발광 다이오드의 점등 등은, 시리얼 인터페이스(113)를 경유해서 제어 가능하다. 이 LED 출력포트(119)는, 도 10에 나타내는 저내압 논리 로직블록(51)에 설치된다.The LED output port 119 has three LED drive ports connected to the terminals LED0 to LED2 and three general purpose output ports connected to the terminals PORT0 to PORT2. The lighting of the light emitting diode connected to the terminals LED0 to LED2 can be controlled via the serial interface 113. This LED output port 119 is provided in the low breakdown voltage logic logic block 51 shown in FIG.

타이밍 발생회로(110)는, 클럭신호 발생회로(112)로부터의 클럭신호에 의해,공통 레지스터(101), 세그먼트 레지스터(103), 래치회로(104), 표시데이터 RAM(154), 캐릭터 제너레이터 RAM(152), 세그먼트 RAM(151) 등 내부회로를 동작시키는 타이밍 신호를 생성한다. 이 타이밍 발생회로(110)는, 도 10에 나타내는 저내압 논리 로직블록(51)에 설치된다.The timing generating circuit 110 generates a common register 101, a segment register 103, a latch circuit 104, a display data RAM 154, and a character generator RAM by a clock signal from the clock signal generating circuit 112. 152 and a timing signal for operating an internal circuit such as the segment RAM 151 are generated. This timing generation circuit 110 is provided in the low breakdown voltage logic logic block 51 shown in FIG.

도 10에 나타내는 키(key) 스캔회로 제어블록(54)은, 키 스캔 타이밍 제어회로(115)와 키 스캔 레지스터(114)를 구비한다.The key scan circuit control block 54 shown in FIG. 10 includes a key scan timing control circuit 115 and a key scan register 114.

도 15는, 본 실시형태의 반도체 집적회로(LSI) 내부의 전원배선을 나타내는 도면이다.Fig. 15 is a diagram showing the power supply wiring inside the semiconductor integrated circuit (LSI) of this embodiment.

동 도면에 있어서, 61은 전원전위(VCC)의 전원배선, 62는 제2 기준전위(VEE)의 전원배선, 63은 기준전위(GND)의 전원배선, 64는 제3 기준전위(AGND)의 전원배선이다. 도 15에 나타낸 바와 같이, 각 전원 더미단자(VCCDUMY1, VCCDUMY2)는 전원배선(61)에 접속되어 있다.In the figure, 61 is a power wiring of the power potential (V CC ), 62 is a power wiring of the second reference potential (V EE ), 63 is a power wiring of the reference potential (G ND ), 64 is a third reference potential ( A GND ) 's power wiring. As shown in Fig. 15, the respective power supply dummy terminals VCCDUMY1 and VCCDUMY2 are connected to the power supply wiring 61.

도 16은 LCD 컨트롤러(LSI)가 탑재되는 부분의 유리기판(1)상의 투명 도전막(ITO)의 보다 구체적인 배선패턴의 일예를, LCD 컨트롤러(LSI)와 대응시켜 나타내는 도면이다.FIG. 16 is a diagram showing an example of a more specific wiring pattern of the transparent conductive film ITO on the glass substrate 1 in the portion where the LCD controller LSI is mounted, in correspondence with the LCD controller LSI.

동 도면에 있어서, 전원전위 단자(VCC)(80)에 전원전위(VCC)가, 기준전위 단자(GND)(82)에 기준전위(GND)가 입력된다. 단자(OPOFF)는 제2 영역(24)을 통해서 기준전위 단자(GND)(82)에 접속된다. 따라서, OP 앰프 블록(48)은 전원전위(VCC)와 제2 기준전위(VEE) 사이를 분압하고, 각 전압 폴로워 회로로부터 5 레벨의 액정 구동전압(V1∼V5)을 출력한다.In the figure, the power supply potential V CC is input to the power supply potential terminal VCC 80, and the reference potential G ND is input to the reference potential terminal GND 82. The terminal OPOFF is connected to the reference potential terminal GND 82 through the second region 24. Therefore, the OP amplifier block 48 divides the power supply potential V CC and the second reference potential V EE , and outputs five levels of liquid crystal driving voltages V1 to V5 from each voltage follower circuit.

또한, 단자(VCI)는 LCD 컨트롤러(LSI)의 외측의 유리기판(1)상에 형성된 투명 도전막(ITO)에 의해, 전원전위 단자(VCC)(80)에 접속되어 있다. 따라서, 승압회로 블록(49)은, 전원전위(VCC)를 3배로 승압하여 단자(V5OUT3)로부터 출력한다. 이 단자(V5OUT3)는, LCD 컨트롤러(LSI)의 외측의 유리기판(1)상에 형성된 투명 도전막(ITO)에 의해, 제2 기준전위(VEE) 입력단자인 단자(VEE)에 접속되어 있다.The terminal VCI is connected to the power source potential terminal VCC 80 by a transparent conductive film ITO formed on the glass substrate 1 outside the LCD controller LSI. Therefore, the booster circuit block 49 boosts the power supply potential V CC by three times and outputs it from the terminal V5OUT3. The terminal V5OUT3 is connected to the terminal VEE which is the second reference potential V EE input terminal by a transparent conductive film ITO formed on the glass substrate 1 outside the LCD controller LSI. have.

모드단자(41)의 하나인 단자(IM)는, 제2 접속영역(24)을 통해서 기준전위 단자(GND)(82)에 접속되어 있다. 따라서, 도 16에 나타내는 배선패턴상에 탑재되는 LCD 컨트롤러(LSI)는, 중앙처리장치(CPU)와의 사이에서 I2C 버스 인터페이스 모드로 데이터의 송수신을 행한다. 또한, 모드단자(41)의 하나인 단자(ID1/CS*)는, 패드간 접속배선(25)에 의해 전원 더미단자(VCCDUMY1, VCCDUMY2)에 접속되고, 모드단자(41)의 하나인 단자(ID0)는, 제2 접속영역(24)을 통해서 기준전압 단자(GND)(82)에 접속되어 있다.The terminal IM which is one of the mode terminals 41 is connected to the reference potential terminal GND 82 via the second connection region 24. Therefore, the LCD controller LSI mounted on the wiring pattern shown in FIG. 16 transmits and receives data in the I 2 C bus interface mode with the central processing unit CPU. The terminal ID1 / CS *, which is one of the mode terminals 41, is connected to the power supply dummy terminals VCCDUMY1 and VCCDUMY2 by the pad-to-pad connection wiring 25, and the terminal (1) of one of the mode terminals 41 is connected. ID0 is connected to the reference voltage terminal (GND) 82 via the second connection region 24.

도 16에 있어서, 제1 접속영역(23)은 좌상의 전원단자(VCC)(81)에도 접속되어 있다. 이것은, 좌상의 전원단자(VCC)(81)에는, LCD 컨트롤러(LSI) 내부에서 도 15에 나타내는 전원배선(61)과 접속되지 않은 다른 전원전위(VCC)의 전원배선(도 15에 나타내지 않음)과 접속되어 있기 때문이다. 제2 접속영역(24)은, 중앙의 기준전원 단자(GND)(83)에도 접속되어 있다. 이것은, 도 15에나타낸 바와 같이, 기준전위(GND)의 전원배선(63)이 LCD 컨트롤러(LSI) 내부에서 2 분할되고, LCD 컨트롤러(LSI) 내부에서 기준전위(GND)의 전원배선(63)이 서로 접속되어 있지 않다.In FIG. 16, the 1st connection area | region 23 is also connected to the power supply terminal (VCC) 81 of the upper left. The power supply wiring (not shown in Fig. 15) of the power supply terminal V CC which is not connected to the power supply wiring 61 shown in Fig. 15 inside the LCD controller LSI is connected to the left power supply terminal (VCC) 81. This is because it is connected to The second connection region 24 is also connected to the center reference power supply terminal (GND) 83. 15, the power supply wiring 63 of the reference potential G ND is divided into two inside the LCD controller LSI, and the power supply wiring of the reference potential G ND inside the LCD controller LSI is shown in FIG. 63) are not connected to each other.

또, 도 16에 있어서, 단자(DMY15∼DMY18)는 더미단자, 78은 Al(알루미늄) 점퍼배선이다. 이 단자(DMY15∼DMY18)와 Al(알루미늄) 점퍼배선(78)을 설치하는 이유에 대해서 후술한다.16, terminals DMY15 to DMY18 are dummy terminals, and 78 is Al (aluminum) jumper wiring. The reason for providing these terminals DMY15 to DMY18 and Al (aluminum) jumper wiring 78 will be described later.

도 17은, 도 16에 나타내는 단자(ID1/CS*)와 전원 더미단자(VCCDUMMY2)와의 접속부 A-A'의 LCD 컨트롤러(LSI)를 포함한 단면 구조를 나타내는 단면도이다.FIG. 17 is a cross-sectional view showing a cross-sectional structure including the LCD controller LSI of the connection portion A-A 'between the terminal ID1 / CS * and the power supply dummy terminal VCCDUMMY2 shown in FIG.

동 도면에 나타낸 바와 같이, 단자(ID1/CS*)는, Al(알루미늄) 패드부(74)와, 투명 도전막(ITO)과의 접속을 가능하게 하기 위해 금 범프(77)로 형성된다. 전원 더미단자(VCCDUMY2)는, Al 패드부(75)와, 금 범프(77)로 형성된다. 이 경우에, 금 범프(77)는, 예컨대 증착에 의해 형성된다.As shown in the figure, the terminal ID1 / CS * is formed of a gold bump 77 in order to enable connection between the Al (aluminum) pad portion 74 and the transparent conductive film ITO. The power supply dummy terminal VCCDUMY2 is formed of an Al pad portion 75 and a gold bump 77. In this case, the gold bumps 77 are formed, for example, by vapor deposition.

이와 같이, Al 패드부(74) →금 범프(77) →패드간 접속배선(투명 도전막(ITO)) →금 범프(77) →Al 패드부(75)의 경로에서 단자(ID1/CS*)와 전원 더미단자(VCCDUMY2)가 접속된다. 또, 도 17에 있어서, 71은 웨이퍼 기판, 72는 필드 산화막(선택 산화규소막), 73은 층간막, 76은 보호막(패시베이션막)이다.In this way, the connection between the Al pad portion 74 → gold bump 77 → pad connection (transparent conductive film (ITO)) → gold bump 77 → Al pad portion 75 in the path of the terminal ID1 / CS *. ) And the power supply dummy terminal VCCDUMY2 are connected. In Fig. 17, 71 is a wafer substrate, 72 is a field oxide film (selective silicon oxide film), 73 is an interlayer film, and 76 is a passivation film (passivation film).

도 18은, LCD 컨트롤러(LSI)가 탑재되는 부분의 유리기판(1)상의 투명 도전막(ITO)의 보다 구체적인 배선패턴의 다른 예를, LCD 컨트롤러(LSI)와 대응시켜 나타내는 도면이다.18 is a diagram showing another example of a more specific wiring pattern of the transparent conductive film ITO on the glass substrate 1 in the portion where the LCD controller LSI is mounted, in association with the LCD controller LSI.

동 도면에 있어서, 전원전위 단자(VCC)(85)로 전원전위(VCC)가, 기준전위 단자(GND)(87)로 기준전위(GND)가 입력된다. 상기한 바와 같이, 전원전위 단자(VCC)(85)와 중앙의 전원전위 단자(VCC)(86)는, LCD 컨트롤러(LSI) 내부에서 접속되어 있지 않다. 마찬가지로, 기준전위 단자(GND)(87)와 중앙의 전원전위 단자(VCC)(88)는, LCD 컨트롤러(LSI) 내부에서 접속되어 있지 않다.In the figure, the power supply potential V CC is input to the power supply potential terminal VCC 85, and the reference potential G ND is input to the reference potential terminal GND 87. As described above, the power source potential terminal VCC 85 and the center power source potential terminal VCC 86 are not connected inside the LCD controller LSI. Similarly, the reference potential terminal GND 87 and the central power supply potential terminal VCC 88 are not connected inside the LCD controller LSI.

이 경우에, 도 16에 나타낸 바와 같이, LCD 컨트롤러(LSI)의 외측의 유리기판(1)상에 형성된 투명 도전막(ITO)에 의해, 전원단자(VCC)(85)와 중앙의 전원전위 단자(VCC)(86)를 접속하면 되지만, LCD 컨트롤러(LSI)가 탑재되는 유리기판(1)상에 형성된 투명 도전막(ITO)에 의해, 전원단자(VCC)(85)와 중앙의 전원전위 단자(VCC)(86)를 접속하고 싶은 경우도 생각된다.In this case, as shown in Fig. 16, the power supply terminal VCC 85 and the center power supply potential terminal are formed by the transparent conductive film ITO formed on the glass substrate 1 outside the LCD controller LSI. The VCC 86 may be connected, but the power supply terminal VCC and the center power potential terminal are formed by the transparent conductive film ITO formed on the glass substrate 1 on which the LCD controller LSI is mounted. (VCC) 86 may be considered to be connected.

그러나, 이 경우에는 제1 접속영역(23)과 제2 접속영역(24)을 크로스시킬 필요가 있다. 그 때문에, 도 18에 나타내는 예에서는, 제3 접속영역(23a)을 설치하고, 제3 접속영역(23a)과 제1 접속영역(23)을 LCD 컨트롤러(LSI) 내부에 설치한 Al 점퍼배선(78)으로 접속한다. 그것 이외의 구성은 도 16의 배선패턴과 같다.In this case, however, it is necessary to cross the first connection region 23 and the second connection region 24. Therefore, in the example shown in FIG. 18, the Al jumper wiring (provided with the third connection region 23a and the third connection region 23a and the first connection region 23 provided inside the LCD controller LSI ( 78). The configuration other than that is the same as the wiring pattern of FIG.

도 19는 도 18에 나타내는 더미단자(DAY16)와 더미단자(DAY17)와의 접속부 B-B'의 LCD 컨트롤러(LSI)를 포함한 단면 구조를 나타내는 단면도이다.FIG. 19 is a cross-sectional view showing a cross-sectional structure including the LCD controller LSI of the connection portion B-B 'between the dummy terminal DAY16 and the dummy terminal DAY17 shown in FIG.

동 도면에 나타낸 바와 같이, 더미단자(DMY16)와 더미단자(DMY17)는 Al 점퍼배선(78)을 통해서 서로 접속되어 있다. 따라서, 제3 접속영역(23a) →금 범프(77)→Al 점퍼배선(78) →금 범프(77) →제1 접속영역(23)의 경로에서, 전원단자(85)와 중앙의 전원전위 단자(VCC)(86)가 접속된다.As shown in the figure, the dummy terminal DMY16 and the dummy terminal DMY17 are connected to each other via the Al jumper wiring 78. Therefore, in the path of the third connection region 23a-> gold bump 77-> Al jumper wiring 78-> gold bump 77-> first connection region 23, the power supply terminal 85 and the power supply potential of the center are centered. Terminal (VCC) 86 is connected.

도 16, 도 18에서 이해할 수 있는 바와 같이, 본 실시형태의 액정 구동모듈(LCM)에서는 LCD 컨트롤러(LSI)로 전원전압을 공급하는 전원배선을, LCD 컨트롤러(LSI)의 중앙부뿐만 아니라 LCD 컨트롤러(LSI)의 단부(상단 혹은 하단)로부터도 인출하여 히트 실(4)과 접속할 수 있다. 따라서, 휴대기기에 실장되는 프린트 회로기판의 전원배선에 맞추어 액정 표시모듈(LCM)의 전원배선을 교체할 수 있고, 휴대기기에 실장되는 각종 프린트 회로기판에 대응하는 것이 가능하게 된다.As can be understood from Fig. 16 and Fig. 18, in the liquid crystal drive module LCM of the present embodiment, the power supply wiring for supplying the power voltage to the LCD controller LSI is connected to the LCD controller (not only the center of the LCD controller LSI). It can also be pulled out from the end (upper or lower end) of the LSI and connected to the heat seal 4. Therefore, the power supply wiring of the liquid crystal display module (LCM) can be replaced in accordance with the power supply wiring of the printed circuit board mounted in the portable device, and it is possible to correspond to various printed circuit boards mounted in the portable device.

본 실시형태의 액정 표시모듈(LCM)은, 예컨대 휴대전화의 하나인 PHS 시스템의 표시 디바이스로서 사용 가능하다.The liquid crystal display module LCM of the present embodiment can be used as a display device of a PHS system, which is one of mobile phones, for example.

도 20은, 본 실시형태의 액정 표시모듈(LCM)이 사용되는 종래의 PHS 시스템의 개략 구성을 나타내는 블록도이다.20 is a block diagram showing a schematic configuration of a conventional PHS system in which a liquid crystal display module (LCM) of the present embodiment is used.

동 도면에 나타내는 PHS 시스템은, 음성 데이터의 압축 신장을 행하는 ADPCM 코덱(codec)회로(201), 스피커(202), 마이크(203), 액정 표시패널(204), 키보드(205), 디지털 데이터를 시분할 다중화하는 TDMA 회로(206), 등록된 ID 번호를 저장하는 E2PROM(209), 프로그램을 기억하는 ROM(208), SRAM(207) 등의 메모리, 무선의 반송주파수를 설정하는 PLL 회로(210), 무선으로 송수신하기 위한 RF 회로(211) 및 그것을 제어하는 마이크로 프로세서(212)로 구성된다.The PHS system shown in the figure shows an ADPCM codec circuit 201, a speaker 202, a microphone 203, a liquid crystal display panel 204, a keyboard 205, and digital data for compressing and decompressing audio data. A TDMA circuit 206 for time division multiplexing, an E 2 PROM 209 for storing a registered ID number, a ROM 208 for storing a program, a memory such as an SRAM 207, a PLL circuit for setting a wireless carrier frequency ( 210, an RF circuit 211 for transmitting and receiving wirelessly, and a microprocessor 212 controlling the same.

본 실시형태의 액정 표시모듈(LCM)은, 도 20에 나타내는 액정 표시패널(204)로서 사용 가능하다.The liquid crystal display module LCM of this embodiment can be used as the liquid crystal display panel 204 shown in FIG.

도 21은, 본 실시형태의 액정 표시모듈(LCM)이 실장되는 휴대전화를 설명하기 위한 도면이다.21 is a diagram for explaining a cellular phone on which the liquid crystal display module LCM of the present embodiment is mounted.

본 실시형태의 액정 표시모듈(LCM)은, 히트 실(4)에 의해 중앙처리장치(CPU)가 탑재되는 프린트 회로기판(92)과 접속되고, 휴대전화(91)에 실장된다.The liquid crystal display module LCM of the present embodiment is connected to the printed circuit board 92 on which the central processing unit CPU is mounted by the heat seal 4, and is mounted on the cellular phone 91.

이상 설명한 바와 같이, 본 실시형태의 액정 표시모듈(LCM)에서는, 단자(IM) 및 단자(ID0)를 제2 접속영역(24)에 접속하고, 단자(ID1/CS*)를 패드간 접속배선(25)에 의해 전원 더미단자(VCCDUMY2)에 접속하고 있다.As described above, in the liquid crystal display module LCM of the present embodiment, the terminal IM and the terminal ID0 are connected to the second connection region 24, and the terminal ID1 / CS * is connected between pads. (25) is connected to the power supply dummy terminal VCCDUMY2.

이것에 의해, 단자(IM), 단자(ID0) 및 단자(ID1/CS*)를 입출력 배선(22)에서 유리기판(1)의 단부로 인출하여, 히트 실(4)과 접속할 필요가 없게 된다. 따라서, 유리기판(1)상의 입출력 배선(22)의 개수를 저감하는 것이 가능하게 된다.As a result, the terminal IM, the terminal ID0, and the terminal ID1 / CS * are drawn out from the input / output wiring 22 to the end of the glass substrate 1, so that it is not necessary to connect the heat seal 4. . Therefore, the number of input / output wirings 22 on the glass substrate 1 can be reduced.

따라서, 유리기판(1)상의 투명 도전막(ITO)으로 이루어지는 입출력 배선의 배선패턴에 있어서, 전원전위 배선 및 기준전원 배선과, 통상의 신호배선이 유리기판(1)상에서 크로스 하지 않은 간단한 배선패턴으로 할 수 있다. 이것에 의해, 입출력 배선(22)의 배선패턴을 간단화하고, 그것에 따라 액정 표시모듈(LCM)을 간단히 제조하는 것이 가능하게 되며, 액정 표시모듈(LCM)의 코스트를 저감하는 것이 가능하게 된다.Therefore, in the wiring pattern of the input / output wiring made of the transparent conductive film ITO on the glass substrate 1, the power supply potential wiring and the reference power wiring, and the simple wiring pattern in which the normal signal wiring does not cross on the glass substrate 1 You can do As a result, the wiring pattern of the input / output wiring 22 can be simplified, whereby the liquid crystal display module LCM can be easily manufactured, and the cost of the liquid crystal display module LCM can be reduced.

또한, 히트 실(4)의 면적을 작게 할 수 있고, 히트 실(4)의 코스트를 저감하는 것이 가능하게 된다.Moreover, the area of the heat seal 4 can be made small and the cost of the heat seal 4 can be reduced.

또한, 액정 표시모듈(LCM)에 접속되는 프린트 배선 회로기판내에서 복잡하게 끌고다니는 배선을 행할 필요가 적게 되므로, 프린트 회로기판의 면적의 축소, 프린트 회로기판의 코스트를 저감하는 것이 가능하게 된다.In addition, since it is less necessary to carry out complicated wiring in the printed wiring board connected to the liquid crystal display module LCM, the area of the printed circuit board and the cost of the printed circuit board can be reduced.

또한, 본 실시형태의 액정 표시모듈(LCM)에서는, LCD 컨트롤러(LSI)로 전원전압을 공급하는 전원배선을, LCD 컨트롤러(LSI)의 중앙부뿐만 아니라 LCD 컨트롤러(LSI)의 단부(상단 혹은 하단)에서도 인출하고, 히트 실(4)과 접속할 수 있다. 따라서, 휴대기기에 실장되는 프린트 회로기판의 전원배선에 맞추어 액정 표시모듈(LCM)의 전원배선을 교체할 수 있고, 휴대기기에 실장되는 각종 프린트 회로기판에 대응하는 것이 가능하게 된다.In the liquid crystal display module LCM of the present embodiment, the power supply wiring for supplying the power supply voltage to the LCD controller LSI is connected not only to the center portion of the LCD controller LSI but also to the end portion (upper or lower) of the LCD controller LSI. Can be taken out and connected to the heat seal 4. Therefore, the power supply wiring of the liquid crystal display module (LCM) can be replaced in accordance with the power supply wiring of the printed circuit board mounted in the portable device, and it is possible to correspond to various printed circuit boards mounted in the portable device.

따라서, 본 실시형태의 액정 표시모듈(LCM)에서는, 전원배선의 배선패턴의 자유도를 향상시킬수 있다.Therefore, in the liquid crystal display module LCM of this embodiment, the degree of freedom of the wiring pattern of power supply wiring can be improved.

또한, 본 실시형태의 액정 표시모듈(LCM)을 휴대전화에 실장하는 것에 의해, 휴대전화의 소형화를 도모할 수 있고, 코스트를 저감하는 것이 가능하게 된다.In addition, by mounting the liquid crystal display module LCM of the present embodiment to a cellular phone, the cellular phone can be miniaturized and the cost can be reduced.

또, 본 실시형태에서는, 본 발명을 칩 온 글라스 방식의 액정 표시모듈(LCM)에 적용한 실시형태에 대해서 설명하였지만, 이것에 한정되는 것은 아니고, 본 발명은, 도 22는 나타낸 바와 같이, LCD 컨트롤러(LSI)와 액정 표시패널(LCD)이 칩 온 보드(COB) 방식으로 접속되는 액정 표시장치 혹은 도 23에 나타낸 바와 같이, LCD 컨트롤러(LSI)와 액정 표시패널(LCD)이 테이프 캐리어 패키지(TCP) 방식으로 접속되는 액정 표시장치에도 적용 가능하다.In addition, in this embodiment, although embodiment which applied this invention to the liquid crystal display module (LCM) of the chip-on-glass system was demonstrated, it is not limited to this, As for this invention, as shown in FIG. 22, an LCD controller is shown. The liquid crystal display device (LSI) and the liquid crystal display panel (LCD) are connected in a chip-on-board (COB) manner, or as shown in FIG. 23, the LCD controller (LSI) and the liquid crystal display panel (LCD) are tape carrier packages (TCP). It is also applicable to a liquid crystal display device connected in a) manner.

또한, 액정 표시패널(LCD)을 구성하는 유리기판(1, 2) 대신에, 폴리머 필름을 사용하는 것도 가능하다.It is also possible to use a polymer film instead of the glass substrates 1 and 2 constituting the liquid crystal display panel (LCD).

또한, 전원 더미단자(VCCDUMY1, VCCDUMY2)는, 반드시 모드단자(41)의 근처에 설치할 필요는 없고, 패드간 배선(25)의 배선패턴을 도 24에 나타내는 배선패턴으로 하는 것에 의해, 전원 더미단자(VCCDUMY1, VCCDUMY2)와 모드단자(41)는 떨어져 있어도 된다. 또, 전원 더미단자(VCCDUMY1, VCCDUMY2)에, LCD 컨트롤러(LSI) 내부에서 기준전위(VGND)의 전원배선을 접속하고, 패드간 접속배선(25)으로 모드단자(41)에 기준전위(VGND)를 인가하도록 하여도 된다.In addition, the power supply dummy terminals VCCDUMY1 and VCCDUMY2 are not necessarily provided near the mode terminal 41, and the power supply dummy terminals are formed by setting the wiring pattern of the inter-pad wiring 25 as the wiring pattern shown in FIG. (VCCDUMY1, VCCDUMY2) and the mode terminal 41 may be separated. In addition, the power supply wiring of the reference potential V GND is connected to the power supply dummy terminals VCCDUMY1 and VCCDUMY2 inside the LCD controller LSI, and the reference potential V is connected to the mode terminal 41 by the pad connection wiring 25. GND ) may be applied.

이와 같이, 본 실시형태에 의하면, 이하의 작용 효과가 얻어진다.Thus, according to this embodiment, the following effect is obtained.

액정 표시장치에 있어서, 액정 표시패널을 구동 제어하는 반도체 집적회로의 입출력 단자에 접속되는 입출력 배선의 개수를 삭감할 수 있고, 입출력 배선의 배선패턴을 간단한 배선패턴으로 하며, 입출력 배선의 배선패턴의 자유도를 향상시키는 것이 가능하게 된다. 이것에 의해, 액정 표시장치의 소형화를 도모하고, 액정 표시장치의 코스트를 저감하는 것이 가능하게 된다.In the liquid crystal display device, the number of input / output wirings connected to the input / output terminals of the semiconductor integrated circuit for driving control of the liquid crystal display panel can be reduced, and the wiring pattern of the input / output wiring is a simple wiring pattern, and the wiring pattern of the input / output wiring It is possible to improve the degree of freedom. As a result, the liquid crystal display device can be miniaturized and the cost of the liquid crystal display device can be reduced.

액정 표시장치에 접속되는 프린트 배선기판의 간소화, 부품 개수의 삭감 및 소형화를 도모할 수 있고, 이것에 의해 프린트 배선기판의 코스트를 감소시키는 것이 가능하게 된다.The printed wiring board connected to the liquid crystal display device can be simplified, the number of parts can be reduced, and the size can be reduced, thereby reducing the cost of the printed wiring board.

프린트 배선기판을 통해서, 액정 표시장치와 접속되는 프린트 회로기판내에서의 신호배선을 끌고다니는 배선이 적어지게 되고, 프린트 회로기판의 면적을 작게 하는 것이 가능하게 된다. 이것에 의해, 프린트 회로기판의 코스트를 저감하는 것이 가능하게 된다.Through the printed wiring board, the wiring which pulls out the signal wiring in the printed circuit board connected to the liquid crystal display device becomes small, and the area of the printed circuit board can be reduced. As a result, the cost of the printed circuit board can be reduced.

본 발명의 액정 표시장치를 휴대전화 등의 휴대기기에 사용하는 것에 의해, 휴대기기의 소형화를 도모할 수 있고, 휴대기기의 코스트를 저감하는 것이 가능하게 된다.By using the liquid crystal display device of the present invention in a portable device such as a cellular phone, the portable device can be miniaturized and the cost of the portable device can be reduced.

이상 본 발명자에 의해 이루어진 발명을 실시형태에 의거해서 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지 변경 가능한 것은 물론이다.As mentioned above, although the invention made by this inventor was demonstrated concretely based on embodiment, this invention is not limited to the said embodiment, Of course, various changes are possible in the range which does not deviate from the summary.

이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경으로 된 이용분야인 휴대전화에 사용되는 액정 표시장치에 적용한 경우에 대해서 설명하였지만, 그것에 한정되는 것은 아니고, 예컨대 전화 등의 소형의 통신기기 혹은 소형의 전자기기에 사용 가능하다.In the above description, the case in which the invention made mainly by the present inventors is applied to a liquid crystal display device used in a mobile phone which is the background of the use is described, but the present invention is not limited thereto. Can be used in electronic equipment.

Claims (12)

액정 표시패널과, 상기 액정 표시패널을 구동 제어하는 반도체 집적회로를 구비하는 액정 표시장치에서, 상기 반도체 집적회로는, 상기 반도체 집적회로의 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자를 가지는 액정 표시장치에 있어서,In a liquid crystal display device comprising a liquid crystal display panel and a semiconductor integrated circuit for driving control of the liquid crystal display panel, the semiconductor integrated circuit includes a liquid crystal having a mode terminal fixed to a power supply potential or a reference potential during operation of the semiconductor integrated circuit. In the display device, 상기 반도체 집적회로는, 상기 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자를 구비하고,The semiconductor integrated circuit includes a power supply dummy terminal connected to a power supply potential or a reference potential inside the semiconductor integrated circuit. 상기 모드단자가 상기 전원 더미단자에 접속되는 것을 특징으로 하는 액정 표시장치.And the mode terminal is connected to the power supply dummy terminal. 제 1 항에 있어서,The method of claim 1, 상기 모드단자는 복수개 구비되고, 상기 복수의 모의 사이에 상기 전원 더미단자가 배치되는 것을 특징으로 하는 액정 표시장치.The plurality of mode terminals are provided, and the power supply dummy terminal is disposed between the plurality of simulations. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 액정 표시패널은, 한쌍의 절연기판을 구비하고, 상기 한쌍의 절연기판의 한쪽의 절연기판상에 상기 반도체 집적회로가 탑재되고, 상기 한쌍의 절연기판상에 형성된 배선패턴에 의해, 상기 모드단자가 상기 전원 더미단자와 접속되어 있는 것을 특징으로 하는 액정 표시장치.The liquid crystal display panel includes a pair of insulating substrates, the semiconductor integrated circuit is mounted on one insulating substrate of the pair of insulating substrates, and the mode terminal is formed by a wiring pattern formed on the pair of insulating substrates. Is connected to the power supply dummy terminal. 제 3 항에 있어서,The method of claim 3, wherein 상기 배선패턴은, 투명 도전막으로 구성되어 있는 것을 특징으로 하는 액정 표시장치.The said wiring pattern is comprised by the transparent conductive film, The liquid crystal display device characterized by the above-mentioned. 제 3 항 또는 제 4 항에 있어서,The method according to claim 3 or 4, 상기 절연기판이, 유리기판인 것을 특징으로 하는 액정 표시장치.And the insulating substrate is a glass substrate. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 반도체 집적회로는, 상기 반도체 집적회로의 내부의 배선층에 의해 서로 접속되는 복수의 더미단자를 구비하는 것을 특징으로 하는 액정 표시장치.And the semiconductor integrated circuit includes a plurality of dummy terminals connected to each other by a wiring layer inside the semiconductor integrated circuit. 한쌍의 절연기판을 구비하는 액정 표시패널과, 상기 한쌍의 절연기판의 한쪽의 절연기판상에 상기 액정 표시패널을 구동 제어하는 반도체 집적회로를 구비하는 액정 표시장치에서, 상기 반도체 집적회로는, 상기 반도체 집적회로의 동작중에 전원전위 혹은 기준전위로 고정되는 모드단자와, 상기 반도체 집적회로의 내부에서 전원전위 혹은 기준전위에 접속되는 전원 더미단자를 구비하고, 상기 모드단자가 상기 전원 더미단자에 접속되는 액정 표시장치의 제조방법에 있어서,In a liquid crystal display device comprising a liquid crystal display panel having a pair of insulating substrates and a semiconductor integrated circuit for driving control of the liquid crystal display panel on one insulating substrate of the pair of insulating substrates, the semiconductor integrated circuit includes: A mode terminal fixed to a power supply potential or a reference potential during operation of the semiconductor integrated circuit, and a power supply dummy terminal connected to the power supply potential or the reference potential inside the semiconductor integrated circuit, wherein the mode terminal is connected to the power supply dummy terminal. In the method of manufacturing a liquid crystal display device, 상기 한쌍의 절연기판상에 배선패턴을 형성하는 공정과,Forming a wiring pattern on the pair of insulating substrates; 상기 한쌍의 절연기판 사이에 액정을 주입 밀봉하는 공정과,Injecting and sealing liquid crystal between the pair of insulating substrates; 상기 한쌍의 절연기판의 한쪽의 절연기판상에, 상기 반도체 집적회로를 본딩하고, 상기 한쌍의 절연기판상에 형성된 배선패턴에 의해, 상기 모드단자와 상기 전원 더미단자를 접속하는 공정을,Bonding the semiconductor integrated circuit onto one insulating substrate of the pair of insulating substrates, and connecting the mode terminal and the power supply dummy terminal by a wiring pattern formed on the pair of insulating substrates; 적어도 구비하는 것을 특징으로 하는 액정 표시장치의 제조방법.A method of manufacturing a liquid crystal display device, characterized by comprising at least. 제 6 항에 있어서,The method of claim 6, 상기 모드단자는, 복수개 구비되고, 상기 복수의 모드단자의 사이에 상기 전원 더미단자가 배치되는 것을 특징으로 하는 액정 표시장치의 제조방법.A plurality of mode terminals are provided, and the power supply dummy terminal is disposed between the plurality of mode terminals. 제 7 항 또는 제 8 항에 있어서,The method according to claim 7 or 8, 상기 배선패턴은, 투명 도전막으로 구성되는 것을 특징으로 하는 액정 표시장치의 제조방법.The wiring pattern is a manufacturing method of a liquid crystal display device, characterized by comprising a transparent conductive film. 제 7 항 내지 제 9 항중 어느 한 항에 있어서,The method according to any one of claims 7 to 9, 상기 절연기판이, 유리기판인 것을 특징으로 하는 액정 표시장치의 제조방법.And said insulating substrate is a glass substrate. 제 7 항 내지 제 10 항중 어느 한 항에 있어서,The method according to any one of claims 7 to 10, 상기 반도체 집적회로는, 상기 반도체 집적회로의 내부의 배선층에 의해, 서로 접속되는 복수의 더미단자를 구비하는 것을 특징으로 하는 액정 표시장치의 제조방법.The semiconductor integrated circuit includes a plurality of dummy terminals connected to each other by a wiring layer inside the semiconductor integrated circuit. 제 1 항 내지 제 6 항에 기재된 액정 표시장치를 구비하는 휴대전화.A mobile telephone comprising the liquid crystal display device according to claim 1.
KR10-1999-7002322A 1999-03-18 1996-09-20 Liquid crystal display device KR100401270B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-7002322A KR100401270B1 (en) 1999-03-18 1996-09-20 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-7002322A KR100401270B1 (en) 1999-03-18 1996-09-20 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20000036239A true KR20000036239A (en) 2000-06-26
KR100401270B1 KR100401270B1 (en) 2003-10-11

Family

ID=19635971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7002322A KR100401270B1 (en) 1999-03-18 1996-09-20 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100401270B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298156B1 (en) * 2010-04-13 2013-08-20 주식회사 실리콘웍스 Driver IC chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298156B1 (en) * 2010-04-13 2013-08-20 주식회사 실리콘웍스 Driver IC chip
US9311874B2 (en) 2010-04-13 2016-04-12 Silicon Works Co., Ltd. Power connection structure of driver IC chip

Also Published As

Publication number Publication date
KR100401270B1 (en) 2003-10-11

Similar Documents

Publication Publication Date Title
JP3980066B2 (en) Manufacturing method of liquid crystal display device
KR100497047B1 (en) Display device
US6657696B2 (en) Flexible substrate, electro-optical device and electronic equipment
CN100508009C (en) Driving circuit for liquid crystal display panel
CN100543531C (en) Electro-optical device, electronic equipment and interface board
JP4267416B2 (en) Semiconductor integrated circuit
US6924794B2 (en) Liquid crystal display
US11411151B2 (en) Light emitting panel and display device
JP4864957B2 (en) Semiconductor chip
KR100401270B1 (en) Liquid crystal display device
JPH09258249A (en) Semiconductor integrated circuit
US7239299B2 (en) Driving circuit of a liquid crystal display device
JP4226627B2 (en) Liquid crystal display
US20220319452A1 (en) Light Emitting Substrate, Method of Driving Light Emitting Substrate, and Display Device
JP3840870B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2002006787A (en) Color liquid crystal display device
JP4561145B2 (en) Display control apparatus and display control method
KR100796788B1 (en) Liquid crystal display
CN116991006A (en) Display panel, display device and driving method of display panel
CN113589611A (en) Array substrate, display panel and display device
JP2002090768A (en) Liquid crystal display device
KR20070003413A (en) Liquid crystal panel and liquid crystal display including the same
JP2005292282A (en) Mounting structure, electro-optical device, and electronic apparatus
JP2002244149A (en) Liquid crystal display
JP2005242017A (en) Liquid crystal panel and liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 13

EXPY Expiration of term