KR20000035329A - 전력 증폭기용 저 비용 무 파일럿 피드 포워드 보상 - Google Patents

Abstract

본 발명은 A/B급 증폭기로서 동작하는 메인 전력 증폭기를 이용한 RF입력신호를 증폭하는 저 비용 피드 포워드 RF전력 증폭기회로에 관한 것이다. 본 발명의 방법 및 장치는 메인 전력증폭기에 의해 부가된 왜곡을 보상하도록 상기 메인 증폭기에 대한 입력신호를 변경한다. 본 발명의 회로는 최종 신호가 제 2루프회로의 에러 증폭기에 의해 증폭되는 점에서 소정 이득-위상 회로를 통해 입력 신호의 지연된 변환을 주입한다. 디지털적으로 제어된 프로세서가 여러 가지 위상 및 이득제어를 변경해서 증폭기의 출력을 조정한다. 다른 이득 및 위상 제어라인이 다른 속도로 반복적으로 갱신된다.

Description

전력 증폭기용 저 비용 무 파일럿 피드 포워드 보상{LOW COST, PILOTLESS, FEED FORWARD COMPENSATION FOR A POWER AMPLIFIER}

본 발명은 전력 증폭기에 관한 것으로, 보다 구체적으로는 증폭기 특히 고 전력 AB급 전력 증폭기용 입/출력 전달함수의 선형화에 관한 것이다.

고 전력, 광대역 전력 증폭기가 공지돼 있다. 이러한 증폭기들은 피드 포워드(feed forward) 구성으로 동작하거나, 메인 전력 증폭기가 예를 들어 AB급 증폭기로서 동작하는 경우에 필요시 되는 다른 형태의 선형화 처리를 갖고 있다. A급 증폭기가 통상 AB급 증폭기보다 작은 왜곡을 나타내지만, A급 증폭기는 AB 급 증폭기 보다 증폭효율이 떨어진다. 따라서 왜곡을 줄이는 동시에 효율을 유지하기 위해서 여러 가지 형태의 에러 또는 왜곡 정정을 행하는 AB급 증폭기 구성이 개발되어 있다.

상기 에러 정정의 일례는 AB급 증폭기의 입력 신호의 왜곡을 정정하는 주입식 파일럿 신호(injected pilot signal)를 이용하는 것이다. 다른 에러 정정 방법에 있어서, 예를 들어 이득-위상 회로를 이용하는 제 1 루프회로의 전치보상회로(pre-distortion circuit)는 원 신호에서 이득-위상 신호를 생성하여 이 이득-위상 신호가 AB급 증폭기로서 동작하는 전력 증폭기에 입력되는 경우, 그 출력이 증폭기 회로에 대한 원 입력 신호의 정정된 증폭신호가 되도록 하는 여러 가지 조정부를 구비하고 있다.

통상, 전치보상회로는 복잡한 구성을 가지며, 메인 증폭기와 같은 일반적인 왜곡 특성을 가지는 저 전력 증폭기를 이용하므로 적절히 처리된 그 출력은 상기 메인 증폭기에 대한 전치보상 입력을 얻는데 이용될 수 있다. 이러한 구성은 상기 전치보상회로의 가변 소자가 적절히 조정되는 경우 AB급 증폭기에 의해 생성된 상호변조 주파수 왜곡을 실질적으로 줄일 수 있도록 동작하지만 이용하기에는 다소 고가이다.

전치보상을 이용하는 적절히 조정된 증폭기회로라 하더라도, 임의의 불안정성을 나타내고 있다. 따라서 에러 증폭기를 이용하는 제 2 루프회로가 이용되며, 예를 들어 전술한 파일럿 신호를 이용하여 동조된다. 이러한 잔여 왜곡은 피드 포워드 소거 루프회로에서 다루어질 수 있으나 그러한 파일럿 신호 검출 및 소거 회로 또한 고가이다.

본 발명은 적은 수의 부품을 가지며, 제한 내에서 드리프트 및 다른 파라미터 변화를 조정할 수 있는 무 파일럿(pilotless) 저 비용의 방법을 이용하는 고 전력 뮤급 전력 증폭기에서 적합하게 선형의 입/출력 관계를 유지하는 바람직한 방법을 제공한다.

본 발명은 입력 신호를 수신하도록 접속된 조정회로(예를 들어 이득-위상 회로), 상기 조정회로의 출력을 증폭하도록 비선형 동적 범위에서 동작하는 고 전력 메인 증폭기, 상기 수신신호에 접속된 딜레이 소자 및 상기 딜레이 소자의 출력과 상기 증폭기의 출력을 차분해서 에러신호를 생성하는 결합기를 가지는 제 1 루프회로를 특징으로 하는 고 전력 무 파일럿 피드포워드 RF증폭기에 관한 것이다. 상기 RF증폭기는 그 출력에 결합된 제 2 딜레이 소자, 상기 결합기 출력에 결합된 가변 이득-위상 회로, 상기 이득-위상 회로의 출력에 접속된 에러 증폭기 및 상기 제 2 딜레이 소자의 출력에 상기 에러 증폭기의 출력을 가산하는 커플러를 가지는 제 2 루프회로를 구비한다. 상기 RF증폭기는 또한 상기 에러 증폭기에 의한 증폭을 위해 이득-위상 변환 입력 신호를 입력하도록 상기 수신 입력 신호에 결합된 바이패스 이득-위상 회로 및 적어도 상기 가변 이득-위상 회로를 조정해서 출력 신호에서의 왜곡 에너지의 감소를 얻는 제어회로를 구비한다. 바람직하게, 저 비용을 유지하기 위해 상기 바이패스 회로는 셋업이후에는 조정되지 않는다.

본 발명의 다른 양상에 있어서, 고 주파수 무 파일럿 피드포워드 RF증폭기는 왜곡 성분를 가지는 증폭 신호를 생성하는 모드에서 동작하는 메인 증폭기를 가지며, 증폭되는 입력신호를 수신하는 제 1 루프회로, 상기 메인 증폭기의 출력 및 상기 입력 신호의 지연 변환입력에 접속되며, 왜곡 소거 신호를 생성하도록 에러증폭기를 구비하는 제 2 루프회로 그리고 상기 입력신호의 이득-위상 변환 입력을 상기 에러 증폭기의 증폭을 위해 상기 제 2 루프에 입력하는 바이패스 입력회로를 구비하는 것을 특징으로 한다.

본 발명의 또 다른 양상에 있어서, 무 파일럿, 고 전력 증폭 방법은 증폭된 출력신호에서의 왜곡성분을 가지는 메인 전력 증폭기의 이득-위상 변환 입력신호를 증폭하는 단계, 에러 증폭기를 구비하는 피드 포워드 보상회로를 이용하여 전력 전폭기의 왜곡된 출력을 보상하는 단계, 에러 증폭기에 의한 증폭을 위해 제 1 루프회로 입력신호의 이득-위상 변환입력을 제 2 루프회로로 입력하는 단계, 및 상기 메인 증폭기 및 상기 에러 증폭기로의 신호 입력을 조정해서 합성 출력신호의 왜곡을 감소시키는 단계를 포함하는 것을 특징으로 한다.

도 1은 본 발명에 따른 바람직한 실시예의 증폭기 및 제어회로의 블록도,

도 2는 본 발명의 바람직한 실시예에 따른 디지털 제어 증폭기 프로세서의 동작을 설명하는 플로우차트이다.

*도면의 주요부분에 대한 부호의 설명*

10: 증폭기 회로 12: 전치보상 이득-위상 회로

14: 메인 전력 증폭기 16: 디지털 프로세서

22: 커플러 24: 딜레이 소자

30: 비교장치 86: 쇼트키 다이오드

100: 피드 포워드 이득-위상 회로 102: 에러 증폭기

132: 고정 이득 회로 134: 고정 위상 회로

상기 목적, 특징 및 장점은 도면을 참조로한 이하의 상세한 설명으로부터 명백해질 것이다.

도 1을 보면 증폭기회로(10)는 전치보상 이득-위상 회로(12), 메인 전력 증폭기(14), 및 딜레이 소자(24)를 그 제 1 루프회로에 구비하고 있다. 증폭기(14)는 통상적으로 라인(18)에 걸리는 그 출력이 피드 포워드 제 2 루프회로(19)에 대한 입력이 되는 고 전력 AB급 증폭기이다.

라인(20)을 거치는 상기 증폭기회로로의 입력은 입력신호의 일부를 상기 딜레이소자(24)로 지향하는 라인 샘플링 커플러(22)에 의해 분할(즉 샘플)된다. 상기 딜레이소자의 출력은 비교장치(30)로 입력된다. 라인(36)을 거치는 샘플러(22)로부터의 나머지 입력 신호 에너지는 도시된 본 발명의 실시예에 있어서, 제어식 이득-위상 회로(12)에 의해 수신되며, 상기 회로의 출력은 메인 증폭기(14)로 입력되며, 이 메인 증폭기(14)는 AB급 증폭기로서 동작한다.

라인(18)을 거치는 메인 전력 증폭기(14)의 출력은 커플러(76)에 의해 샘플화되며, 이 샘플화된 출력신호는 결합기(30)에 의해 상기 딜레이소자(24)의 출력과 비교되어(차분되어) 라인(80)상에 왜곡 에러신호를 생성한다. 상기 딜레이소자(24)는 상기 메인 증폭기와 회로(12)에서의 고유한 지연을 고려하여 상기 샘플 출력신호와 상기 딜레이의 출력신호가 함께 커플러(30)에 결합되는 경우 시간 위상적으로 그 신호들을 유지하도록 선택된다. 따라서 딜레이소자(24)의 지연 출력이 비교회로(30)에 전달되며, 비교회로의 출력은 제 1 루프회로의 보상이 이루어진후 메인 증폭기 출력에서 왜곡치의 측정값이 된다. 이 결과의 에러신호는 부분적으로 이득 회로(12)를 제어하도록 사용된다.

라인(80)을 거치는 왜곡 에러신호는 디지털 프로세서(16)에 대한 입력을 위해 그 신호의 에너지를 측정하도록 쇼트키 다이오드(86)를 이용하여 검출된다. 도시된 실시예에 있어서, 상기 디지털 프로세서(16)는 이득 및 위상 회로(60, 62, 96,98)내의 디지털/아날로그 변환기(도시않음)를 제어하도록 라인(92a, 92b, 94a 및 94b)을 거치는 디지털 제어신호를 출력한다. 제어기(16) 및 제어된 회로내의 상기 디지털/아날로그 변환기의 아날로그 출력은 상기 이득-위상 회로(12) 및 피드 포워드 이득 및 위상회로(100) (이하 기술함)의 여러 가지 이득-위상요소를 제어한다. ( 검출기(86)으로부터의 검출에너지는 회로(12)를 제어하도록만 이용된다.)

비교 결합기회로(30)의 출력은 이득-위상 회로(100)(이득 및 위상 정정회로(96,98)를 포함)에 의해 수신된다. 회로(100)의 출력은 바람직하게 커플러(104)를 통해 선형 에러 증폭기(102)에 전달된다.

제 2 루프회로(19)는 검출 소자 즉 쇼트키 다이오드(124) 및 제어기(16)의 아날로그/디지털 변환기(도시 않음)를 통해 제어기(16)에 의해 제어된다. 에러 증폭기(102)의 출력은 메인 증폭기(14)의 지연출력에 다시 접속(부가)되는데, 상기 지연은 지연 요소(126)에 의한다. 커플러(128)는 쇼트키 다이오드(124)를 통한 궤환을 제어기(16)로 제공한다.

본 발명에 따르면, 지연소자(124)로부터의 지연 입력신호는 커플러(130)에 의해 샘플화되며, 결합기(30)를 바이패스하여 이득-위상회로 즉 고정 이득회로(132) 및 고정 위상회로(134)를 통과한다. 고정 위상-이득회로(136)의 출력은 상기 결합기(30)를 통해 결합 소자(104)를 이용하여 제어 이득-위상회로(100)의 출력에 접속(입력)된다. 라인(140)를 통한 합성신호는 에러 증폭기(102)로 입력된다.

이 입력 신호는 이득-위상회로(136)에 의해 변형된 지연 입력 신호의 제 2 루프회로(19)로의 입력 신호가 되는데, 상기 제 2 루프회로는 이하 상세히 기술하는 바와 같이, 상기 지연 신호의 초기 널링(nulling)을 가능케 한다.

제어회로(16)를 참조하면 비교회로(30)로부터의 에러 신호출력은 본 발명의 실시예에 있어서 쇼트키 다이오드(86)를 이용하여 검출되며, 제어기(16)의 입력으로서 제공된다. 필수적으로 상기 쇼트키 다이오드(86)는 그에 가해진 신호내에 포함된 에너지를 측정하며, 그 에너지 신호는 제어기(16)로 (도시치않은 아날로그/디지털 변환기를 통해)제공된다.

상기 제어기(16)는 이하 기술하는 바와 같이, 우선순위를 기본으로 동작하며, 그에 가해진 측정된 에너지 입력을 기본으로 각종의 회로와 관련된 디지털/아날로그 변환기에 디지털 신호값을 연속, 반복적으로 출력한다. 상기 D/A 변환기는 새로운 디지털 신호값을 수신하면 본 실시예에 있어서, 이득 및 위상 정정회로(60, 62, 96, 98)를 제어하도록 그 디지털 입력을 아날로그 신호출력으로 변환한다. 이들 회로가 이득 및/또는 위상에서 변화할 때, 제 1 루프회로의 경우 라인(20)을 거치는 입력신호에서 라인(18)을 거치는 출력신호로의 그리고 제 2 루프회로의 경우 라인(20)을 거치는 입력신호에서 라인(150)을 거치는 출력신호로의 입/출력관계를 선형화하는 효과를 나타낸다. 이는 전술한 바와 같이, 제 1 루프회로에서 실행되어 메인 증폭기의 출력에서의 전체 응답이 라인(20)을 거치는 입력신호와 관련하여 선형으로 되도록 메인 증폭기로의 입력을 전치보상함으로써, 그리고 이와 유사하게, 라인(150)을 거치는 출력에서의 왜곡성분을 줄이도록 즉, 메인 증폭기출력에서의 왜곡성분을 소거하도록 에러 증폭기(102)출력을 변환함으로써 실행된다.

동작시, 제어기(16)는 사실상 궤환 루프 환경에서 동작한다. 즉 상기 제어기(16)는 그가 접속된 가변 제어 요소를 반복적으로 조정하며, 상기 조정이 개선인지, 효과가 없는지, 즉 라인(18)상의 출력과 같은 좋지 않은 에러 출력이 되는지 또는 라인(150)상의 전체 장치의 출력내에 있는지를 판단한다. 이 목적은 비교기(30)의 출력에서 널에 이름으로써 검출되는 바와 같은 선형증폭기(14)의 출력에서의 왜곡성분을 최소화하기 위한 것이다. 이러한 프로세스를 실행함에 있어서, 도 2를 참조하면 상기 제어기는 이득 및 위상 제어회로(60,62)에 대해 최 우선순위를 부여하여 동작하며, 이 제어회로는 이득 및 위상 정정회로(96,98)의 동작을 제어함에 있어서 낮은 우선순위에 대해 반대인 거의 밀리초 사이클 타임에서 동작하며, 상기 이득 및 위상 정정회로는 거의 매 3 내지 4 밀리초에서 갱신된다. 상기 제어회로는 예를 들어 모토로라사제조의 모델 MC68HC11E9가 될 수 있다.

따라서, 동작에 있어서, 제어기(16)는 정정 출력값을 계속적으로 유지 및 갱신하기 위하여 여러 정정회로사이에서 루프된다. 그러므로 일단 시작되면(도 2 참조) 상기 시스템은 이득 및 위상 정정회로(60, 62)를 조정할지 여부를 검사한다. 이러한 결정은 예를 들어 내부 클럭 측정에 의거될 수 있어서, 상기 소자가 각 밀리초동안 갱신될 수 있다. 이는 단계 200에서 검사된다. 상기 소자들이 갱신되면, 이득이 단계 202에서 그리고, 위상이 단계 204에서 조정될 수 있으며, 그후 제어가 메인 루프로 복귀된다. 이어서 시스템은 이득-위상회로(100) 특히, 이득회로(96) 및 위상회로(98)에 대한 제어전압을 조정할 지 여부를 결정한다. 단계(206)에서의 결정이 "예" 인 경우, 상기 소자 각각에 대한 제어신호가 단계(208, 210)에서 연속적으로 조정된다. 그리고 제어는 다시 메인 루프로 복귀한다. 다음 단계에서는 검출 소자(86, 124)쪽의 입력에서의 새로운 검출값을 판독한다. 이는 단계 224에서 보여진다. 본 발명에 따라서 라인(20)을 거치는 입력신호의 지연부분이 라인(170)을 통한 입력으로서 비교결합기(30)를 이용하여 이득-위상회로(136)에 결합된다. 상기 이득-위상회로(136)의 출력은 이득 위상 회로(100)에 부가되며, 라인(140)을 거치는 에러 증폭기로의 입력으로서 나타난다. 에러 증폭기의 출력은 딜레이 소자(126)의 출력에 커플러(128)를 이용하여 결합되며, 결합된 에너지의 일 부분은 쇼트키 다이오드(124)를 이용한 측정 및 검출을 위해 라인(172)을 통해 활용할 수 있다.

동작에 있어서, 유저 또는 기술자들은 쇼트키 다이오드(124)의 출력에서 검출된 에너지를 측정하며, 그 검출 에너지를 최소화하도록 이득-위상회로(136)의 이득 및 위상을 조정한다. 상기 이득-위상 소자(132,134)는 바람직하게 온도 및 다른 환경적 변화의 관점에서 시간상으로 고안정적이다. 상기 소자(132,134)의 이득 및 위상을 조정함으로서, 시스템은 적합하게 지연된 입력신호의 변환을 에러 증폭기의 입력으로 주입한다. 따라서 에러 증폭기의 출력이 딜레이소자(126)의 출력에 결합되면 초기설정시 왜곡성분이 최소화되는 것을 보장하는 메카니즘을 제공할 수 있다. 그러므로 커플러(104)에서의 상기 유도 입력신호의 주입은 본 발명에 따르면 상기 검출 메카니즘(124)에 의해 효과적으로 검출된 "파일럿"신호로서 동작한다. 이 실시예에 있어서, 상기 주입신호가 큰 동적 범위를 가지므로, 에러 증폭기의 동적 범위는 이득 및 위상요소(96,98)를 증폭하기 위해 단독으로 사용되는 경우의 상기 에러 증폭기의 동적 범위보다 20-30 dB 이상 크게된다.

상기 고정 이득 및 위상 소자(132,134)가 각기 설정된 후, 전술한 바와 같이, 시스템은 자동적으로 측정장치(86,124)의 측정으로 검출된 검출 에너지를 감소 및 최소화하도록 다른 이득/위상회로를 조정한다. 그러나 다른 측정 장치 및 제어부가 이용될 수 있음은 명백하다. 또한 개시된 본 발명의 실시는 제어기(16)에 의한 이득-위상회로(136)의 자동 변화, 본원에서 참조하는 "전력 증폭기용 동적 전치보상"이란 제하의 1998년 4월 8일자 출원된 미국특허원 제 09/057,332호에 개시된 바와 같은 메인 증폭기 앞단의 보다 복잡한 전치보상 회로의 이용 그리고 본 분야에 잘 알려진 제 2 루프회로(19)에의 추가 회로를 가질 수 있다.

본 발명의 바람직한 실시예에 있어서, 이득 및 위상 정정회로(60,62)는 검출기(86)로부터의 에러신호값 단독에 의해 조정된다. 유사하게 이득 및 위상 정정회로(96,98)는 검출기(124)의 검출기 출력측정 단독에 의해 조정된다.

본 발명은 전력 증폭기, 특히 고 전력 AB급 전력 증폭기용 입/출력 전달함수의 선형화에 이용될 수 있다.

Claims (9)

1. 입력 신호를 수신하도록 접속된 조정회로,

   상기 조정회로의 출력을 증폭하도록 비선형 동적 범위에서 동작하는 고 전력 메인 증폭기, 및

   상기 수신신호에 접속된 딜레이 소자 및 상기 딜레이 소자의 출력과 상기 증폭기의 출력을 차분해서 에러신호를 생성하는 결합기를 가지는 제 1 루프회로;

   상기 전력증폭기의 출력에 결합된 제 2 딜레이 소자,

   상기 결합기 출력에 결합된 가변 이득-위상 회로,

   상기 이득-위상 회로의 출력에 접속된 에러 증폭기, 및

   상기 제 2 딜레이 소자의 출력에 상기 에러 증폭기의 출력을 가산하는 커플러를 가지는 제 2 루프회로;

   상기 에러 증폭기에 의한 증폭을 위해 이득-위상 변환 입력 신호를 입력하도록 상기 수신 입력 신호에 결합된 바이패스 이득-위상 회로; 및

   적어도 상기 가변 이득-위상 회로를 조정해서 출력 신호에서의 왜곡 에너지의 감소를 얻는 제어회로를 구비하는 것을 특징으로 하는 고 전력 무 파일럿 피드 포워드 RF 증폭기.
2. 제 1항에 있어서, 상기 바이패스 회로는 수동 조정가능 위상회로와 직렬접속된 수동 조정가능 이득회로를 구비하는 것을 특징으로 하는 고 전력 무 파일럿 피드 포워드 RF 증폭기.
3. 제 1항에 있어서, 조정가능 이득회로 및 조정가능 위상회로를 가지는 이득-위상회로를 구비하는 것을 특징으로 하는 고 전력 무 파일럿 피드 포워드 RF 증폭기.
4. 제 3항에 있어서, 상기 제어기는 에러신호의 검출 에너지 측정치 및 출력신호의 검출 에너지측정치에 응답하는 것을 특징으로 하는 고 전력 무 파일럿 피드 포워드 RF 증폭기.
5. 왜곡 성분을 가지는 증폭 신호를 생성하는 모드에서 동작하는 메인 증폭기를 가지며, 증폭되는 입력신호를 수신하는 제 1 루프회로;

   상기 메인 증폭기의 출력 및 상기 입력 신호의 지연 변환입력에 접속되며, 왜곡 소거 신호를 생성하도록 에러증폭기를 구비하는 제 2 루프회로; 및

   상기 입력신호의 이득-위상 변환 입력을 상기 에러 증폭기의 증폭을 위해 상기 제 2 루프에 입력하는 바이패스 입력회로를 구비하는 것을 특징으로 하는 고 전력 무 파일럿 피드 포워드 RF 증폭기.
6. 증폭된 출력신호에서의 왜곡성분을 가지는 메인 전력 증폭기의 이득-위상 변환 입력신호를 증폭하는 단계;

   에러 증폭기를 구비하는 피드 포워드 보상회로를 이용하여 전력 전폭기의 왜곡된 출력을 보상하는 단계;

   에러 증폭기에 의한 증폭을 위해 제 1 루프회로 입력신호의 이득-위상 변환입력을 제 2 루프회로로 입력하는 단계; 및

   상기 메인 증폭기 및 상기 에러 증폭기로의 신호 입력을 조정해서 합성 출력신호의 왜곡을 감소시키는 단계를 포함하는 것을 특징으로 하는 무 파일럿 고 전력 증폭 방법.
7. 제 6항에 있어서, 상기 조정 단계는 상기 제 1 및 제 2 루프회로의 위상 및 이득을 연속적으로 변화시키는 단계를 추가로 포함하는 것을 특징으로 하는 무 파일럿 고 전력 증폭 방법.
8. 제 6항에 있어서, 출력 신호에너지가 널이 되도록 상기 입력신호의 이득-위상 변환치의 이득 위상을 수동으로 변화시키는 단계를 추가로 포함하는 것을 특징으로 하는 무 파일럿 고 전력 증폭 방법.
9. 제 8항에 있어서, 상기 메인 및 에러 증폭기 입력신호를 조정하도록 상기 제 1 루프회로 및 출력신호로부터 적어도 하나의 측정된 에너지를 검출하는 단계를 추가로 포함하는 것을 특징으로 하는 무 파일럿 고 전력 증폭 방법.