KR20000033998A - 양자점 관통 접합 배열을 이용한 전자 소자 - Google Patents
양자점 관통 접합 배열을 이용한 전자 소자 Download PDFInfo
- Publication number
- KR20000033998A KR20000033998A KR1019980051093A KR19980051093A KR20000033998A KR 20000033998 A KR20000033998 A KR 20000033998A KR 1019980051093 A KR1019980051093 A KR 1019980051093A KR 19980051093 A KR19980051093 A KR 19980051093A KR 20000033998 A KR20000033998 A KR 20000033998A
- Authority
- KR
- South Korea
- Prior art keywords
- quantum dot
- quantum
- electronic device
- array
- chain structure
- Prior art date
Links
- 230000005641 tunneling Effects 0.000 title abstract description 6
- 239000002096 quantum dot Substances 0.000 claims description 80
- 230000035515 penetration Effects 0.000 claims description 12
- 230000002596 correlated effect Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 5
- 229920000620 organic polymer Polymers 0.000 claims description 4
- 229920001940 conductive polymer Polymers 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000001276 controlling effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical class Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000007937 lozenge Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 전자 부품 소자에 관한 것으로서, 상관된 단전자 관통(correlated single electron tunneling) 현상을 보이는 양자점 관통 접합 배열을 이용한 다기능의 전자 소자에 관한 것이다.
이러한 본 발명은, 단전자 관통 효과 및 상관된 단전자 관통 효과를 이용한 양자점 관통 접합 배열의 전자 소자에 있어서, 4개의 양자점을 하나의 단위로 한 마름모꼴의 양자점 다발이 근접한 양자점 다발과 하나의 양자점을 공유하면서 일렬로 배열되어 전체 양자점들이 사슬 구조의 양자점 배열을 이루고, 상기 사슬 구조의 양자점 배열의 양단에 소스 단자와 드레인 단자가 연결되며, 상기 소스 단자와 드레인 단자 사이의 바이어스 전압에 의하여 다중 쿨롱 계단이 형성된 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자를 제공한다.
Description
본 발명은 전자 부품 소자에 관한 것으로서, 상관된 단전자 관통(correlated single electron tunneling) 현상을 보이는 양자점 관통 접합 배열을 이용한 다기능의 전자 소자에 관한 것이다.
상관된 단전자 관통 현상이란, 단전자 관통 현상(single electron tunneling)을 보이는 양자점 관통 접합을 선형적인 배열 형식으로 붙여놓았을 때 나타나는 현상으로서, 양자점 배열을 통과하여 흐르는 전자들이 평균적으로 특정한 주파수( f )를 가지고 질서있게 흐르는 현상을 말한다. 이때 전류( Isd )는 대강 Isd≈ ef 로 주어진다. 여기서, e는 전자의 전하이다.
이러한 상관된 단전자 관통 현상에서, 양자점 배열을 통과하는 전자들의 시간 및 공간적인 상대적인 위치는 주파수( f )를 만족하도록 정해진다. 1980년 말과 1990년대에 걸쳐 일어난 활발한 연구 결과에 의해, 단일 접합면에서의 단전자 관통 현상과 다중 관통 접합 배열에서의 상관된 단전자 관통 현상의 많은 부분이 이해되었다.
이러한 연구 결과로는, 1989년 3월에 발표된 논문 『저자가 'K.K. Likharev et.al.'이고, 제목이 'Single Electron Tunnel Junction Array'이며, 게재지가 'IEEE Transaction on Mangnetics, Volume 25, Number 5, pp 1436-1439'』이 있다. 또한, 1995년 9월에 발표된 논문 『저자가 'L.R.C. Fonseca et.al.'이고, 제목이 'A Numerical study of the dynamics and statistics of single electron systems'이며, 게재지가 'Journal of Applied Physics, Volume 78, Number 5, pp 3238-3251'』이 있다. 또한, 1998년 6월에 발표된 논문 『저자가 'M.Shin et.al.'이고, 제목이 'Geometrically Induced Multiple Coulomb Blockade Gaps'이며, 게재지가 'Physical Review Letters, Volume 80, Number 26', pp 5774-5777'』이 있다.
여기서, 단일 접합면에서의 단전자 관통이 이루어지기 위해서는 접합면에서의 저항(R)이 양자저항( Rk= 23.8KΩ )보다 훨씬 커야하고, 충전 에너지( e2/C )는 열적 요동에 의한 에너지( kBT )보다 훨씬 커야한다. 여기서, kB 는 볼쯔만 상수이고, C 는 접합면의 전하 용량, 그리고 T 는 절대 온도이다.
상기와 같은 조건이 만족되지 않은 경우에는, 전자가 한 개씩 접합면을 관통하지 못하게 되거나, 열적 요동에 의하여 쿨롱 봉쇄 현상(Coulomb blockade)이 나타나지 않게 된다. 따라서, 상온에서 단전자 관통 현상을 이용하기 위해서는 양자점의 크기가 수십 나노미터 이하이어야 한다.
이와 같이 양자점의 크기가 공간적으로 제한되기 때문에 고도의 집적화를 이룰 수 있으며, 소자를 작동하기 위해서 하나의 전자만 필요하기 때문에 전력 손실이 극히 미미하다. 이러한 장점으로 말미암아 단전자 관통 현상을 이용한 전자 소자에 대한 연구가 세계적으로 활발하게 이루어지고 있다.
이러한 연구의 결과로서, 선행 특허로는 미국특허 제5,646,559호 'Single electron tunneling logic device'(등록일: 1997년 7월 8일), 미국특허 제5,677,637호 'Logic device using single electron Coulomb blockade techniques'(등록일 1997년 10월 14일), 미국특허 5,679,962호 'Semiconductor device and a single electon device'(등록일 1997년 10월 21일) 등이 있다.
즉, 단전자 관통 현상을 이용한 온도 측정 소자나 다중 논리소자에 대한 연구가 수 년 전에 이미 제기되었다. 그러나, 이러한 온도 측정 소자나 다중 논리소자들은 어떠한 한계 온도( Tc ) 이내에서만 작동하기 때문에, 온도( T )가 Tc 보다 큰 경우에는 쿨롱 계단이 사라져서 논리소자로 사용할 수 없게 된다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 단전자 관통 현상을 이용하는 다수의 양자점들로 사슬 구조의 양자점 배열을 형성하고, 이 양자점 배열에 바이어스 전압, 측면 게이트 전압, 및 온도를 조절함으로써, 메모리 소자나 다중 논리 소자로 이용할 수 있는 양자점 관통 접합 배열을 이용한 전자 소자를 제공하는 데 그 목적이 있다.
또한, 특정 온도 대역에서 쿨롱 계단이 형성되는 특성을 이용하여 극저온 온도계로 사용하고, 소자의 크기를 작게 하여 고집적화를 이루며, 극저 전류의 동작 전류로 동작하여 소비 전력을 감소시키는 양자점 관통 접합 배열을 이용한 전자 소자를 제공하는 데 그 목적이 있다.
도 1은 본 발명에 따른 사슬 구조의 양자점 배열을 도시한 구조도,
도 2는 도 1의 등가 회로도,
도 3은 도 2의 회로에서 소스 단자(S)와 드레인 단자(D) 사이에 전압( Vsd )를 인가하였을 때, 사슬 구조를 이루는 양자점 관통 접합 배열을 통해 흐르는 전류( Isd )와 전압과의 관계를 서로 다른 온도에 따라 보여주는 도식도,
도 4는 사슬 구조를 이루는 양자점에 전자가 갇히는 구도를 보여주는 도면,
도 5는 도 1의 양자점 배열 전체에 하나의 게이트 단자를 부착한 상태를 도시한 구조도,
도 6은 도 1의 양자점 배열의 특정 부위에 각각의 게이트 단자를 부착한 상태를 도시한 구조도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10 : 소스(Source) 단자 20 : 드레인(Drain) 단자
30 : 사슬 구조의 양자점 배열
40, 41∼48 : 게이트(Gate) 단자
51∼53 : 전류-전압 곡선
61∼68 : 양자점에 갇힌 전자
상기한 목적을 달성하기 위하여 본 발명은, 단전자 관통 효과 및 상관된 단전자 관통 효과를 이용한 양자점 관통 접합 배열의 전자 소자에 있어서,
4개의 양자점을 하나의 단위로 한 마름모꼴의 양자점 다발이 근접한 양자점 다발과 하나의 양자점을 공유하면서 일렬로 배열되어 전체 양자점들이 사슬 구조의 양자점 배열을 이루고,
상기 사슬 구조의 양자점 배열의 양단에 소스 단자와 드레인 단자가 연결되며,
상기 소스 단자와 드레인 단자 사이의 바이어스 전압에 의하여 다중 쿨롱 계단이 형성된 것을 특징으로 한다.
보다 바람직하게, 상기 양자점은 금속, 전자, 전도성 고분자, 또는 유기성 고분자로 형성될 수 있고, 상기 사슬 구조의 양자점 배열 전체가 한 단위의 유기성 고분자로 형성될 수 있다.
보다 바람직하게, 상기 사슬 구조의 양자점 배열 전체에 하나의 게이트 단자를 부가하여, 상기 게이트 단자에 인가되는 게이트 전압에 의하여 상기 다중 쿨롱 계단의 크기 및 위치를 조절한다.
보다 바람직하게, 상기 사슬 구조의 양자점 배열 중 특정 부위에 게이트 단자를 부가하여, 상기 게이트 단자에 인가되는 게이트 전압에 의하여 상기 다중 쿨롱 계단의 모양을 조절한다.
보다 바람직하게, 본 발명에 따른 양자점 관통 접합 배열을 이용한 전자 소자는, 상기 게이트 단자에 인가되는 게이트 전압에 의하여 전자가 양자점에 포착되거나 이탈되도록 하여, 메모리 소자로 이용된다. 또한, 특정한 온도 구간에서 작동하는 다중 논리 소자, 극저온 온도계로 이용되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
도 1은 본 발명에 따른 사슬 구조의 양자점 배열을 도시한 구조도이다.
도 1을 참조하면, 4개의 양자점을 하나의 단위로 한 마름모꼴의 양자점 다발이 근접한 양자점 다발과 하나의 양자점을 공유하면서 일렬로 배열되는데, 이로 인해 전체 양자점들은 사슬 구조를 이룬다. 이 사슬 구조의 양자점 배열(30)의 양단에는 소스 단자(10)과 드레인 단자(20)이 관통 접합에 의해 연결된다. n개의 양자점 다발로 이루어진 사슬 구조의 양자점 배열(30)의 경우, 양자점의 개수는 (3*n+1)이 된다. 4개의 양자점으로 이루어진 마름모꼴의 양자점 다발은 위, 아래에 하나씩의 양자점이 있고, 전자들은 이 위쪽이나 아래쪽의 양자점을 통과하여 전송된다.
도 2는 도 1의 등가 회로도이다. 도 2를 참조하면, 관통 접합면은 통례상, 가운데 줄이 있는 상자로 표시하고, 접합면의 저항 및 전기용량은 각각 R과 C로 표기한다. 여기에서 각 접합면의 저항 및 전기용량은 서로 다를 수 있지만, 편의상 모든 접합면의 저항 및 전기용량이 같다고 가정한다.
앞에서 서술한 바와 같이, 저항 R은 양자 저항( Rk= 23.8KΩ )보다 훨씬 커야하며, 전기용량 C는 e2/2kBT 보다 훨씬 작아야 단전자 관통 현상이 발생한다.
도 3은 사슬 구조의 양자점 배열에서 온도에 따른 전류-전압 특성 곡선을 도시한 도면이다. 도 3에서, 곡선 1(51)은 절대 영도(0。K) 또는 T＜T1 인 낮은 온도에서의 전류-전압 특성 곡선이며, 곡선 2(52)는 온도가 T1≤T≤T2 구간에서의 전류-전압 특성 곡선이고, 곡선 3(53)은 T＞T2 인 높은 온도에서의 전류-전압 특성 곡선이다. 여기서, 임계 온도 T1 과 T2 에 대한 상세한 설명은 후술하기로 한다.
도 3에 도시된 바와 같이, 사슬 구조의 양자점 배열에서의 전류-전압 특성 곡선을 살펴보면, T＜T1 인 낮은 온도에서는 긴 쿨롱 봉쇄 구간( V＜Vc )이 나타나지만, 온도가 T1≤T≤T2 구간에서는 뚜렷한 쿨롱 계단이 나타난다.
도 4는 사슬 구조의 양자점 배열에 전자가 갇혀 있는 모양을 도시한 도면이다. 사슬 구조의 양자점 배열에서는 전자(61∼68)가 낮은 바이어스 전압 영역에서 자연스럽게 양자점에 갇히게 된다. 전자가 갇히는 양자점의 위치는 양자점 전체의 개수에 관계하고, 접합면의 전기 용량(C) 및 저항(R)에 관계한다. 하지만, 보편적으로, 마름모꼴의 양자점 다발로 이루어진 사슬 구조의 양자점 배열에서는 위쪽의 양자점과 아래쪽의 양자점에 각각 하나씩의 전자가 갇힌다. 이렇게 갇힌 전자는 온도의 상승에 따른 열적 에너지의 보급으로 양자점으로부터 이탈되는데, 이러한 과정에서 온도에 따른 쿨롱 계단이 형성된다.
앞서 언급되었던 임계 온도 T1 (쿨롱 계단이 나타나기 시작하는 온도)과 임계온도 T2 (형성된 쿨롱 계단이 완전히 사라지는 온도)는 수학식 1과 수학식 2를 이용하여 구할 수 있다.
여기서, ΔF 는 양자점에 갇힌 전자가 양자점을 이탈하기 위하여 필요한 자유에너지이며, 이 ΔF 는 전자가 갇힌 양자점의 구조 및 그 전자가 이탈하기 한 관통 과정을 알면 쉽게 구할 수 있다.
도 5는 쿨롱 계단의 크기 및 위치를 조절하기 위하여 양자점 배열의 전체에 하나의 게이트 단자를 부착한 상태를 도시한 구조도이다. 이 때, 게이트 단자는 양자점의 전위를 일률적으로 변화시키며, 게이트 단자에 인가되는 게이트 전압을 변화시키면 온도에 따라 형성되는 쿨롱 계단의 크기 및 위치를 임의로 조절할 수 있다.
도 6은 양자점 배열의 특정 부위에 국부적으로 게이트 단자를 부착한 상태를 도시한 구조도이다. 이와 같은 구조를 이루는 게이트 단자에 인가되는 게이트 전압에 의해 전자는 해당 특정 양자점에 쉽게 갇히거나 어렵게 갇히게 되는데, 이로 인하여 쿨롱 계단의 위치를 조절할 수 있다. 즉, 게이트 단자에 인가되는 게이트 전압을 변화시켜 특정 부분에 전자를 갇히게 하거나, 이미 갇혀있는 전자가 이탈되도록 함으로써 다양한 형태의 쿨롱 계단을 얻을 수 있다. 또한, 게이트 전압을 조절하여 특정 개수의 전자를 배열 내에 가두거나 이탈시키는 원리를 이용하면 메모리 소자로 이용할 수 있다.
이상과 같이 본 발명은, 바이어스 전압, 측면 게이트 전압, 또는 온도를 조절하여 양자점 배열에서 원하는 개수의 전자를 가두거나 빼냄으로써, 메모리 소자, 다중 논리 소자로 이용할 수 있다. 또한, 특정 온도 구간에서 발생하는 쿨롱 계단을 이용하여 극저온 온도계, 다중 논리 소자로 이용할 수 있다. 여기서, 다중 논리 소자로 이용할 경우, 훨씬 적은 수의 소자를 이용하여 종래의 다중 논리 소자를 구현할 수 있기 때문에 간단한 구조, 소비 전력의 감소 등의 효과가 있으며, 새로운 기능을 가지는 전자 소자에 응용할 수 있는 효과가 있다.
Claims (9)
- 단전자 관통 효과 및 상관된 단전자 관통 효과를 이용한 양자점 관통 접합 배열의 전자 소자에 있어서,4개의 양자점을 하나의 단위로 한 마름모꼴의 양자점 다발이 근접한 양자점 다발과 하나의 양자점을 공유하면서 일렬로 배열되어 전체 양자점들이 사슬 구조의 양자점 배열을 이루고,상기 사슬 구조의 양자점 배열의 양단에 소스 단자와 드레인 단자가 연결되며,상기 소스 단자와 드레인 단자 사이의 바이어스 전압에 의하여 다중 쿨롱 계단이 형성된 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
- 제1항에 있어서, 상기 양자점은 금속으로 형성된 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
- 제1항에 있어서, 상기 양자점은 전자, 전도성 고분자, 또는 유기성 고분자로 형성된 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
- 제1항에 있어서, 상기 사슬 구조의 양자점 배열 전체는 한 단위의 유기성 고분자로 형성된 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
- 제1항에 있어서, 상기 사슬 구조의 양자점 배열 전체에 하나의 게이트 단자를 부가하여, 상기 게이트 단자에 인가되는 게이트 전압에 의하여 상기 다중 쿨롱 계단의 크기 및 위치를 조절하는 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
- 제1항에 있어서, 상기 사슬 구조의 양자점 배열 중 특정 부위에 게이트 단자를 부가하여, 상기 게이트 단자에 인가되는 게이트 전압에 의하여 상기 다중 쿨롱 계단의 모양을 조절하는 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
- 제6항에 있어서, 상기 게이트 단자에 인가되는 게이트 전압에 의하여 전자가 양자점에 포착되거나 이탈되도록 하여, 메모리 소자로 이용되는 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
- 제1항에 있어서, 특정한 온도 구간에서 작동하는 다중 논리 소자로 이용되는 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
- 제1항에 있어서, 극저온 온도계로 이용되는 것을 특징으로 하는 양자점 관통 접합 배열을 이용한 전자 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051093A KR20000033998A (ko) | 1998-11-26 | 1998-11-26 | 양자점 관통 접합 배열을 이용한 전자 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051093A KR20000033998A (ko) | 1998-11-26 | 1998-11-26 | 양자점 관통 접합 배열을 이용한 전자 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000033998A true KR20000033998A (ko) | 2000-06-15 |
Family
ID=19559946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980051093A KR20000033998A (ko) | 1998-11-26 | 1998-11-26 | 양자점 관통 접합 배열을 이용한 전자 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000033998A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759936B2 (en) | 2010-03-18 | 2014-06-24 | Samsung Electronics Co., Ltd. | Electronic devices and thermal image sensors that utilize embedded quantum dots |
-
1998
- 1998-11-26 KR KR1019980051093A patent/KR20000033998A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759936B2 (en) | 2010-03-18 | 2014-06-24 | Samsung Electronics Co., Ltd. | Electronic devices and thermal image sensors that utilize embedded quantum dots |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581978B1 (ko) | 열전기 소자 및 이의 사용 방법 및 열전기 장치 | |
| US4581621A (en) | Quantum device output switch | |
| US20050051805A1 (en) | Nanotube transistor device | |
| Koester et al. | Negative differential conductance in lateral double-barrier transistors fabricated in strained Si quantum wells | |
| KR100325689B1 (ko) | 전자-홀 결합을 이용한 단전자 메모리 소자 | |
| Kauppinen et al. | Charging in solitary, voltage biased tunnel junctions | |
| KR20000033998A (ko) | 양자점 관통 접합 배열을 이용한 전자 소자 | |
| EP0059780B1 (en) | Guarded superconductive circuit | |
| US5540977A (en) | Microelectronic component | |
| Raissi et al. | Single-electron effect in PtSi/porous Si Schottky junctions | |
| EP0649174B1 (en) | Controllable conduction device with multiple tunnel junction | |
| KR100261270B1 (ko) | 폐곡선의 양자점 관통 접합 배열을 이용한 다기능 소자 | |
| WO2009052920A2 (de) | Thermoelektrischer generator | |
| JP3866508B2 (ja) | 単電子転送回路およびこの制御方法 | |
| JPH0846172A (ja) | 伝導制御デバイス | |
| Müller et al. | Simulating Si multiple tunnel junctions from pinch-off to ohmic conductance | |
| Buot et al. | Dependence of gate control on the aspect ratio in metal/metal-oxide/metal tunnel transistors | |
| JP3311033B2 (ja) | 一電子トンネリング素子 | |
| McEuen et al. | Nanotube nanoelectronics | |
| Moraru et al. | Individuality of dopants in silicon nano-pn junctions | |
| KR101327788B1 (ko) | 자기장 센서 및 그를 이용한 자기장 측정 방법 | |
| Erfanian et al. | Coulomb blockade in PtSi/porous Si Schottky barrier as a two‐dimensional multi‐tunnelling junction | |
| JP4007560B2 (ja) | 半導体装置 | |
| Kaplan et al. | Subelectron transport in single-electron-tunneling arrays | |
| JPH10200171A (ja) | 超伝導集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |