KR20000031473A - Lcd and manufacturing method thereof - Google Patents
Lcd and manufacturing method thereof Download PDFInfo
- Publication number
- KR20000031473A KR20000031473A KR1019980047527A KR19980047527A KR20000031473A KR 20000031473 A KR20000031473 A KR 20000031473A KR 1019980047527 A KR1019980047527 A KR 1019980047527A KR 19980047527 A KR19980047527 A KR 19980047527A KR 20000031473 A KR20000031473 A KR 20000031473A
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- stitching
- data bus
- pattern
- wiring
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 11
- 238000004804 winding Methods 0.000 claims abstract description 3
- 230000007547 defect Effects 0.000 claims description 16
- 239000010409 thin film Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000002184 metal Substances 0.000 description 7
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009958 sewing Methods 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
Description
본 발명은 분할노광의 경계부에 형성되는 배선 패턴의 폭 불균일에 의한 액정표시장치의 휘도불량 즉, 스티칭(stching: 화면에 재봉선 같이 직선의 표식이 나타남) 불량을 해소하는 것에 관련된 것이고, 특히, 분할노광의 경계부 부분에 형성되는 게이트버스라인 또는 데이터버스라인의 패드부 쪽에 스티칭 불량 보상 패턴을 미리 형성하여 두고, 스티칭 불량이 나타날 경우에 상기 스티칭 불량 보상패턴에 레이져로 구불구불한 모양의 저항 패턴을 선택적으로 형성하는 것에 관련된 것이다.The present invention relates to solving a luminance defect of a liquid crystal display device, i.e., stitching, in which a straight line mark such as a sewing line appears on a screen, due to a non-uniform width of a wiring pattern formed at a boundary of divided exposure. Stitching defect compensation patterns are formed in advance on the pad side of the gate bus line or data bus line formed at the boundary portion of the exposure, and when the stitching defects appear, a resistance pattern of a tortuous shape with a laser is added to the stitching defect compensation pattern. It relates to forming selectively.
일반적으로 액정표시장치는 TFT어레이 기판을 포함하고, TFT어레이 기판의 구조는 일예로 도 1 및 도 2의 구조에서 알 수 있는바와 같이 복수의 게이트버스라인(60)이 각각 일정한 간격을 두고 수평방향으로 형성되고, 복수의 데이터버스라인(70)이 각각 일정한 간격을 두고, 상기 게이트버스라인과 교차하도록 수직방향으로 형성된다.In general, the liquid crystal display device includes a TFT array substrate, and the structure of the TFT array substrate is, for example, as shown in the structures of FIGS. 1 and 2, and the plurality of gate bus lines 60 are horizontally spaced at regular intervals, respectively. The plurality of data bus lines 70 are formed in a vertical direction to intersect the gate bus lines at regular intervals.
상기 게이트버스라인 및 데이터버스라인의 단부에는 IC 등의 구동드라이버 등과 접촉되는 게이트패드(60a)와 데이터패드(70a)가 각각 형성된다.Gate pads 60a and data pads 70a are formed at ends of the gate bus lines and the data bus lines, respectively, in contact with driving drivers such as ICs.
상기 게이트버스라인(60)과 데이터버스라인(70)이 교차하여 형성하는 각각의 영역 내에 화소전극(40)이 형성되고, 상기 교차부 부분에는 TFT(50)가 형성된다.The pixel electrode 40 is formed in each region where the gate bus line 60 and the data bus line 70 cross each other, and a TFT 50 is formed at the intersection portion.
상기 TFT는 게이트버스라인에서 분기하는 게이트전극(60b), 데이터버스라인에서 분기하는 소스전극(70b) 및 드레인전극(70c)과 반도체층(90) 등으로 구성된다.The TFT includes a gate electrode 60b branching off the gate bus line, a source electrode 70b branching off the data bus line, a drain electrode 70c, a semiconductor layer 90, and the like.
상기 TFT의 드레인전극(70c)는 화소전극(40)과 접촉된다.The drain electrode 70c of the TFT is in contact with the pixel electrode 40.
상기와 같은 구조로 액정표시장치를 15인치 이상의 대면적으로 구성할 경우에는 대면적의 기판을 한번에 노광하여 게이트버스라인 및 데이터버스라인 등의 패턴을 형성할 수 있는 노광장치가 바람직하지만, 노광창치를 제조하는 기술상의 제한으로 인하여 한번에 노광할 수 있는 노광 면의 싸이즈는 제한될 수 밖에 없다.When the liquid crystal display device has a large area of 15 inches or more with the above structure, an exposure apparatus capable of forming a pattern such as a gate bus line and a data bus line by exposing a large area substrate at one time is preferable. Due to technical limitations, the size of the exposure surface that can be exposed at one time is inevitably limited.
따라서, 대면적의 기판을 노광하기 위해서는 기판의 일부분을 먼저 노광하고 나머지 부분을 나중에 노광하는 분할노광법을 이용하여야 한다.Therefore, in order to expose a large-area substrate, it is necessary to use a partial exposure method in which a part of the substrate is exposed first and the remaining part is exposed later.
상기 분할노광법은 먼저, 도 3a와 같이 투명기판(10) 위에 패턴을 형성하고자하는 금속막(55)이 형성되고, 금속막 위에는 한 예로 포지형의 포토레지스트막(80)이 덮혀 있는 대면적의 기판(11)을 분할노광하기 위하여 A영역과 B영역으로 구분하고, A영역의 포토레지스트막(80)을 노광하기 위한 노광마스크(100)을 A영역과 B영역의 경계선 D가 일치하도록 위치맞춤한다.In the split exposure method, first, as shown in FIG. 3A, a metal film 55 to form a pattern is formed on the transparent substrate 10, and a large area in which a positive photoresist film 80 is covered on the metal film as an example. In order to divide and expose the substrate 11, the exposure mask 100 for exposing the photoresist film 80 of the A region is positioned so that the boundary line D of the A region and the B region coincides with each other. Fit.
상기 위치맞춤되는 노광마스크(100)에는 기판(11)의 A영역의 포토에지스트막(80)을 소정의 패턴으로 노광하기 위한 노광패턴(150)과 광차단부(140)가 구비되어 있다.The alignment mask 100 is provided with an exposure pattern 150 and a light blocking unit 140 for exposing the photoresist film 80 of the A region of the substrate 11 in a predetermined pattern.
상기 위치맞춤된 노광마스크(100) 위에 노광장비로 부터 발산되는 UV 등의 광을 조사하면 광은 노광패턴(150)을 통과하여 소정의 패턴으로 기판(11)의 A영역의 포토레지스트를 조사하게 된다.When irradiated with light such as UV emitted from the exposure equipment on the positioned exposure mask 100, the light passes through the exposure pattern 150 to irradiate the photoresist of the A region of the substrate 11 in a predetermined pattern. do.
이어서, 도 3b와 같이 처음의 노광마스크(100)를 제거하고, B영역의 포토레지스트막(80)을 노광하기 위한 노광마스크(200)를 경계선 D가 일치하도록 위치맞춤한다.Subsequently, as shown in FIG. 3B, the first exposure mask 100 is removed, and the exposure mask 200 for exposing the photoresist film 80 in the region B is aligned so that the boundary line D coincides.
상기 위치맞춤된 노광마스크(200)에는 기판(11)의 B영역의 포토레지스트막(80)을 소정의 패턴으로 노광하기 위하여 노광패턴(151)과 광차단부(141)가 구비되어 있다.The positioned exposure mask 200 is provided with an exposure pattern 151 and a light blocking part 141 to expose the photoresist film 80 of region B of the substrate 11 in a predetermined pattern.
상기 위치맞춤된 노광마스크(200) 위에 노광장비로 부터 발산되는 UV 등의 광을 조사하면 광은 노광패턴(151)을 통과하여 소정의 패턴으로 기판(11)의 B영역의 포토레지스트를 조사하게 되므로 결국, 노광마스크 패턴의 경계부 D를 기준으로하여 양쪽으로 구분되어있는 A,B의 모든 영역은 소정의 패턴으로 노광된다.When irradiated with light such as UV emitted from the exposure equipment on the positioned exposure mask 200, the light passes through the exposure pattern 151 to irradiate the photoresist of the B region of the substrate 11 in a predetermined pattern. As a result, all regions of A and B, which are divided on both sides with respect to the boundary D of the exposure mask pattern, are exposed in a predetermined pattern.
상기 각각의 노광마스크(100),(200)을 이용하여 포토레지스트를 소정의 패턴으로 노광한 후, 포토레지스트막(80)을 현상하고, 그 현상된 포토레지스트 패턴막을 마스크로하여 하층의 금속막(55)을 에칭하면 한 예로 도 4와 같은 구조의 데이터버스라인(70) 및 드레인전극(70c) 등의 패턴이 형성된다.After exposing the photoresist in a predetermined pattern using the respective exposure masks 100 and 200, the photoresist film 80 is developed, and the underlying metal film is formed using the developed photoresist pattern film as a mask. Etching 55 forms, for example, a pattern of a data bus line 70, a drain electrode 70c, and the like as shown in FIG.
그런데, 도 4, 도 5에서 알수 있는 바와 같이 분할노광의 경계부 D에 형성되는 배선 즉, 한 예로 데이터버스라인(70)의 폭(a)은 인접하여 형성되는 데이터버스라인(70)의 폭(b),(c)와 다르게 형성된다.However, as shown in FIGS. 4 and 5, the wiring formed at the boundary D of the divided exposure, that is, the width a of the data bus line 70, for example, is the width of the data bus line 70 formed adjacent to each other. b) and (c).
상기와 같이 분할노광의 경계부에 형성되는 배선의 패턴 폭이 다르게 형성되는 이유는 분할노광 마스크(100)로 포토레지스트 일부를 먼저 노광한 후, 분할노광 마스크(200)를 다시 세팅하여 위치맞춤할 때 그 위치맞춤 오차에 의하여 분할노광 마스크의 패턴의 위치가 틀어진 상태에서 나머지 포토레지스트를 노광하고, 그 포토레지스트의 노광패턴을 따라 금속막이 에칭되기 때문이다.The reason why the pattern width of the wirings formed at the boundary of the divided exposure is different as described above is that when the photoresist is partially exposed by the split exposure mask 100 and then the split exposure mask 200 is set again to be aligned. This is because the remaining photoresist is exposed while the position of the pattern of the divided exposure mask is shifted by the alignment error, and the metal film is etched along the exposure pattern of the photoresist.
분할노광 마스크(200)의 위치가 외측으로 틀어져 세팅되면 도 4와 같이 분할노광의 경계부 D에 형성되는 데이터버스라인(70)의 패턴 폭(a)은 인접하는 데이터버스라인(70)의 패턴 폭(b),(c)와 비교하여 상대적으로 넓게 형성되고, 분할노광 마스크(200)의 위치가 내측으로 틀어져 세팅되면 도 5와 같이 분할노광의 경계부 D에 형성되는 데이터버스라인(70)의 패턴 폭(a)은 인접하는 데이터버스라인(70)의 패턴 폭(b),(c)와 비교하여 상대적으로 좁게 형성된다.If the position of the divided exposure mask 200 is turned outwardly, as shown in FIG. 4, the pattern width a of the data bus line 70 formed at the boundary D of the divided exposure is the pattern width of the adjacent data bus line 70. The pattern of the data bus line 70 is formed relatively wider than (b) and (c), and is formed at the boundary portion D of the divided exposure as shown in FIG. 5 when the position of the divided exposure mask 200 is set inwardly. The width a is formed to be relatively narrow compared to the pattern widths b and c of the adjacent data bus lines 70.
상기와 같이 데이터버스라인(70)이 형성되는 상태에서 드레인전극(70c)과 접촉되는 화소전극(40)과 TFT를 형성하여 액정표시장치의 기판(11)을 구성하고, 데이터버스라인(70)의 단부에 형성되는 데이터패드(70a) 및 게이트버스라인(60)의 단부에 형성되는 게이트패드에 전원을 인가하여 각각의 화소(40)에 의하여 구성되는 화면의 휘도를 체크하면 분할노광의 경계부 D 부분에서 재봉선 모양의 휘도불량(스티칭 불량)이 발생하는 문제점이 있다.As described above, in the state in which the data bus line 70 is formed, the pixel electrode 40 and the TFT in contact with the drain electrode 70c are formed to form the substrate 11 of the liquid crystal display device, and the data bus line 70 is formed. When the brightness of the screen constituted by each pixel 40 is checked by applying power to the data pad 70a formed at the end of the gate pad and the gate pad formed at the end of the gate bus line 60, the boundary D of the divided exposure is determined. There is a problem in that the sewing line-shaped brightness defects (poor stitching) occurs.
상기와 같은 스티칭 불량은 분할노광의 경계부 D에서 데이터버스라인(70)의 배선 폭(a)이 인접하는 데이터버스라인(70)의 배선 폭(b),(c)와 다르기 때문에 각 배선의 저항값이 달라져서 발생한다.The above stitching failure is because the wiring width (a) of the data bus line 70 is different from the wiring widths (b) and (c) of the adjacent data bus line 70 at the boundary portion D of the divided exposure. It is caused by a different value.
따라서, 분할노광 방법으로 대면적의 기판을 구성할 경우에는 한번의 노광방법으로 기판을 구성하는 것과 비교하여 정도의 차이는 있지만 스티칭 불량 발생율이 높아지는 것은 피할 수 없는 문제점이 된다.Therefore, in the case of constructing a large-area substrate by the split exposure method, there is a difference in degree compared to constructing the substrate by one exposure method, but it is inevitable that the incidence of stitching defects increases.
본 발명은 분할노광 방법으로 배선(게이트버스라인 및 데이터버스라인)을 패턴하였을 때 분할노광의 경계부에 위치하는 화면에서 스티칭 불량이 발생하는 문제점에 착안하여 안출된 것으로써, 스티칭 불량 보상 수단을 각각의 게이트버스라인 또는 각각의 데이트버스라인의 단부에 형성하여 두었다가, 스티칭 불량이 발생할 경우에 선택적으로 이용하여 스티칭 불량을 수리할 수 있도록 하는데 목적이 있다.The present invention is conceived in view of the problem that the stitching failure occurs on the screen located at the boundary of the divided exposure when the wiring (gate bus line and data bus line) is patterned by the divided exposure method, each of the stitching compensation means It is formed in the gate bus line or the end of each data bus line of the purpose, to be used in the case of stitching failure occurs selectively to repair the stitching failure.
본 발명의 또 다른 목적은 선택되는 스티칭 불량 보상 수단부에 그 배선의 폭보다 좁은 구불구불한 저항 패턴을 레이져로 형성하여 그 배선에 흐르는 저항값을 조정하여 줌으로써, 스티칭 불량이 나타나지 않는 액정표시장치를 제공하는데 목적이 있다.Another object of the present invention is to form a serpentine resistance pattern narrower than the width of the wiring portion in the selected stitching failure compensation means portion by adjusting the resistance value flowing through the wiring, thereby preventing the stitching failure. The purpose is to provide.
상기 목적 달성을 위하여 본 발명은 도 6과 같이 게이트패드부(60a) 또는 데이터패드부(70a)의 하부에 스티칭 불량 보상 수단부(85)를 형성한다.In order to achieve the above object, the present invention forms the stitching failure compensation unit 85 under the gate pad 60a or the data pad 70a as shown in FIG. 6.
상기 스티칭 불량 보상 수단부는 분할노광 마스크에 스티칭 불량 보상 수단부의 패턴을 형성하여 줌으로써, 게이트버스라인 또는 데이터버스라인을 패터닝할 때 동시에 패터닝되도록 한다.The stitching failure compensating unit forms a pattern of the stitching failure compensating unit in the split exposure mask so as to pattern the gate bus line or the data bus line at the same time.
상기 스티칭 불량 보상 수단부는 반드시 모든 게이트버스라인 또는 모든 데이터버스라인에 형성할 필요는 없고, 분할노광의 경계부를 기준으로 좌,우 양쪽의 소정의 영역 내에 형성되는 게이트버스라인 또는 데이터버스라인에만 형성하여도 된다.The stitching failure compensation means does not necessarily need to be formed on all gate bus lines or all data bus lines, but only on gate bus lines or data bus lines formed in predetermined areas on both left and right sides based on the boundary of the divided exposure. You may also do it.
도 1은 일반적인 액정표시장치의 평면도이고,1 is a plan view of a general liquid crystal display device;
도 2는 도 1의 일부를 입체적으로 나타내는 구조도이고,2 is a structural diagram showing a part of FIG. 1 in three dimensions;
도 3a, 도 3b는 분할노광하여 액정표시장치의 기판의 배선을 패턴하는 과정을 설명하기 위한 단면도이고,3A and 3B are cross-sectional views illustrating a process of patterning wirings of a substrate of a liquid crystal display by split exposure;
도 4, 도 5는 분할노광하여 기판의 배선이 형성된 상태를 나타내는 종래의 평면도이고,4 and 5 are conventional plan views showing a state in which wiring of the substrate is formed by divided exposure;
도 6은 스티칭 불량 보상 수단부가 형성된 본 발명의 배선 패턴을 나타내는 도면이고,6 is a view showing a wiring pattern of the present invention in which a stitching failure compensation unit is formed;
도 7, 도 8은 본 발명의 스티칭 불량 보상 수단부에 레이져를 이용하여 구불구불한 배선 모양의 저항패턴을 선택적으로 형성한 상태를 나타내는 평면도이다.7 and 8 are plan views illustrating a state in which a resistance pattern of a twisted wiring shape is selectively formed using a laser on the stitching failure compensation unit of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 투명기판 40 화소전극10 transparent substrate 40 pixel electrode
50 TFT 55 금속막50 TFT 55 Metal Film
60 게이트버스라인 60a 게이트패드60 gate bus line 60a gate pad
60b 게이트전극 70 데이터버스라인60b gate electrode 70 data bus line
70a 데이터패드 70b 소스전극70a data pad 70b source electrode
70c 드레인전극 80 포토레지스트70c Drain Electrode 80 Photoresist
85 스티칭 불량 보상 수단부 90 반도체층85 Stitching defect compensation means 90 Semiconductor layer
100,200 분할노광 마스크100,200 Split Exposure Mask
본 발명의 액정표시장치는 복수개의 배선(게이트버스라인 또는 데이터버스라인)에 스티칭 불량 보상 수단부를 각각 구비하고, 상기 복수개의 배선 중 선택되는 배선의 스티칭 불량 보상 수단부를 그 배선의 폭보다 좁게 구불구불한 패턴으로 구성하는 구조를 포함한다. 특히, 스티칭 불량 보상 수단부에 그 배선의 폭보다 좁게 구불구불한 패턴이 형성된 배선은 분할노광의 경계부에 위치하거나, 분할노광의 경계부를 기준으로 좌,우 양쪽으로 소정의 폭 영역 내에 위치하는 것을 특징으로한다.The liquid crystal display device of the present invention includes a stitching failure compensation means portion in each of a plurality of wirings (gate bus line or data bus line), and the stitching failure compensation means portion of the wiring selected from the plurality of wirings is narrower than the width of the wiring. Includes structures that consist of winding patterns. In particular, the wiring in which the stitching defect compensation means has a serpentine pattern narrower than the width of the wiring is located at the boundary of the divided exposure, or located in the predetermined width region on both the left and the right side based on the boundary of the divided exposure. To be characterized.
또, 상기 배선의 단부에 패드가 구비되고, 상기 배선의 단부와 패드사이에 스티칭 불량 보상 수단부가 구성되는 구조가 된다.Moreover, a pad is provided at the end of the wiring, and a stitch failure compensation means portion is formed between the end of the wiring and the pad.
상기와 같이 구성되는 액정표시장치의 제조방법은 복수의 데이터버스라인과 데이터패드 또는 복수의 게이트버스라인과 게이트패드 사이에 각각 스티칭 불량 보상 수단부가 형성되도록 TFT어레이 기판을 구성하는 단계,The manufacturing method of the liquid crystal display device configured as described above comprises the steps of: configuring a TFT array substrate such that stitching defect compensation means are formed between a plurality of data bus lines and data pads or a plurality of gate bus lines and gate pads, respectively;
상기 선택되는 스티칭 불량 보상 수단부를 레이져를 이용하여 그 데이터버스라인(또는 그 게이트버스라인)의 폭보다 좁게 구불구불한 패턴으로 형성하는 단계를 포함한다.And forming the selected stitching failure compensation unit in a serpentine pattern narrower than the width of the data bus line (or the gate bus line) by using a laser.
이하, 분할노광 방법에 의하여 구성되는 본 발명의 기판의 구조 및 그 구성방법, 작용에 대하여 상세히 설명한다.Hereinafter, the structure of the board | substrate of this invention comprised by the split exposure method, its construction method, and operation | movement are demonstrated in detail.
본 발명의 설명에 있어서, 종래와 동일 구성요소에 대하여는 동일부호를 적용하여 설명한다.In the description of the present invention, the same components as in the prior art will be described with the same reference numerals.
먼저, 도 6과 같이 제1금속막을 분할노광 방법으로 패터닝하여 게이트패드(60a)의 하단부에 스티칭 불량 보상 수단부(85)가 이어지고, 스티칭 불량 보상 수단부에 게이트버스라인(60)이 이어지는 형태가 되도록 패터닝하고, 상기 패터닝된 게이트버스라인(60)과 도통되지 않도록 절연막(65)을 도포한 후 상기 절연막 위에 형성된 제2금속막을 분할노광 방법으로 패터닝하여 데이터패드(70a)의 하단부에 스티칭 불량 보상 수단부(85)가 이어지는 형태가 되도록 패터닝하여 TFT어레이 기판을 구성한다.First, as shown in FIG. 6, the first metal film is patterned by the split exposure method, and the stitching failure compensation unit 85 is connected to the lower end of the gate pad 60a, and the gate bus line 60 is connected to the stitching failure compensation unit. Patterning so as to be possible, applying the insulating film 65 so as not to be conductive with the patterned gate bus line 60, and patterning the second metal film formed on the insulating film by a split exposure method, so that the stitching is poor at the lower end of the data pad 70a. The compensation means portion 85 is patterned to form a continuous form to form a TFT array substrate.
상기 게이트버스라인(60) 및 데이터버스라인(70)은 편의상 1개씩만 나타내고 있지만 실제로는 게이트버스라인(60)은 평행하게 복수개 구성되고, 각 게이트버스라인과 교차하여 데이터버스라인(70)이 평행하게 복수개 구성되는 구조가 된다.Only one gate bus line 60 and one data bus line 70 are shown for convenience, but in reality, a plurality of gate bus lines 60 are formed in parallel, and the data bus lines 70 intersect with each gate bus line. It becomes a structure comprised in plurality in parallel.
상기 스티칭 불량 보상 수단부(85)는 반드시 각 게이트버스라인(60)과 각 데이터버스라인(70) 마다 형성할 필요는 없고, 분할노광의 경계부를 기준으로 일정폭의 영역에 형성되는 게이트버스라인과 데이터버스라인에 한정하여 형성하여도 된다.The stitching failure compensation means 85 is not necessarily formed for each gate bus line 60 and each data bus line 70, but is formed in a region having a predetermined width based on the boundary of the divided exposure. And data bus lines may be formed.
상기와 같이 게이트버스라인 및 데이터버스라인의 단부에 스티칭 불량 보상 수단부가 형성된 TFT어레이기판은 종래 기술에서 이미 설명한 것처럼 분할노광 마스크의 위치맞춤 오차에 의하여 분할노광의 경계부에 위치하는 게이트버스라인 또는 데이터버스라인의 패턴 폭의 불균일이 발생한다.As described above, the TFT array substrate having the stitching defect compensation means formed at the ends of the gate bus line and the data bus line has a gate bus line or data positioned at the boundary of the divided exposure due to the alignment error of the divided exposure mask as described in the related art. Unevenness of the pattern width of the bus line occurs.
데이터버스라인(70)의 패턴을 한 예로들어 설명하면, 도 7과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(70)의 폭(a)이 다른 부분에 위치하는 데이터버스라인(70)의 폭(b),(c)와 비교하여 넓게 형성되는 경우와, 도 8과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(7)의 폭(a)이 다른 부분에 위치하는 데이터버스라인(70)의 폭(b),(c)와 비교하여 좁게 형성되는 경우로 나눌 수 있다.Referring to the pattern of the data bus line 70 as an example, as illustrated in FIG. 7, the data bus line 70 having a width a of the data bus line 70 positioned at the boundary D of the divided exposure is located at a different portion. Is wider than the widths (b) and (c) of the data bus line, and the data bus line having the width a of the data bus line 7 located at the boundary D of the divided exposure as shown in FIG. It can be divided into the case where it forms narrow compared with the width | variety b and (c) of 70. FIG.
상기 도 7과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(70)의 폭(a)이 다른 부분에 위치하는 데이터버스라인(70)의 폭(b),(c)와 비교하여 넓게 형성되어 있는 구조의 TFT어레이 기판의 화소전극의 휘도를 체크하면 (a)의 폭으로 형성된 데이터버스라인(70)에 연결되는 화소전극의 휘도와 (b),(c)의 폭으로 형성된 데이터버스라인(70)에 연결되는 화소전극의 휘도가 다르게 나타나고, 그 휘도의 차이가 나타나는 부분이 스티칭 불량으로 인식되는 것이다.As shown in FIG. 7, the width a of the data bus line 70 positioned at the boundary D of the divided exposure is wider than the widths b and c of the data bus line 70 positioned at other portions. When the luminance of the pixel electrode of the TFT array substrate having the structure is checked, the luminance of the pixel electrode connected to the data bus line 70 formed in the width of (a) and the data bus line formed in the width of (b) and (c) The luminance of the pixel electrode connected to 70 appears differently, and a portion where the difference in luminance appears is recognized as a stitching defect.
상기와 같이 스티칭 불량이 인식되는 실질적인 원인은 (a)의 폭으로 형성된 데이터버스라인(70)의 저항값이 (b),(c)의 폭으로 형성된 데이터버스라인(70)의 저항값보다 작게 되므로 데이터버스라인에 흐르는 전류값의 차이에 의하여 화소전극의 전하차지량이 달라지기 때문이다.As mentioned above, a substantial cause of the stitching failure being recognized is that the resistance value of the data bus line 70 formed in the width of (a) is smaller than the resistance value of the data bus line 70 formed in the width of (b) and (c). Therefore, the charge charge amount of the pixel electrode is changed by the difference in the current value flowing through the data bus line.
도 8의 구조에서는 (a)의 폭으로 형성된 데이터버스라인(70)의 저항값이 크고, (b),(c)의 폭으로 형성된 데이터버스라인(70)의 저항값이 작게 될것이므로 결국 이 구조에 있어서도 스티칭 불량이 발생하게 된다.In the structure of FIG. 8, the resistance value of the data bus line 70 formed in the width of (a) is large, and the resistance value of the data bus line 70 formed in the width of (b) and (c) will be small. Stitching defects also occur in the structure.
본 발명은 상기와 같이 한 예로 분할노광의 경계부에 위치하는 데이터버스라인의 패턴 불량에 의하여 화면에 스티칭 불량이 나타날 경우에 스티칭 불량 보상 수단부에 그 스티칭 불량 보상 수단부와 이어져 있는 데이터버스라인의 폭보다 좁은 폭으로 구불구불한 패턴을 형성하여 데이터버스라인에 흐르는 저항값을 인위적으로 조정하여 인접하는 데이터버스라인에 흐르는 저항값과 비슷하도록 조정한다.According to the present invention, when a stitching defect appears on the screen due to a pattern defect of a data bus line positioned at the boundary of the divided exposure, the stitching failure compensation means is connected to the stitching failure compensation means. By forming a serpentine pattern with a width narrower than the width, artificially adjust the resistance value flowing in the data bus line to adjust it to be similar to the resistance value flowing in the adjacent data bus line.
즉, 도 7과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(70)의 폭(a)이 다른 부분에 위치하는 데이터버스라인의 폭보다 넓은 경우에는 그 데이터버스라인과 이어져 있는 스티칭 불량 보상 수단부(85)에 그 데이터버스라인의 폭보다 좁은 구불구불한 저항 패턴을 형성하여 저항값을 조정한다.That is, when the width a of the data bus line 70 located at the boundary D of the divided exposure is wider than the width of the data bus line located at another portion, as shown in FIG. 7, the stitching failure compensation connected to the data bus line is compensated. The resistance portion is adjusted in the means portion 85 by forming a serpentine resistance pattern narrower than the width of the data bus line.
한편 도 8과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(70)의 폭(a)가 다른 부분에 위치하는 데이터버스라인의 폭보다 좁은 경우에는 인접하는 (b),(c)폭의 데이터버스라인(70)의 스티칭 불량 보상 수단부(85)에 그 데이터버스라인의 폭보다 좁은 구불구불한 저항 패턴을 형성하여 저항값을 조정한다.On the other hand, when the width a of the data bus line 70 located at the boundary D of the divided exposure is smaller than the width of the data bus line located at the other part, as shown in FIG. The resistance value is adjusted by forming a serpentine resistance pattern narrower than the width of the data bus line in the stitching failure compensation means 85 of the data bus line 70.
상기 구불구불한 저항 패턴은 레이져를 이용하여 스티칭 불량 보상 수단부를 빗살형상으로 양 단부를 교대로 절단하여 줌으로써 간단히 구성할 수 있다.The serpentine resistance pattern may be simply configured by alternately cutting both ends of the stitching failure compensation unit in the shape of a comb using a laser.
상기 저항 패턴 G1,G2,G3,G4...의 각각의 폭은 좁을수록, 또 그 수가 많을수록 저항값은 커지게 되므로 상기 저항 패턴의 폭과 수를 적절히 조절하여 저항값을 조절할 수 있다.The smaller the width of each of the resistance patterns G 1 , G 2 , G 3 , G 4 ..., The larger the number, the larger the resistance value. Thus, the resistance value is adjusted by appropriately adjusting the width and number of the resistance pattern. Can be.
본 발명은 분할노광에 의하여 패턴이 형성되는 게이트버스라인(60) 또는 데이터버스라인(70)의 단부에 스티칭 불량 보상 수단부(85)를 미리 구성하여 두었다가, 분할노광 마스크의 위치맞춤 불량에 의하여 분할노광의 경계부에서 스티칭 불량이 발생할 경우에 그 경계부 부근에 위치하는 게이트버스라인 또는 데이터버스라인에 연결되어 있는 스티칭 불량 보상 수단부(85)를 빗살모양으로 양 단부를 교대로 절단하여 저항 패턴 G1,G2,G3,G4...을 형성하여 줌으로써, 화면에 나타나는 스티칭 불량을 손쉽게 수리할 수 있는 효과가 있다.According to the present invention, the stitching failure compensation means 85 is configured in advance at the end of the gate bus line 60 or the data bus line 70 in which the pattern is formed by the divided exposure. When the stitching failure occurs at the boundary of the divided exposure, the stitching failure compensation means 85 connected to the gate bus line or the data bus line located near the boundary is alternately cut in a comb-tooth shape, and the resistance pattern G is alternately cut. By forming 1 , G 2 , G 3 , G 4 ..., the stitching defects appearing on the screen can be easily repaired.
또, 스트칭 불량을 손쉽게 수리함으로써 대면적 액정표시장치의 생산 수율을 높일수 있는 효과가 있다.In addition, it is possible to increase the production yield of a large-area liquid crystal display device by easily repairing the defective stitching.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047527A KR100301662B1 (en) | 1998-11-06 | 1998-11-06 | Liguid Crystal Display and Method Of Fabricating |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047527A KR100301662B1 (en) | 1998-11-06 | 1998-11-06 | Liguid Crystal Display and Method Of Fabricating |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031473A true KR20000031473A (en) | 2000-06-05 |
| KR100301662B1 KR100301662B1 (en) | 2002-03-08 |
Family
ID=19557392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047527A KR100301662B1 (en) | 1998-11-06 | 1998-11-06 | Liguid Crystal Display and Method Of Fabricating |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100301662B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512894B1 (en) * | 2001-11-02 | 2005-09-07 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display |
| KR100527085B1 (en) * | 2001-05-30 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacturing fringe field switching liquid crystal display |
| KR100685916B1 (en) * | 2000-12-22 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display panel |
| KR100963414B1 (en) * | 2003-06-16 | 2010-06-14 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device And Fabricating Method thereof |
| KR101660641B1 (en) | 2015-05-13 | 2016-09-27 | 주식회사 신라공업 | Vehicle actuated clutches and differential devices assy |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0182053B1 (en) * | 1995-12-30 | 1999-05-01 | 김광호 | Liquid crystal display device |
| JPH10153791A (en) * | 1996-11-25 | 1998-06-09 | Hitachi Ltd | Liquid crystal display device with bent wiring electrode |
-
1998
- 1998-11-06 KR KR1019980047527A patent/KR100301662B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685916B1 (en) * | 2000-12-22 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display panel |
| KR100527085B1 (en) * | 2001-05-30 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacturing fringe field switching liquid crystal display |
| KR100512894B1 (en) * | 2001-11-02 | 2005-09-07 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display |
| KR100963414B1 (en) * | 2003-06-16 | 2010-06-14 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device And Fabricating Method thereof |
| KR101660641B1 (en) | 2015-05-13 | 2016-09-27 | 주식회사 신라공업 | Vehicle actuated clutches and differential devices assy |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100301662B1 (en) | 2002-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101433615B1 (en) | Display substrate, method for manufacturing the same and display panel having the display substrate | |
| JP2007328346A (en) | Thin film transistor substrate and liquid crystal display panel including the same | |
| KR20110045119A (en) | Mother substrate for display device and method for manufacturing the same | |
| KR980010531A (en) | In the liquid crystal display device, | |
| KR100502797B1 (en) | Liquid crystal display device and manufacturing method thereof | |
| TWI451178B (en) | Array substrate, liquid crystal display for the same and manufacturing method thereof | |
| US6356320B1 (en) | LCD with TFT array having wave-shaped resistance pattern to correct stitching defect | |
| JP2005107504A (en) | Exposure mask, exposure apparatus comprising the same, and method for manufacturing display plate for display apparatus using the same | |
| KR100301662B1 (en) | Liguid Crystal Display and Method Of Fabricating | |
| KR100271706B1 (en) | An active matrix type liquid crystal display and a methd for manufacturing thereof0 | |
| KR100848087B1 (en) | Method for forming pattern on substrate and method for fabricating liquid crystal display using the same | |
| US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
| KR101889439B1 (en) | Liquid Crystal Display Device, Photo Mask for Liquid Crystal Display and Method of fabricating Liquid Crystal Display Device | |
| JP2005123620A (en) | Thin film transistor display panel and manufacturing method therefor | |
| KR101068285B1 (en) | Lcd exposure mask pattern and method for exposure | |
| JP4221074B2 (en) | Manufacturing method of liquid crystal display device | |
| US20050110940A1 (en) | Method of manufacturing panel for liquid crystal display by division exposure | |
| KR100569712B1 (en) | Thin film transistor substrate | |
| JP2006071871A (en) | Method for manufacturing liquid crystal display device | |
| JPH0728074A (en) | Display device and its production | |
| KR100543033B1 (en) | Manufacturing method of liquid crystal display device | |
| KR100709699B1 (en) | Liquid crystal display | |
| KR20010009748A (en) | a manufacturing method of a thin film transistor array panel for liquid crystal displays | |
| KR100740935B1 (en) | Method for fabricating thin film transistor plate | |
| KR100956342B1 (en) | Thin film transistor array panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 18 |
|
| EXPY | Expiration of term |