KR20000027784A - Method for forming isolation layer of semiconductor devices - Google Patents
Method for forming isolation layer of semiconductor devices Download PDFInfo
- Publication number
- KR20000027784A KR20000027784A KR1019980045810A KR19980045810A KR20000027784A KR 20000027784 A KR20000027784 A KR 20000027784A KR 1019980045810 A KR1019980045810 A KR 1019980045810A KR 19980045810 A KR19980045810 A KR 19980045810A KR 20000027784 A KR20000027784 A KR 20000027784A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- forming
- buried oxide
- device isolation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
Abstract
Description
본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 특히 바디 콘택티드-SOI(Body-Contacted Silicon-On-Insulator; 이하 BC-SOI 라 함) 구조를 가진 반도체 소자의 소자분리막 형성시, 소자분리 산화막(Isolation Oxide; 이하 ISO 라 함) 패턴의 종류에 따라 소자 분리막 하부에 남는 실리콘 필름의 두께를 다르게 함으로써 웰(Well) 저항을 감소시킴과 동시에, 우수한 소자분리 특성을 유지함으로써 소자의 백-바이어스(Back-Bias)가 잘 잡히지 않는 문제 등을 해결할 수 있는 반도체 소자의 소자 분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation layer of a semiconductor device, and more particularly, in forming a device isolation layer of a semiconductor device having a body-contacted silicon-on-insulator (BC-SOI) structure. The thickness of the silicon film remaining under the device isolation layer according to the type of oxide oxide (ISO) pattern is reduced, thereby reducing the well resistance and maintaining excellent device isolation characteristics. The present invention relates to a device isolation film forming method of a semiconductor device capable of solving problems such as poor back-bias.
SOI 소자는 차세대의 저전력/고속 소자로서 많은 주목을 받고 있는데, 특히 최근에는 소자 분리막 밑에 실리콘 필름을 남겨 트랜지스터의 바디 바이어스(Body Bias)를 잡음으로써 SOI 소자에서 발생하는 부유-바디 이펙트(Floating-Body Effect ; 이하 'FB 효과'라 함)의 문제를 해결한 BC-SOI 구조가 연구되고 있다.SOI devices have attracted a lot of attention as the next generation of low power / high speed devices. In particular, recently, floating-body effects generated in SOI devices by leaving the silicon film under the device isolation layer and holding the body bias of the transistor are suppressed. The BC-SOI structure that solves the problem of Effect (hereinafter referred to as 'FB effect') is being studied.
도 1 은 종래의 방법에 의해 제조한 BC-SOI 구조의 반도체 소자를 나타낸 도면이다.1 is a view showing a semiconductor device having a BC-SOI structure manufactured by a conventional method.
상기 도시된 바와 같은 반도체 소자의 구조는 접합 캐패시턴스(Junction Capacitance) 값이 작아 고속소자에 적합한 특성을 갖는 등 SOI 소자로서의 이점을 가지면서도 FB 효과의 문제가 없으며, 또한 벌크(Bulk) 웨이퍼를 사용한 설계, 공정 등을 그대로 이용하여 소자를 제작할 수 있다는 장점을 가지고 있다.The structure of the semiconductor device as shown above has advantages as an SOI device, such as having a small junction capacitance value and suitable characteristics for a high-speed device, and does not have a problem of FB effect, and design using a bulk wafer. It has the advantage that the device can be manufactured using the process as it is.
그러나 상기 BC-SOI 구조의 반도체 소자도 다음의 몇 가지 문제점을 갖고 있다.However, the BC-SOI structure semiconductor device also has some problems as follows.
첫째, 웰 저항의 문제이다. 즉, 양호한 소자분리 특성을 얻기위해서는 충분한 두께의 소자 분리막(5)을 확보하는 것이 필요한데, 이를 위해 소자 분리막(5)의 두께를 두껍게 할 경우, 소자 분리막(5) 저부에 남는 실리콘 필름의(LA,LB, LA=LB)두께가 얇아져 웰 저항이 커지는 문제가 있다.First is the problem of well resistance. That is, in order to obtain good device isolation characteristics, it is necessary to secure the device isolation film 5 having a sufficient thickness. For this purpose, when the thickness of the device isolation film 5 is thickened, the silicon film (L) remaining at the bottom of the device isolation film 5 (L A , L B , L A = L B ) There is a problem in that the thickness becomes thin and the well resistance increases.
소자 분리막(5)의 저부에 남은 실리콘 필름(1)의 양이 작아 웰 저항이 커지는 경우 트랜지스터의 바디 바이어스가 잘 잡히지 않아, 심한 경우 FB 효과가 나타날 수도 있다.When the amount of the silicon film 1 remaining at the bottom of the device isolation layer 5 is small, and the well resistance is large, the body bias of the transistor may not be easily caught, and in severe cases, the FB effect may appear.
또한 상기 웰 저항을 작게 하기 위해서는, 소자 분리막(5)의 두께를 감소시켜야 하는 데, 이를 위해 상기 소자 분리막(5)의 두께를 감소시켜 소자 분리막 저부에 남아있는 실리콘의 두께가 증가되면, 소자 분리막(5)의 간격(Space)이 좁은 부분에는 소자분리 펀치(ISO Punch) 특성이 나빠지는 문제가 있다.In addition, in order to reduce the well resistance, the thickness of the device isolation layer 5 should be reduced. To this end, if the thickness of the silicon remaining on the bottom of the device isolation layer is increased by reducing the thickness of the device isolation layer 5, In the narrow space of (5), there is a problem of deterioration of ISO punch characteristics.
따라서 본 발명은 상기한 종래의 문제점을 감안하여 소자 분리막의 형성시, 소자분리 펀치 측면에서 원하는 만큼의 특성을 확보함과 동시에 작은 웰 저항을 얻도록 하는 두 가지 측면의 요구를 만족시킬 수 있는 반도체 소자의 소자 분리막 형성방법을 제공함에 그 목적이 있다.Therefore, in view of the above-mentioned problems, the present invention provides a semiconductor capable of satisfying the requirements of the two aspects of securing the desired characteristics in the device isolation punching side and at the same time obtaining a small well resistance in forming the device isolation film. It is an object of the present invention to provide a method for forming a device isolation film of a device.
한편, 상기한 본 발명은 매몰 산화막을 형성할 때 웰 저항이 문제가 되는 지역 즉, ISO 간격이 넓은 패턴부분의 매몰 산화막은 ISO 간격이 좁은 패턴보다 더 깊은 곳에 형성되게 하여 ISO 간격이 넓은 지역의 문제점인 웰 저항을 해결하면서 ISO 간격이 좁은 좁은 부분에서는 동일한 소자분리 특성을 가지게 하는 것이다.On the other hand, the present invention described above is a region where the well resistance is a problem when forming the buried oxide film, that is, the buried oxide film of the pattern portion having a wide ISO interval is formed to be deeper than the pattern having a narrow ISO interval so that the area of the wide ISO interval While solving the problem of the well resistance, the narrow ISO spacing has the same device isolation characteristics.
도 1 은 종래의 기술에 따른 형성된 반도체 소자 분리막의 구조를 도시한 단면도1 is a cross-sectional view showing the structure of a semiconductor device isolation film formed according to the prior art
도 2a 내지 도 2h 는 본 발명의 일실시예에 따른 반도체 소자의 소자 분리막 형성 공정단계를 도시한 단면도2A through 2H are cross-sectional views illustrating a process of forming an isolation layer of a semiconductor device in accordance with an embodiment of the present invention.
도 3a 와 도 3b 는 본 발명의 다른 실시예에 따른 반도체 소자의 소자 분리막 형성 공정단계를 도시한 단면도3A and 3B are cross-sectional views illustrating a process of forming an isolation layer of a semiconductor device in accordance with another embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1,21 : 반도체 기판 3,25 : 매몰 산화막1,21: semiconductor substrate 3,25: buried oxide film
5,31,33 : 소자 분리막 7,27 : 실리콘 필름5,31,33: device separator 7,27: silicon film
23 : 감광막 29 : 산화 방지막23 photosensitive film 29: antioxidant film
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자 분리막 형성방법은,Device isolation film forming method of a semiconductor device according to the present invention for achieving the above object,
반도체 기판에 감광막을 도포한 후, ISO 패턴 마스크를 사용하여 ISO 간격이 넓은 패턴부분의 감광막을 패터닝하는 단계와,Applying a photosensitive film to the semiconductor substrate, and then patterning the photosensitive film of the pattern portion having a large ISO interval using an ISO pattern mask;
상기 감광막 패턴을 이온주입장벽으로 전면 산소 이온 임플란테이션을 실시하여 감광막에 의해서 가려진 부분과 감광막이 제거된 부분의 산소 이온 주입깊이가 다른 이온층을 형성하는 단계와,Conducting an entire surface oxygen ion implantation on the photoresist layer as an ion implantation barrier to form an ion layer having a different oxygen ion implantation depth between a portion covered by the photoresist layer and a portion where the photoresist layer is removed;
이온 활성화 공정에 의해 상기 반도체 기판 내부의 이온층을 매몰 산화막으로 형성하는 단계와,Forming an ion layer inside the semiconductor substrate as a buried oxide film by an ion activation process;
전체구조 상부에 산화 방지막을 형성하고, 감광막을 이용하여 소자 분리 산화막이 형성될 부분의 산화 방지막과 반도체 기판을 소정두께만큼 식각하는 단계와,Forming an anti-oxidation film on the entire structure, and etching the anti-oxidation film and the semiconductor substrate of the portion where the device isolation oxide film is to be formed by using a photosensitive film by a predetermined thickness;
소자 분리 산화막을 전면 증착하는 단계와,Depositing a device isolation oxide film on the entire surface;
상기 증착된 소자 분리 산화막을 하부 산화 방지막까지 연마하는 단계와,Polishing the deposited device isolation oxide layer to a lower antioxidant layer;
상기 산화 방지막을 제거하는 단계를 포함한 구성으로 됨을 특징으로 한다.Characterized in that the configuration including the step of removing the antioxidant film.
또한 상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자 분리막 형성방법은,In addition, the device isolation film forming method of a semiconductor device according to the present invention for achieving the above object,
반도체 기판에 감광막을 도포한 후, ISO 패턴 마스크를 사용하여 ISO 간격이 넓은 패턴부분의 감광막을 패터닝하는 단계와,Applying a photosensitive film to the semiconductor substrate, and then patterning the photosensitive film of the pattern portion having a large ISO interval using an ISO pattern mask;
상기 감광막 패턴을 이온주입장벽으로 전면 산소 이온 임플란테이션을 실시하여 감광막에 의해서 가려진 부분과 감광막이 제거된 부분의 산소 이온 주입깊이가 다른 이온층을 형성하는 단계와,Conducting an entire surface oxygen ion implantation on the photoresist layer as an ion implantation barrier to form an ion layer having a different oxygen ion implantation depth between a portion covered by the photoresist layer and a portion where the photoresist layer is removed;
이온 활성화 공정에 의해 상기 반도체 기판 내부의 이온층을 매몰 산화막으로 형성하는 단계와,Forming an ion layer inside the semiconductor substrate as a buried oxide film by an ion activation process;
전체구조 상부에 산화 방지막을 형성하고, 감광막을 이용하여 소자분리를 위한 필드산화막이 형성될 부분의 산화 방지막을 패터닝하는 단계와,Forming an anti-oxidation film on the entire structure, and patterning an anti-oxidation film at a portion where a field oxide film for device isolation is to be formed using a photosensitive film;
산화공정을 실시하여 산화 방지막이 없는 부분에 소자 분리막을 형성하는 단계와,Performing an oxidation process to form an element isolation film in a portion where no antioxidant film is present;
상기 산화 방지막을 제거하는 단계를 포함한 구성으로 됨을 특징으로 한다.Characterized in that the configuration including the step of removing the antioxidant film.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법에 대한 상세한 설명을 하기로 한다.Hereinafter, a method of forming an isolation layer of a semiconductor device according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2h 는 본 발명의 일실시예에 따른 반도체 소자의 소자 분리막 형성 공정단계를 도시한 단면도이다.2A through 2H are cross-sectional views illustrating a process of forming an isolation layer of a semiconductor device in accordance with an embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(21)에 감광막(23)을 도포한 후 큰 ISO 패턴 마스크를 사용하여 ISO 간격이 넓은 패턴부분의 감광막을 패터닝한다.Referring to FIG. 2A, after the photoresist film 23 is applied to the semiconductor substrate 21, a photoresist film having a large ISO interval is patterned using a large ISO pattern mask.
도 2b를 참조하면, 상기 감광막 패턴(23)을 이온주입장벽으로 전면 산소 이온 임플란테이션을 실시한다. 여기서 상기 감광막(23)에 의해서 가려진 부분과 감광막(23)이 제거된 부분의 산소 이온 주입깊이는 차이가 난다.2B, the entire surface of the photosensitive film pattern 23 is implanted with an ion implantation barrier. Here, the difference between the oxygen ion implantation depth between the portion covered by the photosensitive film 23 and the portion where the photosensitive film 23 is removed is different.
도 2c를 참조하면, 후속공정인 이온 활성화 공정에 의해서 반도체 기판(21)내부에 매몰 산화막(25)의 형성이 ISO 간격이 넓은 지역과 ISO 간격이 좁은 지역의 깊이가 달라진다. 즉, ISO 간격이 넓은 지역의 매몰 산화막(25a)이 더 깊은 곳에 형성되어 ISO 간격이 넓은 지역의 상부 실리콘 필름의 두께(ta)가 ISO 간격이 좁은 지역의 실리콘 필름의 두께(tb)보다 두껍게 형성된다.Referring to FIG. 2C, the depth of the region where the ISO interval is wide and the region where the ISO interval is narrow is different in the formation of the buried oxide film 25 inside the semiconductor substrate 21 by a subsequent ion activation process. That is, the buried oxide film 25a in the region where the ISO interval is wide is formed deeper so that the thickness t a of the upper silicon film in the region where the ISO interval is wider than the thickness t b of the silicon film in the region where the ISO interval is narrow. It is formed thick.
이때 상기 매몰 산화막의 두께는 500Å∼5000Å 로 하고, 상기 반도체 기판(21) 내부에 임플란트된 산소 이온층을 매몰 산화막으로 형성할 때, 임플란트 에너지는 10KeV∼1MeV 로 한다.At this time, the thickness of the buried oxide film is 500 kPa to 5000 kPa, and when the oxygen ion layer implanted in the semiconductor substrate 21 is formed as a buried oxide film, the implant energy is 10KeV to 1MeV.
도 2d를 참조하면, 이후 전체구조 상부에 산화 방지막을 전면 증착하고 감광막을 이용하여 소자분리를 위한 필드산화막이 형성될 부분의 산화 방지막 패턴(29)을 형성한다.Referring to FIG. 2D, an oxide film is entirely deposited on the entire structure, and an oxide film pattern 29 of a portion where a field oxide film for device isolation is to be formed is formed using a photosensitive film.
도 2e를 참조하면, 상기 산화 방지막 패턴(29)을 마스크로 하여 하부의 반도체 기판(21)을 소정두께만큼 식각한다. 이후 소자분리를 위한 소자 분리 산화막(31)을 전면 증착한다.Referring to FIG. 2E, the lower semiconductor substrate 21 is etched by a predetermined thickness using the antioxidant layer pattern 29 as a mask. After that, the device isolation oxide layer 31 for device isolation is deposited on the entire surface.
도 2f를 참조하면, 상기 증착된 소자 분리 산화막(31)을 화학적ㆍ기계적연마(Chemical Mechanical Polishing ; 이하 CMP 라 함)법을 이용하여 하부 산화 방지막(29)까지 연마한다.Referring to FIG. 2F, the deposited device isolation oxide layer 31 is polished to the lower antioxidant layer 29 using chemical mechanical polishing (hereinafter, referred to as CMP) method.
도 2g를 참조하면, 상기 산화 방지막(29)을 제거한다.Referring to FIG. 2G, the antioxidant layer 29 is removed.
도 2h를 참조하면, 임플란테이션 공정이 완료된 후의 단면을 보면, 이전공정인 감광막을 이용한 산소 이온 임플란테이션에 의해서 ISO 간격이 넓은 지역의 매몰산화막(25a)이 ISO 간격이 좁은 부분의 매몰산화막(25b)보다 깊은 부분에 형성되었다.Referring to FIG. 2H, the cross-section after the completion of the implantation process shows that the buried oxide film 25a in the wide ISO space is buried in the ISO space by the oxygen ion implantation using the photosensitive film. It formed in the deeper part than (25b).
따라서 ISO 간격이 넓은 지역의 실리콘 필름의 두께(ta)가 ISO 간격이 좁은 부분의 실리콤필름의 두께(tb)보다 두꺼워서(LB>LA) 동일한 소자 분리 공정을 행할 때 일정한 실리콘 필름의 두께를 가지는 경우(도 1에서, LA=LB) 보다 웰 저항을 감소 시킬 수 있다.Therefore, the thickness of the silicon film (t a ) in the region with large ISO interval is thicker than the thickness (t b ) of the silicon film in the region with narrow ISO interval (L B > L A ) so that the same silicon separation process is performed when the same device separation process is performed. In the case of having a thickness of FIG. 1, the well resistance may be reduced more than that of L A = L B.
아울러, ISO 간격이 좁은 지역에서는 충분한 소자분리 공정을 행할 수 있어서 우수한 소자분리 특성을 확보할 수 있다.In addition, in the region where the ISO interval is narrow, sufficient device separation process can be performed to secure excellent device separation characteristics.
한편, 도 3a 와 도 3b 는 본 발명의 다른 실시예에 따른 반도체 소자의 소자 분리막 형성 공정단계를 도시한 단면도이다.3A and 3B are cross-sectional views illustrating a process of forming an isolation layer of a semiconductor device in accordance with another embodiment of the present invention.
본 실시예에서는 상기 전술한 실시예에서의 도 2d 까지 상기한 방법대로 감광막을 이용하여 소자분리를 위한 필드산화막이 형성될 부분의 산화 방지막 패턴(29)을 형성한다.In the present embodiment, the anti-oxidation film pattern 29 of the portion where the field oxide film for device isolation is to be formed is formed using the photosensitive film as described above up to FIG. 2D in the above-described embodiment.
도 3a를 참조하면, 산화공정을 실시하여 산화 방지막(29)이 없는 부분에 소자분리를 위한 소자 분리막(33)을 형성한다.Referring to FIG. 3A, the device isolation layer 33 for device isolation may be formed in a region where the oxidation prevention layer 29 is not formed by performing an oxidation process.
도 3b를 참조하면, 상기 산화 방지막(29)을 제거하여 소자 분리 공정을 완료한다.Referring to FIG. 3B, the anti-oxidation layer 29 is removed to complete the device isolation process.
상기에서 살펴보면, 본 실시예에서도 이전공정인 감광막을 이용한 산소 이온 임플란테이션에 의해서 ISO 간격이 넓은 지역의 매몰산화막(25a)이 ISO 간격이 좁은 부분의 매몰산화막(25b)보다 깊은 부분에 형성되었고, 따라서 ISO 간격이 넓은 지역의 실리콘 필름의 두께(ta)가 ISO 간격이 좁은 부분의 실리콤필름의 두께(tb)보다 두꺼워서 동일한 소자 분리 공정을 행할 때 일정한 실리콘필름두께를 가지는 경우 보다 웰 저항을 감소 시킬 수 있다. 아울러, ISO 간격이 좁은 지역에서는 충분한 소자분리 공정을 행할 수 있어서 우수한 소자분리 특성을 확보할 수 있다.Looking at the above, in the present embodiment also by the oxygen ion implantation using the photosensitive film of the previous process, the buried oxide film 25a in a region with a large ISO interval was formed in a portion deeper than the buried oxide film 25b in a narrow ISO interval portion Therefore, the thickness (t a ) of the silicon film in the region with a large ISO interval is thicker than the thickness t b of the silicon film in the region with a narrow ISO interval, so that the thickness of the silicon film is better than that in the case of the same device separation process. Can reduce the resistance. In addition, in the region where the ISO interval is narrow, sufficient device separation process can be performed to secure excellent device separation characteristics.
이상 상기한 바와 같이 BC-SOI 구조인 반도체 소자에서 ISO 간격이 넓은 지역의 실리콘필름두께가 ISO 간격이 좁은 부분의 실리콘필름의 두께보다 두꺼워서 동일한 소자 분리 공정을 행할 때, 일정한 실리콘필름의 두께를 가지는 경우 보다 웰 저항이 문제가 되는 지역인 ISO 간격이 넓은 지역에서 웰 저항을 감소시킬 수 있고, 아울러 ISO 간격이 좁은 지역에서는 기존과 동일한 소자분리 공정을 행할 수 있어서 우수한 소자분리 특성을 확보할 수 있다.As described above, in the BC-SOI structured semiconductor device, the thickness of the silicon film in the region with large ISO interval is thicker than the thickness of the silicon film in the narrow ISO interval, so that the same device separation process has a constant silicon film thickness. In this case, it is possible to reduce the well resistance in a region where the ISO spacing is a problem where the well resistance is more problematic, and to perform the same device isolation process in a region where the ISO spacing is narrow, thereby obtaining excellent device isolation characteristics. .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045810A KR20000027784A (en) | 1998-10-29 | 1998-10-29 | Method for forming isolation layer of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045810A KR20000027784A (en) | 1998-10-29 | 1998-10-29 | Method for forming isolation layer of semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000027784A true KR20000027784A (en) | 2000-05-15 |
Family
ID=19556120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980045810A KR20000027784A (en) | 1998-10-29 | 1998-10-29 | Method for forming isolation layer of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000027784A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024821B1 (en) * | 2008-09-09 | 2011-03-31 | 주식회사 하이닉스반도체 | Method for fabricating high integrated semiconductor device including floating body transistor |
-
1998
- 1998-10-29 KR KR1019980045810A patent/KR20000027784A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024821B1 (en) * | 2008-09-09 | 2011-03-31 | 주식회사 하이닉스반도체 | Method for fabricating high integrated semiconductor device including floating body transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611023B1 (en) | Field effect transistor with self alligned double gate and method of forming same | |
| US5814547A (en) | Forming different depth trenches simultaneously by microloading effect | |
| US5358891A (en) | Trench isolation with planar topography and method of fabrication | |
| KR100237275B1 (en) | Process of fabricating semiconductor device having isolating oxide rising out of groove | |
| KR100673133B1 (en) | Method for fabricating semiconductor device | |
| KR970030640A (en) | Method of forming device isolation film in semiconductor device | |
| KR19980058391A (en) | SOI semiconductor device and manufacturing method thereof | |
| US6225667B1 (en) | Leaky lower interface for reduction of floating body effect in SOI devices | |
| KR19990065969A (en) | Device Isolation Structure and Method in Semiconductor Power Integrated Circuits | |
| KR20000027784A (en) | Method for forming isolation layer of semiconductor devices | |
| KR0179291B1 (en) | Method for forming isolation film of semiconductor device | |
| KR20010043405A (en) | Method of manufacturing a semiconductor device comprising a bipolar transistor and a capacitor | |
| KR100244402B1 (en) | Method of forming a trench isolation in a semiconductor device | |
| KR960042931A (en) | Manufacturing Method of Semiconductor Device Having SOI Structure | |
| US5770464A (en) | Method for fabricating semiconductor devices having lightly doped drain | |
| KR100278488B1 (en) | Method for making a semiconductor device | |
| KR100479813B1 (en) | Menufacturing method of semiconductor device | |
| KR100305026B1 (en) | Manufacturing method of semiconductor device | |
| US5962901A (en) | Semiconductor configuration for an insulating transistor | |
| KR0179805B1 (en) | Method of manufacturing semiconductor device | |
| KR100214847B1 (en) | Method for isolation of semiconductor device | |
| KR100205339B1 (en) | Method for forming isolation region of semiconductor device | |
| KR0166506B1 (en) | Manufacture of a semiconductor device | |
| KR950005973B1 (en) | Method of forming p-type well | |
| KR0172760B1 (en) | Method of manufacturing element-isolating insulation film of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |