KR20000026476A - 반도체 장치의 위상 동기 루프 - Google Patents

반도체 장치의 위상 동기 루프 Download PDF

Info

Publication number
KR20000026476A
KR20000026476A KR1019980044007A KR19980044007A KR20000026476A KR 20000026476 A KR20000026476 A KR 20000026476A KR 1019980044007 A KR1019980044007 A KR 1019980044007A KR 19980044007 A KR19980044007 A KR 19980044007A KR 20000026476 A KR20000026476 A KR 20000026476A
Authority
KR
South Korea
Prior art keywords
signal
divider
frequency
dividing
predetermined
Prior art date
Application number
KR1019980044007A
Other languages
English (en)
Inventor
이정현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980044007A priority Critical patent/KR20000026476A/ko
Publication of KR20000026476A publication Critical patent/KR20000026476A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 따른 위상 동기 루프는 발진기, 기준 분주기, 위상 검출기, 필터, 전압 제어 발진기 및 분주 회로를 포함한다. 상기 발진기는 소정의 주파수를 가지는 발진 신호를 출력한다. 상기 기준 분주기는 상기 발진 신호를 소정의 분주율로 분주한 기준 신호를 출력한다. 상기 위상 검출기는 상기 기준 신호 및 상기 분주 회로로부터의 분주 신호를 비교하여 출력 신호의 주파수를 결정하는 검출 신호를 출력한다. 상기 필터는 상기 검출 신호를 필터링한다. 상기 전압 제어 발진기는 상기 필터에 의해서 필터링된 상기 검출 신호의 주파수에 상응하는 상기 출력 신호를 출력한다. 상기 분주 회로는 프리스케일러, 제 1 분주기, 제 2 분주기, 조합 회로, 스왈로우 분주기 및 메인 분주기를 포함한다. 상기 분주 회로는 상기 제 1 및 제 2 분주기들을 이용하여 상기 출력 신호를 소정의 분주율로 분주한 상기 분주 신호를 상기 위상 검출기로 공급한다. 본 발명에 따른 상기 위상 동기 루프는 상기 분주 회로로부터의 상기 분주 신호의 주파수를 낮추어 상대적으로 상기 기준 신호의 주파수를 높임으로써, 상기 위상 검출기에서 발생되는 상기 위상 잡음의 영향을 줄일 수 있다.

Description

반도체 장치의 위상 동기 루프(PHASE LOCKED LOOF OF SEMICONDUCTOR DEVICE)
본 발명은 반도체 장치(semiconductor device)에 관한 것으로서, 구체적으로는 에 관한 것이다.
위상 동기 루프 회로(PLL: Phase Locked Loop)는 입력 주파수와 출력 주파수를 동기화 시켜주는 시스템이다. 도 1을 참조하면, 일반적으로 사용되는 위상 동기 루프 회로는 발진기(10), 기준 분주기(20), 위상 검출기(30), 필터(40), 전압 제어 발진기(50) 그리고, 분주 회로(60)로 구성되어 있다. 상기 발진기(10)는 소정의 주파수를 가지는 발진 신호(Fosc)를 출력한다. 상기 기준 분주기(20)는 상기 발진 신호(Fosc)를 소정의 분주율(N)로 분주한 기준 신호(Fref)를 출력한다. 상기 위상 검출기(30)는 기준 신호(Fref)와 상기 분주 회로(60)로부터 출력되는 분주 신호(Fdiv)를 비교하여 출력 신호(Fvco)의 주파수를 결정하는 검출 신호(Fdet)를 출력한다. 상기 필터(40)는 상기 위상 검출기(30)로부터의 상기 검출 신호(Fdet)를 필터링한다. 상기 전압 제어 발진기(50)는 상기 필터(40)에 의해서 필터링된 상기 검출 신호(Fdet)에 상응하는 상기 출력 신호(Fvco)를 출력한다. 상기 분주 회로(60)는 상기 전압 제어 발진기(50)로부터의 상기 출력 신호(Fvco)를 소정의 분주율(N)로 분주한 상기 분주 신호(Fdiv)를 상기 위상 검출기(300)로 공급한다.
도 2를 참조하면, 상기 위상 동기 루프의 등가 회로에서, 일반적인 상기 위상 동기 루프의 상기 필터(40)는 상기 위상 검출기(30)가 상기 기준 신호(Fref)와 상기 분주 신호(Fdiv)를 비교할 때, 발생되는 위상 노이즈(phase noise;PNOISE)의 영향을 받는다. 상기 위상 노이즈는 아래의 [수학식 1]과 같다.
[수학식 1]
Φout = +
상기 [수학식 1]에서, KΦ 는 상기 위상 검출기(30)의 이득(gain)을 나타내고, Kv 는 상기 전압 제어 발진기(50)의 이득을 나타내고, F(s)는 상기 필터(40)의 전달 능력(tranced function)을 나타내고, Φout 는 상기 출력 신호(Fvco)를 나타내고, Φref 는 상기 기준 신호(Fref)를 나타내고, S는 라플라스 변수(laplace variable)를 나타내고 그리고 Vn 은 상기 위상 잡음(PNOISE)의 전압을 나타낸다.
상기 필터(30)가 가지는 밴드 폭(band width)내에서는 발생되는 스프리오스 신호(spurious signal) 및 상기 위상 잡음(PNOISE)이 상기 분주 회로(60)의 분주율(N)에 따라 많은 영향을 받는다. 상기 필터(30)의 상기 스프리오스 신호 및 상기 위상 잡음(PNOISE)에 대한 영향을 줄이기 위해서는 상기 분주 회로(60)의 분주율(N)을 줄여야하는데, 상기 분주율(N)을 줄이기 위해서는 상기 기준 신호(Fref)의 주파수를 높여야 한다. 그런데, 상기 기준 신호(Fref)의 주파수는 일정한 채널(channel)로 고정되어 있기 때문에, 상기 기준 신호(Fref)의 주파수는 높일 수 없는 문제점이 발생된다.
따라서 본 발명의 목적은 위상 잡음의 영향을 줄인 위상 동기 루프를 제공하는 것이다.
도 1은 종래의 기술에 따른 위상 동기 루프의 블록도;
도 2는 도 1의 위상 동기 루프의 등가 회로도 및;
도 3은 본 발명에 따른 위상 동기 루프를 보여주는 블록도이다.
*도면의 주요 부분에 대한 부호 설명
100 : 발진기 200 : 기준 분주기
300 : 위상 검출기 400 : 필터
500 : 전압 제어 발진기 600 : 분주 회로
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 소정의 주파수를 가지는 발진 신호를 출력하는 발진기와; 상기 발진 신호를 소정의 제 1 분주율로 분주한 기준 신호를 발생하는 기준 분주기와; 상기 기준 신호 및 소정의 분주 신호를 비교하여 비교 결과로서 출력 신호의 주파수를 결정하는 검출 신호를 출력하는 위상 검출기와; 상기 검출 신호를 필터링하는 필터와; 상기 필터에 의해 필터링된 상기 검출 신호에 응답해서 소정의 주파수를 가지는 상기 출력 신호를 출력하는 전압 제어 발진기와; 상기 전압 제어 발진기로부터의 상기 출력 신호를 분수의 분주율로 분주한 상기 분주 신호를 출력하는 분주 수단을 포함한다.
이 실시예에 있어서, 상기 분주 수단은 분주 제어 신호에 응답해서 상기 출력 신호를 소정의 제 2 분주율로 분주하는 프리스케일러와, 상기 프리스케일러에 의해 분주된 상기 출력 신호를 분수의 분주율로 분주하는 제 1 분주기와, 상기 제 1 분주기에 의해서 분주된 상기 출력 신호를 받아들여서 상기 프리스케일러를 제어하는 분주 제어 신호를 출력하는 분주 제어 수단과, 상기 프리스케일러에 의해서 분주된 상기 출력 신호를 소정의 분주율로 분주하는 제 2 분주기 및, 상기 제 2 분주기에 의해서 분주된 상기 출력 신호를 소정의 분주율로 분주하는 메인 분주기를 포함한다.
(작용)
이와 같은 장치에 의해서, 분주 신호의 주파수를 낮추어 상대적으로 기준 신호의 주파수를 높임으로써, 위상 검출기에서 발생되는 위상 잡음에 대한 영향을 줄일 수 있다.
(실시예)
이하 본 발명의 실시예에 따른 참조도면 도 3에 의거하여 상세히 설명한다.
도 3을 참조하면, 본 발명의 신규한 위상 동기 루프는 발진기(100), 기준 분주기(200), 위상 검출기(300), 필터(400), 전압 제어 발진기(500) 및 분주 회로(600)를 포함한다. 상기 발진기(100)는 소정의 주파수를 가지는 발진 신호(Fosc)를 출력한다. 상기 기준 분주기(200)는 상기 발진 신호(Fosc)를 소정의 분주율로 분주한 기준 신호(Fref)를 출력한다. 상기 위상 검출기(300)는 상기 기준 신호(Fref) 및 상기 분주 회로(600)로부터의 분주 신호(Fdiv)를 비교하여 출력 신호(Fvco)의 주파수를 결정하는 검출 신호(Fdet)를 출력한다. 상기 필터(400)는 상기 검출 신호(Fdet)를 필터링한다. 상기 전압 제어 발진기(500)는 상기 필터(400)에 의해서 필터링된 상기 검출 신호(Fdet)의 주파수에 상응하는 상기 출력 신호(Fvco)를 출력한다.
상기 분주 회로(600)는 프리스케일러(610), 제 1 분주기(620), 제 2 분주기(630), 조합 회로(640), 스왈로우 분주기(650) 및 메인 분주기(660)를 포함한다. 상기 분주 회로(600)는 상기 제 1 및 제 2 분주기들(610, 620)을 사용하여 상기 출력 신호(Fvco)를 소정의 분주율로 분주한 상기 분주 신호(Fdiv)를 상기 위상 검출기(300)로 공급한다. 본 발명에 따른 상기 위상 동기 루프는 상기 분주 회로(600)로부터의 상기 분주 신호(Fdiv)의 주파수를 낮추어 상대적으로 상기 기준 신호(Fref)의 주파수를 높임으로써, 상기 위상 검출기(300)에서 발생되는 상기 위상 잡음의 영향을 줄일 수 있다.
이후의 설명에서 도면들 중 동일하거나 유사한 참조 번호 및 부호는 가능한한 동일하거나 유사한 구성 요소를 나타낸다.
도 3을 참조하면, 본 발명에 따른 위상 동기 루프는 발진기(100), 기준 분주기(200), 위상 검출기(300), 필터(400), 전압 제어 발진기(500) 및 분주 회로(600)를 포함한다. 상기 발진기(100)는 소정의 주파수를 가지는 발진 신호(Fosc)를 출력한다. 상기 기준 분주기(200)는 상기 발진 신호(Fosc)를 소정의 분주율로 분주한 기준 신호(Fref)를 출력한다. 상기 위상 검출기(300)는 상기 기준 신호(Fref) 및 상기 분주 회로(600)로부터의 분주 신호(Fdiv)를 비교하여 출력 신호(Fvco)의 주파수를 결정하는 검출 신호(Fdet)를 출력한다. 상기 필터(400)는 상기 검출 신호(Fdet)를 필터링한다. 상기 전압 제어 발진기(500)는 상기 필터(400)에 의해서 필터링된 상기 검출 신호(Fdet)의 주파수에 상응하는 상기 출력 신호(Fvco)를 출력한다.
상기 분주 회로(600)는 프리스케일러(610), 제 1 분주기(620), 제 2 분주기(630), 조합 회로(640), 스왈로우 분주기(650) 및 메인 분주기(660)를 포함한다. 상기 프리스케일러(610)는 상기 스왈로우 분주기(650)로부터의 제어 신호(CON)의 제어에 의해 상기 출력 신호(Fvco)의 주파수 대역을 소정의 주파수 대역(예를 들어, GHz 대역에서 MHz 대역으로)으로 낮춘 분주 신호(Fpre)를 출력한다. 상기 제 1 분주기(620)는 소정의 분주율(P/4)을 가지며, 상기 분주 신호(Fpre)를 상기 분주율(P/4)로 분주한 분주 신호(Fdiv1)를 상기 조합 회로(640)로 공급한다. 상기 제 2 분주기(630)는 소정의 분주율(P)을 가지며, 상기 분주 신호(Fpre)를 상기 분주율(P)로 분주한 분주 신호(Fdiv2)를 출력한다.
상기 조합 회로(640)는 상기 스왈로우 분주기(650)로부터의 상기 제어 신호(CON) 및 상기 분주 신호(Fdiv1)를 조합한 조합 신호(COM)를 상기 스왈로우 분주기(650)로 공급한다. 상기 스왈로우 분주기(650)는 소정의 분주율(A)을 가지며, 상기 비교 신호(COM)를 상기 분주율(A)로 분주한 상기 제어 신호(CON)를 상기 프리스케일러(610)로 공급한다. 상기 메인 분주기(660)는 소정의 분주율(B)을 가지며, 상기 제 2 분주기(630)로부터의 상기 분주 신호(Fdiv2)를 상기 분주율(B)로 분주한 상기 분주 신호(Fdiv)를 상기 위상 검출기(300)로 공급한다.
본 발명에 따른 위상 동기 루프는 분수의 분주율을 가지는 상기 분주 회로(600)를 포함하는 것을 특징으로 한다. 상기 분주 회로(600)의 상기 제 1 분주기(620)는 상기 프리스케일러(610)로부터의 상기 분주 신호(Fpre)를 상기 분주율(P/4)로 분주한다. 그리고 상기 조합 회로(640)는 상기 제 1 분주기(620)로부터의 상기 분주 신호(Fdiv1)와 상기 제어 신호(CON)를 조합한 상기 조합 신호(COM)를 상기 스왈로우 분주기(650)로 공급한다. 상기 스왈로우 분주기(650)는 상기 조합 신호(COM)를 분주한 상기 제어 신호(CON)를 상기 프리스케일러(610)로 공급한다. 이로써, 상기 프리스케일러(610)로부터의 상기 분주 신호(Fpre)는 분수 배로 감소된 주파수를 가지고 그리고 상기 제 2 분주기(630)로부터의 상기 분주 신호(Fdiv2) 또한 분수 배로 증가한 주파수를 가지게 된다. 그리고 상기 메인 분주기(660)로부터의 상기 분주 신호 또한 아래의 [수학식 2]와 같이 분수 배로 증가한 주파수를 가지게 된다. 아래의 [수학식 2]는 상기 분주 회로(600)의 전체 분주율을 나타내는 것이다.
[수학식 2]
( P + 1 ) + P ( B - ) = PB +
즉, 상기 출력 신호(Fvco)는 아래의 [수학식 3]과 같이 나타낼 수 있다.
[수학식 3]
Fvco = Fref ( PB + )
상기 기준 분주기(200)로부터의 상기 기준 주파수(Fref)는 위의 [수학식 3]과 같이 종래의 경우에 대해 상기 채널 주파수의 4배를 높일 수 있다. 이로써, 상기 위상 검출기(300)에 인가되는 상기 위상 잡음(PNOISE)을 "20 log(4) = 12.04 dB"만큼 줄일 수 있다. 상기한 바와 같이, 본 발명에 따른 상기 위상 동기 루프는 상기 분주 회로(600)로부터의 상기 분주 신호(Fdiv)의 주파수를 낮추어 상대적으로 상기 기준 신호(Fref)의 주파수를 높임으로써, 상기 위상 검출기(300)에서 발생되는 상기 필터(300)의 상기 위상 잡음에 대한 영향을 줄일 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화 및 변경이 가능함은 물론이다.
상기한 바와 같이, 분주 신호의 주파수를 낮추어 상대적으로 기준 신호의 주파수를 높임으로써, 위상 검출기에서 발생되는 위상 잡음에 대한 영향을 줄일 수 있다.

Claims (2)

  1. 소정의 주파수를 가지는 발진 신호를 출력하는 발진기와;
    상기 발진 신호를 소정의 제 1 분주율로 분주한 기준 신호를 발생하는 기준 분주기와;
    상기 기준 신호 및 소정의 분주 신호를 비교하여 비교 결과로서 출력 신호의 주파수를 결정하는 검출 신호를 출력하는 위상 검출기와;
    상기 검출 신호를 필터링하는 필터와;
    상기 필터에 의해 필터링된 상기 검출 신호에 응답해서 소정의 주파수를 가지는 상기 출력 신호를 출력하는 전압 제어 발진기와;
    상기 전압 제어 발진기로부터의 상기 출력 신호를 분수의 분주율로 분주한 상기 분주 신호를 출력하는 분주 수단을 포함하는 위상 동기 루프.
  2. 제 1항에 있어서,
    상기 분주 수단은
    분주 제어 신호에 응답해서 상기 출력 신호를 소정의 제 2 분주율로 분주하는 프리스케일러와,
    상기 프리스케일러에 의해 분주된 상기 출력 신호를 분수의 분주율로 분주하는 제 1 분주기와,
    상기 제 1 분주기에 의해서 분주된 상기 출력 신호를 받아들여서 상기 프리스케일러를 제어하는 분주 제어 신호를 출력하는 분주 제어 수단과,
    상기 프리스케일러에 의해서 분주된 상기 출력 신호를 소정의 분주율로 분주하는 제 2 분주기 및,
    상기 제 2 분주기에 의해서 분주된 상기 출력 신호를 소정의 분주율로 분주하는 메인 분주기를 포함하는 위상 동기 루프.
KR1019980044007A 1998-10-20 1998-10-20 반도체 장치의 위상 동기 루프 KR20000026476A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980044007A KR20000026476A (ko) 1998-10-20 1998-10-20 반도체 장치의 위상 동기 루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980044007A KR20000026476A (ko) 1998-10-20 1998-10-20 반도체 장치의 위상 동기 루프

Publications (1)

Publication Number Publication Date
KR20000026476A true KR20000026476A (ko) 2000-05-15

Family

ID=19554769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044007A KR20000026476A (ko) 1998-10-20 1998-10-20 반도체 장치의 위상 동기 루프

Country Status (1)

Country Link
KR (1) KR20000026476A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712527B1 (ko) * 2005-08-18 2007-04-27 삼성전자주식회사 지터를 감소시킨 분산 스펙트럼 클럭 발생기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712527B1 (ko) * 2005-08-18 2007-04-27 삼성전자주식회사 지터를 감소시킨 분산 스펙트럼 클럭 발생기
US7881419B2 (en) 2005-08-18 2011-02-01 Samsung Electronics Co., Ltd. Semiconductor device, spread spectrum clock generator and method thereof

Similar Documents

Publication Publication Date Title
US5259007A (en) Phase locked loop frequency synthesizer
US7180377B1 (en) Method and apparatus for a hybrid phase lock loop frequency synthesizer
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
US6594330B1 (en) Phase-locked loop with digitally controlled, frequency-multiplying oscillator
US20010036240A1 (en) Digital PLL (Phase-Locked Loop) frequency synthesizer
US5717730A (en) Multiple monolithic phase locked loops
US4720688A (en) Frequency synthesizer
KR20000075516A (ko) 지터 보상하는 엔 분할 주파수 합성기
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
US6351485B1 (en) Spread spectrum modulation technique for frequency synthesizers
JPH0730417A (ja) 位相同期ループ周波数合成に於ける低雑音化の方法
KR20000002717A (ko) 모든 합성 주파수 구간들에서 변하지 않는 루프 특성을 가지는주파수 합성기
EP0516624A1 (en) Multiloop synthesizer with optimal spurious performance
US6333679B1 (en) Phase locked loop arrangement in which VCO frequency is a fraction of reference frequency
KR910005582A (ko) 아날로그 디지탈 pll
KR20000026476A (ko) 반도체 장치의 위상 동기 루프
US5221911A (en) Receiver having pll frequency synthesizer with rc loop filter
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
GB2567463A (en) Phase locked loop circuit
JPH05206848A (ja) Ｐｌｌシンセサイザ回路
EP0409127A2 (en) Phase-locked loop type frequency synthesizer having improved loop response
KR960011423B1 (ko) 주파수 합성시 잡음억제 방법
KR0138904Y1 (ko) 광대역 구현 위상동기루프(pll)
JPH02154524A (ja) シンセサイザ
US20040027205A1 (en) Local oscillator apparatus for low-noise generation of arbitrary frequencies

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination