KR20000025732A

KR20000025732A - Method for fabricating capacitor of ferro electric ram

Info

Publication number: KR20000025732A
Application number: KR1019980042923A
Authority: KR
Inventors: 권오성
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-10-14
Filing date: 1998-10-14
Publication date: 2000-05-06

Abstract

PURPOSE: A method for fabricating a capacitor of a ferro electric RAM is provided to improve a characteristic of a device and a reliability by making a side wall fence of an etch residue lowered. CONSTITUTION: A method for fabricating a capacitor of a ferro electric RAM comprises the steps of: forming an interlayer insulator film(12) on a semiconductor in which a predetermined lower structure is formed; forming an electrode material on the interlayer insulator film(12); forming a first photosensitive film on the electrode material; injecting an ion in the first photosensitive film so as to increase an etch selectivity to the electrode material; forming a second photosensitive film on the first photosensitive film; exposing and developing the first and second photosensitive films using a mask for a charge storage electrode; etching the electrode material by use of the second and first photosensitive films as an etch mask.

Description

Capacitor Manufacturing Method of Ferroelectric Ram

본 발명은 FeRAM의 캐패시터 제조방법에 관한 것으로서, 특히 FeRAM 소자의 제조공정에서 전극물질을 형성을 식각할 때 이온이 주입된 제1감광막 패턴과 이온이 주입되지 않은 제2감광막 패턴의 적층구조를 식각마스크로 사용함으로써 후속 식각공정시 상기 감광막 패턴의 측벽에 상기 전극물질의 식각잔류물로 형성되는 펜스의 높이를 낮추어 후속 공정을 용이하게 하고 그에 따른 소자의 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of FeRAM, and more particularly, to etching a stacked structure of a first photoresist pattern in which ions are implanted and a second photoresist pattern in which ions are not implanted when etching an electrode material. The present invention relates to a technique for lowering the height of a fence formed by etching residues of the electrode material on the sidewalls of the photoresist pattern during the subsequent etching process, thereby facilitating the subsequent process and thereby improving the characteristics and reliability of the device.

일반적으로, 반도체소자의 고집적화가 증가됨에 따라 캐패시터의 고정전용량이 요구되고 있다. 이를 해결하기 위해 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게 하거나 전하저장전극의 표면적을 증대시키는 방법 등이 대두되고 있다. 이를 해결하기 위한 방안 중의 하나로서 높은 유전상수를 갖는 물질을 적용하려는 시도가 이루어지고 있다.In general, as the high integration of semiconductor devices increases, a fixed capacitance of a capacitor is required. In order to solve this problem, a method of using a material having a high dielectric constant of a capacitor, reducing the thickness of a dielectric film, or increasing the surface area of a charge storage electrode has emerged. In order to solve this problem, attempts have been made to apply a material having a high dielectric constant.

상기와 같이 유전상수가 높은 물질인 강유전체막은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remainent polarization) 상태를 갖는 강유전체로 박막화하여 전원이 꺼진 상태에서도 데이타를 기억하는 비휘발성(nonvolatile)메모리인 FeRAM 소자 개발에 적용되고 있다.The ferroelectric film, which is a material having a high dielectric constant, is nonvolatile that stores data even when the power is turned off by thinning a ferroelectric film having a dielectric constant ranging from several hundreds to thousands at room temperature and having two stable polarization states. It is applied to the development of FeRAM device which is a memory.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 FeRAM의 캐패시터 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a capacitor of FeRAM according to the prior art will be described with reference to the accompanying drawings.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 전하저장전극 형성방법을 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of forming a charge storage electrode of a semiconductor device according to the prior art.

먼저, 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택 플러그를 구비하는 층간절연막(11)을 형성한다.First, an interlayer insulating film 11 having a storage electrode contact plug is formed on a semiconductor substrate on which a predetermined lower structure is formed.

다음, 상기 층간절연막(11) 상부에 Ti 막 등을 사용하여 접착층(도시안됨)을 형성하고, 상기 접착층 상부에 하부전극용 Pt막(13)을 형성한다.Next, an adhesive layer (not shown) is formed on the interlayer insulating layer 11 by using a Ti film or the like, and a Pt film 13 for lower electrodes is formed on the adhesive layer.

그 다음, 상기 하부전극용 Pt막(13) 상부에 전하저장전극으로 예정되는 부분을 보호하는 감광막 패턴(15)을 형성한다. (도 1a참조)Next, a photoresist layer pattern 15 is formed on the lower electrode Pt layer 13 to protect a portion of the lower electrode Pt layer. (See FIG. 1A)

다음, 상기 감광막 패턴(15)을 식각마스크로 사용하여 상기 하부전극용 Pt막(13)과 접착층을 스퍼터링방법으로 식각한다. 상기 식각공정후 상기 감광막 패턴(15)의 측벽에 상기 하부전극용 Pt막(13)의 식각잔류물이 적층되어 사이드월 펜스(sidewall fence)가 형성된다. (도 1b참조)Next, using the photosensitive film pattern 15 as an etching mask, the lower electrode Pt film 13 and the adhesive layer are etched by a sputtering method. After the etching process, an etching residue of the lower electrode Pt layer 13 is stacked on sidewalls of the photoresist pattern 15 to form a sidewall fence. (See FIG. 1B)

상기와 같이 종래기술에 따른 반도체소자의 저장전극 제조방법은, FeRAM 공정에서 사용되는 전극물질인 Pt막은 휘발성과 화학 반응성이 낮기 때문에 주로 아르곤이온에 의한 스퍼터방법으로 식각되는데, 식각후 식각잔류물로는 거의 순수한 Pt가 발생되어 Pt막과 감광막 패턴의 식각면에 증착되고, 식각마스크로 사용된 상기 감광막 패턴을 제거한 후에도 상기 식각잔류물은 제거되지 않고 사이드월 펜스가 남게 되고, 상기 식각잔류물은 식각공정후 감광막의 두께에 비례하여 형성되기 때문에 식각공정시 감광막과 전극물질은 식각선택비가 작아야 하지만, 상기 식각선택비가 너무 작으면 식각공정이 끝나기 전에 감광막이 모두 제거되어 버리기 때문에 전극물질이 플라즈마에 노출되어 소자의 특성을 저하시키는 문제점이 있다.As described above, in the method of manufacturing a storage electrode of a semiconductor device according to the prior art, the Pt film, which is an electrode material used in the FeRAM process, is mainly etched by a sputtering method using argon ions because of low volatility and chemical reactivity. Nearly pure Pt is generated and deposited on the etching surface of the Pt film and the photoresist pattern, and after removing the photoresist pattern used as an etching mask, the etching residue is not removed and the sidewall fence is left. After the etching process, the photoresist film and the electrode material should be small in the etching process because it is formed in proportion to the thickness of the photoresist film. However, if the etching selectivity is too small, all the photoresist film is removed before the etching process is completed. There is a problem of being exposed to deteriorate the characteristics of the device.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 전극물질 상부에 이온이 도핑된 제1감광막을 형성한 후, 그 상부에 보통 감광막을 형성하여 상기 전극물질 식각공정시 감광막 두께에 따라 식각선택비를 다르게 하여 상기 전극물질을 식각함으로써 식각잔류물의 사이드월 펜스를 낮게 하여 소자의 특성 및 신뢰성을 향상시키는 FeRAM의 캐패시터 제조방법을 제공하는데 그 목적이 있다.According to the present invention, in order to solve the above problems of the prior art, after forming the first photosensitive film doped with ions on the electrode material, the ordinary photosensitive film is formed thereon to select the etching according to the photosensitive film thickness during the electrode material etching process It is an object of the present invention to provide a method for manufacturing a capacitor of FeRAM in which the sidewall fence of the etch residue is lowered by etching the electrode material at different ratios, thereby improving device characteristics and reliability.

도 1a 및 도 1b 는 종래기술에 따른 FeRAM의 캐패시터 제조방법을 도시한 단면도.1A and 1B are cross-sectional views illustrating a method for manufacturing a capacitor of FeRAM according to the prior art.

도 2a 내지 도 2f 는 본 발명에 따른 FeRAM의 캐패시터 제조방법을 도시한 단면도.2A to 2F are cross-sectional views showing a capacitor manufacturing method of FeRAM according to the present invention.

<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>

11, 12 : 층간절연막 13, 14 : 하부전극용 박막11, 12: interlayer insulating film 13, 14: thin film for lower electrode

15 : 감광막 패턴 16 : 제1감광막15 photosensitive film pattern 16 first photosensitive film

18 : 제2감광막18: second photosensitive film

이상의 목적을 달성하기 위하여 본 발명에 따른 FeRAM의 캐패시터 제조방법은,In order to achieve the above object, a capacitor manufacturing method of FeRAM according to the present invention,

FeRAM의 캐패시터 제조방법에 있어서,In the capacitor manufacturing method of FeRAM,

소정의 하부구조물이 형성되어 있는 반도체기판 상부에 층간절연막을 형성하는 공정과,Forming an interlayer insulating film on the semiconductor substrate on which a predetermined lower structure is formed;

상기 층간절연막 상부에 전극물질을 형성하는 공정과,Forming an electrode material on the interlayer insulating film;

상기 전극물질 상부에 제1감광막을 형성하는 공정과,Forming a first photoresist film on the electrode material;

상기 제1감광막에 이온을 주입하여 상기 전극물질과의 식각선택비를 높이는 공정과,Implanting ions into the first photosensitive film to increase an etch selectivity with the electrode material;

상기 제1감광막 상부에 제2감광막을 형성하는 공정과,Forming a second photoresist film on the first photoresist film;

상기 제2감광막과 제1감광막을 전하저장전극용 마스크를 사용하여 노광 및 현상하는 공정과,Exposing and developing the second photoresist film and the first photoresist film using a mask for a charge storage electrode;

상기 제2감광막과 제1감광막을 식각마스크로 사용하여 상기 전극물질을 식각하는 공정을 포함하는 것을 특징으로 한다.And etching the electrode material using the second photoresist film and the first photoresist film as an etching mask.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2f 는 본 발명에 따른 FeRAM의 캐패시터 제조방법을 도시한 단면도이다.2A to 2F are cross-sectional views illustrating a method of manufacturing a capacitor of FeRAM according to the present invention.

먼저, 반도체기판(도시안됨) 상에 소자분리 산화막(도시안됨)과 게이트산화막(도시안됨)을 형성하고, 게이트전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터를 형성하고, 상기 구조 상부에 저장전극 콘택 플러그를 구비하는 층간절연막(12)을 형성한다.First, an MOS field effect transistor is formed on a semiconductor substrate (not shown), and a device isolation oxide film (not shown) and a gate oxide film (not shown) are formed and a gate electrode (not shown) and a source / drain electrode (not shown) are formed. And an interlayer insulating film 12 having a storage electrode contact plug on the structure.

다음, 상기 층간절연막(12) 상부에 접착층(도시안됨)을 형성하여 후속공정으로 형성되는 하부전극용 Pt막(14)이 상기 층간절연막(12)에 잘 접착되도록 한다.Next, an adhesive layer (not shown) is formed on the interlayer insulating film 12 so that the lower electrode Pt film 14 formed in a subsequent process is well adhered to the interlayer insulating film 12.

그 다음, 상기 접착층 상부에 하부전극용 Pt막(14)을 형성한다.Next, a Pt film 14 for lower electrodes is formed on the adhesive layer.

그리고, 상기 하부전극용 Pt막(14) 상부에 제1감광막(16)을 1000∼5000Å 두께로 형성한다. (도 2a참조)A first photosensitive film 16 is formed on the lower electrode Pt film 14 to have a thickness of 1000 to 5000 Å. (See Figure 2A)

다음, 상기 제1감광막(16)에 붕소, 인 등의 이온을 주입하는 임플란트공정을 실시하여 상기 제1감광막(16)을 상기 하부전극용 Pt막(14)과 높은 식각선택비를 갖게 한다. 이때, 상기 임플란트공정은 상기 제1감광막(16) 상부에 10¹³∼ 10¹⁵/㎠의 도즈량과 1 ∼ 100keV의 이온주입에너지를 사용하여 1000 ∼ 4000 Å 두께가 되도록 실시한다. (도 2b참조)Next, an implant process of injecting ions such as boron and phosphorus into the first photosensitive layer 16 is performed to make the first photosensitive layer 16 have a high etching selectivity with the lower electrode Pt layer 14. In this case, the implant process is performed to the thickness of 1000 ~ 4000 kHz on the first photosensitive film 16 using a dose amount of 10 ¹³ ~ 10 ¹⁵ / ㎠ and ion implantation energy of 1 ~ 100keV. (See Figure 2b)

그 다음, 상기 제1감광막(16) 상부에 제2감광막(18)을 형성한다. 여기서, 상기 제2감광막(18)과 제1감광막(16)의 적층구조로 후속 식각공정시 감광막의 높이에 따라 식각선택비를 다르게 조절할 수 있다. (도 2c참조)Next, a second photoresist film 18 is formed on the first photoresist film 16. In this case, the stacking structure of the second photoresist layer 18 and the first photoresist layer 16 may be differently adjusted according to the height of the photoresist layer during the subsequent etching process. (See FIG. 2C)

다음, 하부전극용 마스크를 노광마스크로 사용하여 상기 제2감광막(18)과 제1감광막(16)을 노광 및 현상하여 패터닝한다. (도 2d참조)Next, the second photoresist film 18 and the first photoresist film 16 are exposed and developed using a lower electrode mask as an exposure mask. (See FIG. 2D)

그 다음, 상기 제2감광막(18) 및 제1감광막(16)을 식각마스크로 사용하여 상기 하부전극용 Pt(14)을 식각한다. 이때, 상기 식각공정시 O₂가 포함된 레시피(recipe)를 사용하여 초기에 상기 하부전극용 Pt막(14)이 식각되는 동안 상기 제2감광막(18)의 많은 양이 식각되도록한다.Next, the Pt 14 for the lower electrode is etched using the second photosensitive film 18 and the first photosensitive film 16 as an etching mask. At this time, a large amount of the second photoresist layer 18 is etched while the lower electrode Pt layer 14 is initially etched by using a recipe containing O ₂ during the etching process.

상기 식각공정이 끝난 후, 상기 제1감광막(16)이 남아 있는 두께 만큼 식각잔류물이 상기 제1감광막(16)의 측벽에 형성된다. (도 2e, 도 2f참조)After the etching process is finished, etching residues are formed on the sidewalls of the first photoresist layer 16 to the thickness of the first photoresist layer 16. (See FIG. 2E, FIG. 2F)

이상에서 설명한 바와 같이 본 발명에 따른 FeRAM의 캐패시터 제조방법은, 전극물질 상부에 제1감광막을 형성하고 이온을 주입하여 상기 전극물질과의 식각선택비를 높이고, 그 상부에 보통의 제2감광막을 형성한 후 노광 및 현상공정으로 패터닝한 다음, 상기 제2, 제1감광막 패턴을 식각마스크로 사용하여 상기 전극물질을 식각함으로써 식각공정후 식각잔류물로 형성된 사이드월 펜스의 높이를 낮춰 후속 공정을 용이하게 하고 그에 따른 소자의 특성 및 신뢰성을 향상시키는 이점이 있다.As described above, in the FeRAM capacitor manufacturing method according to the present invention, the first photoresist film is formed on the electrode material and the ions are implanted to increase the etching selectivity with the electrode material, and the normal second photoresist film is formed thereon. After forming, patterning is performed by exposure and development processes, and then the electrode material is etched using the second and first photoresist pattern as an etching mask to lower the height of the sidewall fence formed of the etch residue after the etching process. There is an advantage to facilitate and thereby improve the characteristics and reliability of the device.

Claims

In the capacitor manufacturing method of FeRAM,

Forming an interlayer insulating film on the semiconductor substrate on which a predetermined lower structure is formed;

Forming an electrode material on the interlayer insulating film;

Forming a first photoresist film on the electrode material;

Implanting ions into the first photosensitive film to increase an etch selectivity with the electrode material;

Forming a second photoresist film on the first photoresist film;

Exposing and developing the second photoresist film and the first photoresist film using a mask for a charge storage electrode;

And etching the electrode material using the second photoresist film and the first photoresist film as an etching mask.

The method of claim 1,

The first photosensitive film is a capacitor manufacturing method of FeRAM, characterized in that formed to a thickness of 1000 ~ 5000Å.

The method of claim 1,

The ion implantation process is a FeRAM capacitor manufacturing method characterized in that the 10 ¹³ ~ 10 ¹⁵ / ㎠ dose of boron or phosphorus ion using 1 ~ 100keV ion implantation energy.

The method according to claim 1 or 3,

A method for manufacturing a capacitor of FeRAM, characterized in that the ion implantation region formed by the ion implantation process has a thickness of 1000 ~ 4000 Å.

The method of claim 1,

The etching process is a capacitor manufacturing method of FeRAM, characterized in that carried out using a recipe containing O ₂ .