KR20000025528A - Method of electrical interlayer connection of multi-layered printed circuit board - Google Patents
Method of electrical interlayer connection of multi-layered printed circuit board Download PDFInfo
- Publication number
- KR20000025528A KR20000025528A KR1019980042643A KR19980042643A KR20000025528A KR 20000025528 A KR20000025528 A KR 20000025528A KR 1019980042643 A KR1019980042643 A KR 1019980042643A KR 19980042643 A KR19980042643 A KR 19980042643A KR 20000025528 A KR20000025528 A KR 20000025528A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- via hole
- layers
- printed circuit
- circuit board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 다층 인쇄 회로 기판의 층간 전기 접속 방법에 관한 것으로, 특히 제1층, 제2층 및 제3층을 동시에 전기적으로 접속시키기 위한 층간 비아 홀 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interlayer electrical connection method of a multilayer printed circuit board, and more particularly, to an interlayer via hole manufacturing method for simultaneously electrically connecting a first layer, a second layer, and a third layer.
다층 인쇄 회로 기판에서는, 패턴 형성된 인쇄 회로를 지니고 있는 각층을 수직으로 전기 접속시키기 위하여 층간 절연물에 비아 홀을 형성하고, 비아 홀 내벽에 도전막을 전기 도금하거나 도전 물질을 페이스(paste)하는 방식을 사용하고 있다.In a multilayer printed circuit board, a via hole is formed in an interlayer insulator to electrically connect each layer having a patterned printed circuit, and an electroplated conductive film or a paste is pasted on the inner wall of the via hole. Doing.
그런데, 다층 인쇄 회로 기판은 단위 면적당 장착되는 소자의 밀도가 증가함에 따라, 2개 층 배선 사이의 전기 접속 뿐 아니라 3개 층 이상의 다층 인쇄 회로를 동시에 전기적으로 접속하기 위한 방법이 연구되고 있다.However, as the density of devices mounted per unit area of a multilayer printed circuit board increases, a method for simultaneously electrically connecting three or more layers of multilayer printed circuits as well as electrical connections between two layer wirings has been studied.
일반적으로, 다층 인쇄 회로 기판에서 비아 홀을 형성하기 위해서는 레이저 드릴링 또는 플라즈마 식각 방식으로 천공하게 되는데, 3개 층 이상의 인쇄 회로 층을 수직 방향으로 비아 홀을 통해 전기적으로 접속하기 위해서는 제1층과, 제2층 사이에 비아 홀을 형성하고 전기 도금막을 도포한 후에, 다시 제2층과 제3층에 비아 홀을 형성하고 전기적으로 접속하는 기술을 사용하여 왔다.In general, in order to form via holes in a multilayer printed circuit board, the holes are drilled by laser drilling or plasma etching. In order to electrically connect three or more printed circuit layers through the via holes in a vertical direction, the first layer may include: After forming the via holes between the second layers and applying the electroplating film, a technique of forming via holes in the second layer and the third layer and electrically connecting them again has been used.
다층 인쇄 회로 기판의 제조에 있어서 3개 층 이상의 인쇄 회로를 동시에 수직 방향으로 전기 접속을 하기 위하여 사용되고 있는 종래 기술을 첨부 도면 제1a도 내지 제1c도를 참조하여 설명하면 다음과 같다.In the manufacture of a multilayer printed circuit board, a conventional technique used to make electrical connections of three or more layers of printed circuits at the same time in the vertical direction will be described with reference to FIGS. 1A to 1C.
제1a도에 나타낸 종래 기술에 따르면, 제2층의 인쇄 회로 패턴(10)과 제3층의 인쇄 회로 패턴(11)이 비아 홀의 내벽에 도금된 동박(copper film)에 의해 전기적으로 접속되어 있다. 한편, 제1b도를 참조하면 전기적으로 접속되어 있는 제2층 및 제3층에 대하여 추가로 전기 접속을 하고자 하는 제1층의 동박을 습식 화학 부식 공정을 통하여 형성된 패턴(12)에 레이저 드릴링 방식으로 비아 홀 부분의 에폭시를 제거한다. 이어서, 제1c도에 도시한 바와 같이 구리 도금을 진행함으로써 제1층, 제2층 및 제3층간을 전기적으로 도통시키게 된다.According to the prior art shown in FIG. 1A, the printed circuit pattern 10 of the second layer and the printed circuit pattern 11 of the third layer are electrically connected by a copper film plated on the inner wall of the via hole. . Meanwhile, referring to FIG. 1B, laser drilling is performed on the pattern 12 formed through the wet chemical corrosion process on the copper foil of the first layer to be electrically connected to the second and third layers that are electrically connected. To remove the epoxy from the via hole. Subsequently, as shown in FIG. 1C, copper plating is performed to electrically conduct the first layer, the second layer, and the third layer.
그러나, 전술한 대로 종래 기술에 의한 3개 층 배선의 전기 접속을 위한 제조 방법은, 제2층 상부에 비아 홀 형성을 위하여 레이저 드릴링을 수행하는 단계; 제2층과 제3층의 전기 접속을 위한 구리 도금을 수행하는 단계; 제1층 상부에 비아 홀 형성을 위한 레이저 드릴링을 수행하는 단계; 제1층과 제2층의 전기 접속을 위한 구리 도금을 수행하는 단계 등을 반복적으로 수행해야 하는 공정 상의 복잡성이 있다.However, as described above, the manufacturing method for the electrical connection of the three-layer wiring according to the prior art comprises the steps of: performing laser drilling to form via holes on the second layer; Performing copper plating for electrical connection of the second layer and the third layer; Performing laser drilling to form via holes on top of the first layer; There is a complexity in the process of repeatedly performing the copper plating for the electrical connection between the first layer and the second layer.
따라서, 본 발명의 제1 목적은 3개 층 이상의 인쇄 회로를 전기적으로 접속하기 위한 다층 인쇄 회로 기판의 층간 비아 홀 제조 방법을 제공하는데 있다.Accordingly, a first object of the present invention is to provide a method for manufacturing an interlayer via hole of a multilayer printed circuit board for electrically connecting a printed circuit of three or more layers.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 3개 층 이상의 인쇄 회로를 전기적으로 접속하기 위한 층간 비아 홀 제조 단계를 단순화하여, 단지 1회의 레이저 드릴링 단계와 1회의 구리 도금 단계로서 3개 층 이상의 인쇄 회로를 동시에 전기 접속할 수 있는 층간 비아 홀 제조 방법을 제공하는데 있다.In addition to the first object, the second object of the present invention is to simplify the manufacturing of the interlayer via hole for electrically connecting three or more layers of printed circuits, so that only one laser drilling step and one copper plating step An interlayer via hole manufacturing method capable of simultaneously electrically connecting two or more printed circuits is provided.
제1a도 내지 제1c도는 종래 기술에 따른 다층 인쇄 회로 기판의 층간 비아 홀 제조 방법을 나타낸 단면도.1A to 1C are cross-sectional views showing a method for manufacturing an interlayer via hole of a multilayer printed circuit board according to the prior art.
제1a도 내지 제2g도는 본 발명에 따른 다층 인쇄 회로 기판의 층간 비아 홀 제조 방법을 나타낸 단면도.1A to 2G are cross-sectional views showing a method for manufacturing an interlayer via hole of a multilayer printed circuit board according to the present invention.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
50 : 에폭시 또는 글래스 파이버50: epoxy or glass fiber
51 : 동박51: copper foil
61 : RCC61: RCC
상기 목적을 달성하기 위하여 본 발명은 다층 인쇄 회로 기판의 층간 비아 홀 제조 방법에 있어서, 제2층, 제3층, 제4층, 제5층으로 구성된 4층 인쇄 회로 기판을 형성하는 단계; 제1층 제2층 및 제3층을 전기적으로 접속하기 위하여 비아 홀을 형성하고자 하는 제2층 패드의 중심 부위의 동박과 함께 상기 제2층 및 제5층의 회로와 패드를 부식시키는 단계; 상기 결과물에 절연막과 동박을 고온 고압으로 적층하여 제1층 및 제6층을 형성하는 단계; 상기 제1층 및 제6층의 동박을 층간 비아 홀을 형성하고자 하는 소정의 패턴에 따라 부식하는 단계; 상기 층간 비아 홀을 형성하고자 동박이 부식된 부위에 레이저빔을 조사함으로써 에폭시를 제거하는 단계; 전기 접속을 위하여 제1층, 제2층 및 제3층에 형성된 층간 비아 홀 내벽에 전기 도금을 통하여 동박을 도포하는 단계를 구비하는 것을 특징으로 하는 다층 인쇄 회로 기판의 층간 비아 홀 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method for manufacturing an interlayer via hole of a multilayer printed circuit board, comprising: forming a four-layer printed circuit board including a second layer, a third layer, a fourth layer, and a fifth layer; Corroding the circuits and pads of the second and fifth layers together with the copper foil of the central portion of the second layer pad to which the via holes are to be formed to electrically connect the first and second layers; Stacking an insulating film and a copper foil at high temperature and high pressure on the resultant to form a first layer and a sixth layer; Corroding the copper foils of the first and sixth layers according to a predetermined pattern to form interlayer via holes; Removing the epoxy by irradiating a laser beam to a portion where copper foil has been corroded to form the interlayer via hole; A method of manufacturing an interlayer via hole of a multilayer printed circuit board, the method comprising: applying copper foil to the inner wall of the interlayer via hole formed in the first layer, the second layer, and the third layer for electrical connection. do.
이하, 본 발명에 따른 다층 인쇄 회로 기판의 층간 비아 홀 제조 방법의 양호한 실시예를 첨부하는 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of a method for manufacturing an interlayer via hole of a multilayer printed circuit board according to the present invention will be described in detail.
제2a도 내지 제2g도는 본 발명에 따른 다층 인쇄 회로 기판의 층간 비아 홀 제조 공정의 순서를 나타낸 도면이다. 제2a도를 참조하면, 제1 절연막(50) 상부 및 하부에 제1 도전막(51)을 패턴 형성함으로써 다층 인쇄 회로 기판의 제3층(51) 및 제4층(52)을 형성한다. 본 발명에 따른 양호한 실시예로서, 상기 제1 절연막(50)은 에폭시(epoxy) 및 글래스 파이버(glass fiber)로 구성된 절연막을 사용할 수 있고, 상기 제1 도전막은 동박(copper film)을 사용할 수 있다.2A to 2G are diagrams showing a procedure of an interlayer via hole manufacturing process of a multilayer printed circuit board according to the present invention. Referring to FIG. 2A, the third conductive layer 51 and the fourth layer 52 of the multilayer printed circuit board are formed by patterning the first conductive layer 51 on the upper and lower portions of the first insulating layer 50. According to a preferred embodiment of the present invention, the first insulating film 50 may use an insulating film composed of epoxy and glass fiber, and the first conductive film may use a copper film. .
또한, 본 발명에 따른 바람직한 실시예로서, 상기 제1 도전막이 접착된 제1 절연막은, 에폭시 및 글래스 파이버(glass fiber)로 구비된 절연층 상부 및 하부에 동박이 접착된 CCL(copper clad laminate)을 사용할 수 있다. 이어서, 제2 절연막(55, 56) 및 제2 도전막(53, 54)을 고온 고압으로 적층함으로써 제2층(53)과 제5층(54)을 갖춘 4층 인쇄 회로 기판을 제작한다.In addition, as a preferred embodiment of the present invention, the first insulating film to which the first conductive film is bonded is a copper clad laminate (CCL) in which copper foil is bonded to the upper and lower portions of the insulating layer made of epoxy and glass fiber. Can be used. Next, a four-layer printed circuit board having the second layer 53 and the fifth layer 54 is produced by laminating the second insulating films 55 and 56 and the second conductive films 53 and 54 at high temperature and high pressure.
제2b도는 본 발명에 따른 양호한 실시예로서, 제2층 및 제5층의 동박을 선택적으로 부식시키는 공정 단계를 나타낸 도면이다. 제2b도를 참조하면, 제2층 및 제5층의 회로와 패드를 선택적으로 부식시킬 때 제1층, 제2층 및 제3층 비아 홀의 제2층 패드의 중심 부위(60)의 동박을 함께 부식시킨다.Figure 2b is a preferred embodiment according to the present invention, showing the process steps to selectively corrode the copper foil of the second layer and the fifth layer. Referring to FIG. 2B, the copper foil of the center portion 60 of the pad of the second layer of the first layer, the second layer, and the third layer via hole is subjected to selective corrosion of the circuits and the pads of the second and fifth layers. Corrode together.
제2c도는 제1층 및 제6층 회로를 형성하기 위하여 제3 절연막(61, 62) 및 제3 도전막(63, 64)을 고온 고압으로 적층하는 공정 단계를 나타낸 도면이다. 제2c도를 참조하면, 본 발명에 따른 바람직한 실시예로서 상기 제3 절연막(61, 62) 및 제3 도전막(63, 64)은 RCC(resin coated copper) 또는 PREPREG(글래스 파이버에 반경화 수지가 침지 되어 있는 물질)을 사용하여 적층할 수 있다.FIG. 2C is a diagram illustrating a process step of stacking the third insulating layers 61 and 62 and the third conductive layers 63 and 64 at high temperature and high pressure to form the first and sixth layer circuits. Referring to FIG. 2C, as a preferred embodiment of the present invention, the third insulating layers 61 and 62 and the third conductive layers 63 and 64 may be made of resin coated copper (RCC) or PREPREG (cured resin in glass fiber). Can be laminated using).
제2d도는 본 발명에 따른 바람직한 실시예로서, 선택적 부식에 의해 제2층, 제3층, 제4층, 제5층이 형성된 CCL에 대해 RCC 또는 PREPREG(61, 62)와 동박(63, 64)을 적층 완료한 단계를 나타낸 도면이다.Figure 2d is a preferred embodiment according to the invention, RCC or PREPREG (61, 62) and copper foil (63, 64) for the CCL formed second, third, fourth, fifth layer by selective corrosion ) Shows a step of laminating.
제2e도는 선택적 부식 방법으로 레이저 비아를 형성할 위치에 제1층 및 제6층의 동박을 부식하는 공정 단계를 나타낸 도면이다. 제2e도를 참조하면 제1층과 제2층을 접속하기 위한 비아 콘택 창(70)과, 제1층과 제3층을 전기 접속하기 위한 비아 콘택 창(71)과, 제1층·제2층·제3층을 동시에 전기 접속하기 위한 비아 콘택 창(72)이 동시에 형성되고 있음을 알 수 있다.FIG. 2E illustrates a process step of corroding the copper foils of the first and sixth layers at positions where a laser via is to be formed by a selective corrosion method. Referring to FIG. 2E, a via contact window 70 for connecting the first layer and the second layer, a via contact window 71 for electrically connecting the first layer and the third layer, and the first layer and the first layer It can be seen that the via contact window 72 for simultaneously electrically connecting the second layer and the third layer is formed.
제2f도는 본 발명에 따른 양호한 실시예로서 선택적 부식 방법으로 형성된 비아 콘택 창에 CO2레이저빔을 조사함으로써 비아 홀 부분의 에폭시를 제거하는 공정 단계를 나타낸 도면이다.FIG. 2F illustrates a process step for removing epoxy in a portion of a via hole by irradiating a CO 2 laser beam to a via contact window formed by a selective corrosion method as a preferred embodiment according to the present invention.
제2g도는 내층의 동박(73, 74, 75, 76)과 외층의 동박(77)을 전기적으로 접속하기 위해 형성된 층간 비아 홀 및 외층 동박 전면에 제4 도전막(78)을 도포한 공정 단계를 나타낸 도면이다. 본 발명의 바람직한 실시예에 따라, 제4 도전막(78)은 구리 도금을 또는 구리 페이스트(paste) 공정을 통하여 형성할 수 있다.FIG. 2G illustrates a process step in which the fourth conductive film 78 is applied to the entire interlayer via hole and the outer layer copper foil formed to electrically connect the inner layer copper foils 73, 74, 75, 76 and the outer layer copper foil 77. The figure shown. According to a preferred embodiment of the present invention, the fourth conductive film 78 may be formed through copper plating or a copper paste process.
제2g도를 참조하면, 제1층과 제2층(73), 제1층과 제3층(74), 제1층·제2층·제3층(75)을 동시에 연결하는 본 발명의 비아 홀 제조 방법은 종래 기술과 달리 추가 공정 없이 1회의 비아 형성 및 구리 도금으로 다층 인쇄 회로를 접속할 수 있다. 또한, 전술한 본 발명의 비아 홀 제조 방법을 확장하면, 다층 인쇄 회로 기판에 대해서 3개층 이상의 인쇄 회로를 1회의 비아 형성 공정과 구리 도금 공정으로 접속할 수 있다.Referring to FIG. 2G, the first layer and the second layer 73, the first layer and the third layer 74, and the first layer, the second layer, and the third layer 75 of the present invention are simultaneously connected. Unlike the prior art, the method for manufacturing a via hole can connect a multilayer printed circuit with one via formation and copper plating without further processing. In addition, when the above-described method for manufacturing a via hole of the present invention is extended, three or more printed circuits can be connected to a multilayer printed circuit board in one via formation process and a copper plating process.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously changed, substituted, and changed without departing from the spirit or scope of the invention described in the claims.
이상과 같은 본 발명에 따른 다층 인쇄 회로 기판의 층간 비아 제조 방법은, 제1층 제2층 및 제3층을 전기적으로 접속하기 위하여 비아 홀을 형성하고자 하는 제2층 패드의 중심 부위의 동박과 함께 상기 제2층 및 제5층의 회로와 패드를 부식시킨 후에, 층간 비아 홀을 형성하기 위하여 동박이 부식된 부위에 레이저빔을 조사함으로써 에폭시를 제거하는 단계와 전기 접속을 위하여 제1층, 제2층 및 제3층에 형성된 층간 비아 홀 내벽에 전기 도금을 통하여 동박을 도포하는 단계를 단지 1회의 레이저 드릴링 단계와 구리 도금 단계로 구성함으로써, 다층 인쇄 회로 기판 제조 공정 단계를 단순화함으로써, 다층 인쇄 회로 기판 생산 원가 절감 효과 및 생산 수율 향상 효과를 기대할 수 있다.The method for manufacturing an interlayer via of a multilayer printed circuit board according to the present invention as described above includes a copper foil of a center portion of a pad of a second layer to form a via hole in order to electrically connect the first layer to the second layer and the third layer. After corroding the circuits and pads of the second and fifth layers together, removing the epoxy by irradiating a laser beam to the corroded portions of the copper foil to form an interlayer via hole; The application of copper foil to the inner wall of the interlayer via hole formed in the second and third layers by electroplating consists of only one laser drilling step and copper plating step, thereby simplifying the multilayer printed circuit board manufacturing process step, We can expect the cost savings of printed circuit board production and the improvement of production yield.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980042643A KR100294157B1 (en) | 1998-10-13 | 1998-10-13 | Manufacturing method for interconnecting multilayer circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980042643A KR100294157B1 (en) | 1998-10-13 | 1998-10-13 | Manufacturing method for interconnecting multilayer circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000025528A true KR20000025528A (en) | 2000-05-06 |
KR100294157B1 KR100294157B1 (en) | 2001-11-22 |
Family
ID=19553777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980042643A KR100294157B1 (en) | 1998-10-13 | 1998-10-13 | Manufacturing method for interconnecting multilayer circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100294157B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030016515A (en) * | 2001-08-21 | 2003-03-03 | 주식회사 코스모텍 | method for producing build-up multi-layer printed circuit board using a via filling |
KR100384769B1 (en) * | 2001-06-21 | 2003-05-23 | (주)포커스전자 | The method and closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor |
KR100432725B1 (en) * | 2001-09-11 | 2004-05-24 | 엘지전자 주식회사 | Hole filling method for PCB |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101018793B1 (en) * | 2008-12-19 | 2011-03-03 | 삼성전기주식회사 | Printed circuit board |
-
1998
- 1998-10-13 KR KR1019980042643A patent/KR100294157B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100384769B1 (en) * | 2001-06-21 | 2003-05-23 | (주)포커스전자 | The method and closed circuit board which has test zone hole which is formed on the printing circuit board for which printing circuit board which can be used as testing machine for semiconductor |
KR20030016515A (en) * | 2001-08-21 | 2003-03-03 | 주식회사 코스모텍 | method for producing build-up multi-layer printed circuit board using a via filling |
KR100432725B1 (en) * | 2001-09-11 | 2004-05-24 | 엘지전자 주식회사 | Hole filling method for PCB |
Also Published As
Publication number | Publication date |
---|---|
KR100294157B1 (en) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4551730B2 (en) | Multilayer core substrate and manufacturing method thereof | |
JP2017143254A (en) | Wiring board having lamination and embedded capacitor and manufacturing method | |
US5142775A (en) | Bondable via | |
KR102488164B1 (en) | Printed circuit boards having profiled conductive layer and methods of manufacturing same | |
KR100349119B1 (en) | A printed circuit board and method of fabricating thereof | |
JP2001053188A (en) | Method for manufacturing multilayer wiring board | |
JP3596374B2 (en) | Manufacturing method of multilayer printed wiring board | |
KR100294157B1 (en) | Manufacturing method for interconnecting multilayer circuit board | |
KR100699240B1 (en) | Chip embedded PCB and method of the same | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
JPS63241995A (en) | Multilayer printed circuit board and manufacture of the same | |
US20010004489A1 (en) | Printed circuit boards with solid interconnect and method of producing the same | |
JPH10261854A (en) | Printed wiring board and manufacturing method thereof | |
KR100274662B1 (en) | Method for manufacturing interlayer vias of multilayer printed circuit boards | |
JP4802402B2 (en) | High-density multilayer build-up wiring board and manufacturing method thereof | |
JP3179564B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JPH07221460A (en) | Manufacture of multilater printed wiring board | |
JP3881528B2 (en) | Wiring board and manufacturing method thereof | |
JP4480693B2 (en) | Wiring board and manufacturing method thereof | |
JP3881523B2 (en) | Wiring board and manufacturing method thereof | |
JPH1041623A (en) | Metal core printed circuit board and manufacturing method therefor | |
JPH11126965A (en) | Manufacture of printed board | |
TW566070B (en) | Structure and manufacture of multi-layer board | |
JPH06302959A (en) | Manufacture of multilayer printed wiring board | |
JP2002319767A (en) | Multilayer printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |