KR20000019860U - A carrier recovery circuit - Google Patents
A carrier recovery circuit Download PDFInfo
- Publication number
- KR20000019860U KR20000019860U KR2019990006672U KR19990006672U KR20000019860U KR 20000019860 U KR20000019860 U KR 20000019860U KR 2019990006672 U KR2019990006672 U KR 2019990006672U KR 19990006672 U KR19990006672 U KR 19990006672U KR 20000019860 U KR20000019860 U KR 20000019860U
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- frequency
- output
- recovery circuit
- detector
- Prior art date
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 11
- 238000009825 accumulation Methods 0.000 abstract description 3
- 238000004891 communication Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000012050 conventional carrier Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
Abstract
본 고안은 통신칩 기술에 관한 것으로, 특히 반송파 주파수 복구 회로에 관한 것으로, 빠른 위상동기 획득 시간(lock acquisition time)을 가지며, 위상 로테이션 에러를 방지할 수 있는 반송파 주파수 복구 회로를 제공하는데 그 목적이 있다. 본 고안은 위상 검출기, 루프 필터, DCO를 구비한 통상의 디지털 PLL 회로에 주파수 검출기를 부가하여 주파수 검출기에 의해 입력 신호의 주파수를 먼저 러프(rough)하게 검출해내고 그 후 위상 검출기를 이용하여 미세한 위상의 차이를 검출하도록 함으로써 반송파 주파수를 보다 더 빠르고 정확하게 복구할 수 있도록 한다. 또한, 주파수 검출 영역의 데이터가 위상 축적(phase accumulation)에 영향을 주지 않도록 이를 제로(zero)로 세팅함으로써 위상동기를 획득한 후 위상 노이즈의 영향을 방지한다.The present invention relates to a communication chip technology, and more particularly to a carrier frequency recovery circuit, has a fast phase acquisition time (lock acquisition time), to provide a carrier frequency recovery circuit that can prevent phase rotation error have. The present invention adds a frequency detector to a conventional digital PLL circuit having a phase detector, a loop filter, and a DCO to roughly detect the frequency of the input signal by the frequency detector first, and then use the Detecting phase differences allows the carrier frequency to be recovered more quickly and accurately. In addition, by setting this to zero so that data in the frequency detection region does not affect phase accumulation, the influence of phase noise is prevented after acquiring phase synchronization.
Description
본 고안은 통신칩 기술에 관한 것으로, 특히 반송파 주파수 복구 회로에 관한 것이다.The present invention relates to a communication chip technology, and more particularly to a carrier frequency recovery circuit.
첨부된 도면 도 1은 종래의 반송파 주파수 복구 회로를 도시한 것으로, 기본적으로는 위상 검출기(phase detector)(10), 루프 필터(loop filter)(12), DCO(digital-controlled oscillator)(14)로 구성된 디지털 PLL(phase-locked loop) 구조를 가진다.1 is a diagram illustrating a conventional carrier frequency recovery circuit, and basically includes a phase detector 10, a loop filter 12, and a digital-controlled oscillator 14. It has a digital phase-locked loop (PLL) structure.
즉, 종래의 반송파 주파수 복구 회로는 입력 신호 IN의 위상과 일종의 회로내 주파수 생성기인 DCO(14)의 출력 신호의 위상간의 차이를 줄여 나감으로써 반송파 주파수를 복구하는 것이다.That is, the conventional carrier frequency recovery circuit recovers the carrier frequency by reducing the difference between the phase of the input signal IN and the phase of the output signal of the DCO 14, which is a kind of in-circuit frequency generator.
이러한 반송파 주파수 복구 회로에서 첫 번째로 고려되어야 하는 점은, 입력 신호 IN의 주파수와 DCO(14)의 출력 신호의 주파수는 그다지 큰 차이가 나지 않는다는 전제 조건이 있어야만 하고, 일반적으로 이를 위한 부가적인 회로가 첨가된다는 점이다. 두 번째로는, 반송파 주파수를 복구해낸 다음(즉, 위상동기(lock)를 획득한 이후)에도 위상 노이즈(phase noise)에 따라 위상 로테이션 에러(phase rotation error)가 발생할 수도 있다는 점이다.The first consideration in this carrier frequency recovery circuit is that there must be a precondition that the frequency of the input signal IN and the frequency of the output signal of the DCO 14 do not differ so much, and in general, an additional circuit for this purpose. Is added. Second, even after recovering the carrier frequency (that is, after acquiring phase lock), a phase rotation error may occur according to phase noise.
뿐만 아니라, 종래의 반송파 주파수 복구 회로는 위상동기를 획득하는데 많은 시간이 소요되는 단점이 있었다.In addition, the conventional carrier frequency recovery circuit has a disadvantage that it takes a long time to acquire the phase synchronization.
본 고안은 빠른 위상동기 획득 시간(lock acquisition time)을 가지며, 위상 로테이션 에러를 방지할 수 있는 반송파 주파수 복구 회로를 제공하는데 그 목적이 있다.The present invention aims to provide a carrier frequency recovery circuit having a fast lock acquisition time and preventing phase rotation error.
도 1은 종래의 반송파 주파수 복구 회로의 블럭 구성도.1 is a block diagram of a conventional carrier frequency recovery circuit.
도 2는 본 고안의 일 실시예에 따른 반송파 주파수 복구 회로의 블럭 구성도.2 is a block diagram of a carrier frequency recovery circuit according to an embodiment of the present invention;
도 3a는 BPSK(bi-phase shift keying) 방식을 나타낸 성상도.Figure 3a is a constellation showing a bi-phase shift keying (BPSK) method.
도 3b는 QPSK(quadrature-phase shift keying) 방식을 나타낸 성상도.Figure 3b is a constellation showing a quadrature-phase shift keying (QPSK) method.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
20 : 위상 검출기 22 : 루프 필터20: phase detector 22: loop filter
24 : DCO 30 : 주파수 검출기24: DCO 30: Frequency Detector
32 : 저역통과 필터 34 : 멀티플렉서32 low pass filter 34 multiplexer
36 : 덧셈기36: adder
상기 목적을 달성하기 위한 본 고안의 반송파 주파수 복구 회로는, 위상 검출기, 루프 필터, 전압제어 발진기를 구비한 반송파 주파수 복구 회로에 있어서, 수신된 입력 신호와 피드백된 상기 전압제어 발진기의 출력을 입력받아 주파수 차이를 검출하기 위한 주파수 검출기; 상기 주파수 검출기로부터 출력된 에러 신호를 입력받아 그를 축적하기 위한 저역통과 필터; 위상동기 획득 신호에 제어받아 상기 저역통과 필터의 출력 또는 제로값을 선택적으로 출력하기 위한 다중화 수단; 및 상기 다중화 수단의 출력과 상기 루프 필터의 출력을 가산하기 위한 가산 수단을 더 구비한다.The carrier frequency recovery circuit of the present invention for achieving the above object is a carrier frequency recovery circuit including a phase detector, a loop filter, and a voltage controlled oscillator, and receives a received input signal and an output of the fed back voltage controlled oscillator. A frequency detector for detecting a frequency difference; A low pass filter for receiving an error signal output from the frequency detector and accumulating the error signal; Multiplexing means for selectively outputting the low pass filter's output or zero value under control of a phase-locked acquisition signal; And adding means for adding the output of the multiplexing means and the output of the loop filter.
본 고안은 위상 검출기, 루프 필터, DCO를 구비한 통상의 디지털 PLL 회로에 주파수 검출기를 부가하여 주파수 검출기에 의해 입력 신호의 주파수를 먼저 러프(rough)하게 검출해내고 그 후 위상 검출기를 이용하여 미세한 위상의 차이를 검출하도록 함으로써 반송파 주파수를 보다 더 빠르고 정확하게 복구할 수 있도록 한다. 또한, 주파수 검출 영역의 데이터가 위상 축적(phase accumulation)에 영향을 주지 않도록 이를 제로(zero)로 세팅함으로써 위상동기를 획득한 후 위상 노이즈의 영향을 방지한다.The present invention adds a frequency detector to a conventional digital PLL circuit having a phase detector, a loop filter, and a DCO to roughly detect the frequency of the input signal by the frequency detector first, and then use the Detecting phase differences allows the carrier frequency to be recovered more quickly and accurately. In addition, by setting this to zero so that data in the frequency detection region does not affect phase accumulation, the influence of phase noise is prevented after acquiring phase synchronization.
이하, 본 고안이 속한 기술분야에서 통상의 지식을 가진 자가 본 고안을 보다 용이하게 실시할 수 있도록 하기 위하여 본 고안의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
첨부된 도면 도 2는 본 고안의 일 실시예에 따른 반송파 주파수 복구 회로를 도시한 것으로, 위상 검출기(20), 루프 필터(22), DCO(24)를 구비한 통상의 PLL 회로에 주파수 검출기(30), 저역통과 필터(32), 멀티플렉서(34), 덧셈기(36)를 더 부가한 구성을 가지고 있다.2 is a view illustrating a carrier frequency recovery circuit according to an embodiment of the present invention, and includes a frequency detector (PID) in a conventional PLL circuit having a phase detector 20, a loop filter 22, and a DCO 24. 30), the low pass filter 32, the multiplexer 34, and the adder 36 is further added.
주파수 검출기(30)는 위상 검출기(20)와 함께 입력 신호 IN과 DCO(24)의 출력을 입력으로 하며, 저역통과 필터(32)는 주파수 검출기(30)의 출력을 입력으로 한다.The frequency detector 30 receives the output of the input signal IN and the DCO 24 together with the phase detector 20, and the low pass filter 32 receives the output of the frequency detector 30.
또한, 멀티플렉서(34)는 위상동기 획득 신호 LOCK를 제어 신호로 하며, 저역통과 필터(32)의 출력과 '0'(zero)을 입력으로 한다.In addition, the multiplexer 34 uses the phase synchronization acquisition signal LOCK as a control signal, and inputs the output of the low pass filter 32 and '0' (zero).
그리고, 덧셈기(36)는 루프 필터(22)의 출력과 멀티플렉서(34)의 출력을 가산하며, DCO(24)는 그 값을 입력으로 한다.The adder 36 adds the output of the loop filter 22 and the output of the multiplexer 34, and the DCO 24 takes the value as an input.
이하, 상기의 구성을 가지는 회로의 동작을 설명한다.The operation of the circuit having the above configuration will be described below.
우선 주파수 검출기(30)는 피드백된 DCO(24)의 출력과 입력 신호 IN을 입력 받아 두 신호의 주파수 차이에 해당하는 에러 신호를 출력한다. 저역통과 필터(32)는 주파수 검출기(30)로부터 에러 신호를 입력 받아 그를 축적(accumulation)하게 된다.First, the frequency detector 30 receives an output of the fed back DCO 24 and an input signal IN and outputs an error signal corresponding to a frequency difference between the two signals. The low pass filter 32 receives an error signal from the frequency detector 30 and accumulates it.
저역통과 필터(32)의 출력은 덧셈기(36)를 통해 루프 필터(22)의 출력과 가산되어 DCO(24)로 입력된다.The output of the low pass filter 32 is added to the DCO 24 through the adder 36 with the output of the loop filter 22.
즉, 본 고안은 주파수 검출기(30)와 저역통과 필터(32)를 포함하는 피드백 루프를 더 부가함으로써 입력 신호 IN의 주파수를 러프하게나마 검출해 낼 수 있다.That is, the present invention can roughly detect the frequency of the input signal IN by further adding a feedback loop including the frequency detector 30 and the low pass filter 32.
이러한 상태에서 위상 검출기(20)와 루프 필터(22)는 미세한 위상의 차이를 검출하도록 함으로써 보다 빠른 시간에 위상동기를 획득할 수 있게 된다.In this state, the phase detector 20 and the loop filter 22 can detect the phase difference so that phase synchronization can be obtained at a faster time.
이처럼 일단 위상동기를 획득하고 나면, 주파수 검출 영역의 데이터를 제로로 세팅하여 주파수 검출 영역의 데이터가 위상 축적에 영향을 주지 않도록 한다. 즉, 위상동기 신호 LOCK가 액티브 상태일 경우, 멀티플렉서(34)는 '0'을 출력하게 된다.Once phase synchronization is thus obtained, the data in the frequency detection region is set to zero so that the data in the frequency detection region does not affect phase accumulation. That is, when the phase synchronization signal LOCK is in an active state, the multiplexer 34 outputs '0'.
이하, 첨부된 도면 도 3a 및 도 3b를 참조하여 상기 회로의 전반적인 동작을 설명한다.Hereinafter, the overall operation of the circuit will be described with reference to FIGS. 3A and 3B.
먼저 BPSK(bi-phase shift keying)의 경우를 들어 설명하면, 도 3a에서 흐린 색으로 표시된 부분은 주파수 검출 영역을 나타내며, 짙은 색으로 표시된 부분은 위상 검출 영역을 나타낸다. 주파수 검출 영역은 디코딩되기 위한 값의 위상과 비교해 볼 때 위상 검출 영역에 비해 상당한 차이가 나며 이 영역의 차이를 줄이려고 함으로써 DCO(24)의 출력 신호의 주파수를 입력 신호 IN의 주파수에 러프하게 맞추어 나갈 수 있게 된다. 그 후 위상 검출 영역에서의 차이, 즉 위상차를 줄임으로써 반송파 주파수를 완전히 복구해게 된다. 이러한 방법으로 반송파 주파수를 복구해 나감으로써 기존의 반송파 복구 회로에 비해 빠른 획득 시간을 보장할 수 있게 된다. 이러한 개념을 QPSK(quadrature-phase shift keying)로 확장한 것을 도면 도 3b에 도시하였다.First, a case of bi-phase shift keying (BPSK) will be described. In FIG. 3A, a portion indicated in dim color represents a frequency detection region, and a portion indicated in dark color represents a phase detection region. The frequency detection area is considerably different from the phase detection area when compared with the phase of the value to be decoded, and the frequency of the output signal of the DCO 24 is roughly adjusted to the frequency of the input signal IN by reducing the difference. It becomes possible. The carrier frequency is then fully recovered by reducing the difference in the phase detection region, i.e., the phase difference. By recovering the carrier frequency in this way, it is possible to guarantee a fast acquisition time compared to the conventional carrier recovery circuit. An extension of this concept to quadrature-phase shift keying (QPSK) is shown in Figure 3b.
그리고, 이렇게 위상동기를 획득한 다음에는 위상 검출 영역의 데이터가 위상 노이즈에 의해 다른 디시젼(decision) 영역으로 넘어가게 될 확률이 높기 때문에 위상 로테이션 에러를 방지하기 위하여 주파수 검출 영역의 데이터를 제로(zero)로 먹싱(muxing)하도록 한다.After the phase synchronization is obtained, since the data of the phase detection region is more likely to be transferred to another decision region due to phase noise, the data of the frequency detection region is zero (zero) to prevent the phase rotation error. Mux to zero.
이상에서 설명한 본 고안은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 고안의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
전술한 본 고안은 반송파 주파수를 복구해 내는 과정에 있어 종래기술에 비해 빠른 위상동기 획득시간을 확보할 수 있으며, 위상동기를 획득한 후 위상 노이즈에 영향 받기 쉬운 부분을 제로로 세팅해 줌으로써 위상 로테이션 에러를 방지하는 효과가 있다.The present invention described above can secure the phase synchronization acquisition time faster than the prior art in the process of recovering the carrier frequency, and after the phase synchronization is obtained, the phase rotation is achieved by setting a part that is susceptible to phase noise to zero. This has the effect of preventing errors.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990006672U KR200286621Y1 (en) | 1999-04-22 | 1999-04-22 | A carrier recovery circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990006672U KR200286621Y1 (en) | 1999-04-22 | 1999-04-22 | A carrier recovery circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019860U true KR20000019860U (en) | 2000-11-25 |
| KR200286621Y1 KR200286621Y1 (en) | 2002-08-24 |
Family
ID=54761952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019990006672U KR200286621Y1 (en) | 1999-04-22 | 1999-04-22 | A carrier recovery circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200286621Y1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040004838A (en) * | 2002-07-05 | 2004-01-16 | 삼성전자주식회사 | Clock and data recovery circuit |
| KR100640827B1 (en) * | 2005-02-28 | 2006-11-06 | 엘지전자 주식회사 | Timing recovery apparatus and its method in digital broadcasting receiver |
| KR100680476B1 (en) * | 2000-06-30 | 2007-02-08 | 매그나칩 반도체 유한회사 | Phase locked loop having deifferencial frequency current converter |
-
1999
- 1999-04-22 KR KR2019990006672U patent/KR200286621Y1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680476B1 (en) * | 2000-06-30 | 2007-02-08 | 매그나칩 반도체 유한회사 | Phase locked loop having deifferencial frequency current converter |
| KR20040004838A (en) * | 2002-07-05 | 2004-01-16 | 삼성전자주식회사 | Clock and data recovery circuit |
| KR100640827B1 (en) * | 2005-02-28 | 2006-11-06 | 엘지전자 주식회사 | Timing recovery apparatus and its method in digital broadcasting receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| KR200286621Y1 (en) | 2002-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215207B2 (en) | Phase and frequency detection circuits for data communication systems | |
| US8300754B2 (en) | Clock and data recovery with a data aligner | |
| US7027544B2 (en) | Data clocked recovery circuit | |
| JPH09149019A (en) | Device to recover clock signal embedded in input data streamand its method | |
| KR100297156B1 (en) | Over-sampling type clock recovery circuit and the method of adjusting phsaes of clock signals thereof | |
| US6606365B1 (en) | Modified first-order digital PLL with frequency locking capability | |
| EP1397879A4 (en) | Clock recovery circuit | |
| KR200286621Y1 (en) | A carrier recovery circuit | |
| US5296820A (en) | Coherent demodulator preceded by non-coherent demodulator and automatic frequency control circuit | |
| US7532695B2 (en) | Clock signal extraction device and method for extracting a clock signal from data signal | |
| JPH08265384A (en) | Demodulator | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| KR100287887B1 (en) | Data/clock recovery circuit | |
| KR100389845B1 (en) | Device to synchronize digital receiver | |
| JP2584352B2 (en) | Interface circuit | |
| JPH06216769A (en) | Pll circuit and digital demodulation circuit provided with the same | |
| JP2974281B2 (en) | Data transmission device and transmission method | |
| JP2010074506A (en) | Clock regeneration circuit, demodulation circuit, receiving device, wireless communication system, and method of operating clock regeneration circuit | |
| JP3382892B2 (en) | Method and apparatus for detecting a frame synchronization pattern by digitally demodulating a phase modulated signal in hierarchical transmission | |
| JP3484750B2 (en) | Clock recovery circuit | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JP3427408B2 (en) | Clock recovery circuit | |
| JP2788795B2 (en) | Carrier recovery circuit | |
| JP3265052B2 (en) | Digital modulation wave demodulator | |
| KR100236329B1 (en) | Clock release circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |