KR20000015300A - Boosting voltage generator for a semiconductor memory - Google Patents

Boosting voltage generator for a semiconductor memory Download PDF

Info

Publication number
KR20000015300A
KR20000015300A KR1019980035128A KR19980035128A KR20000015300A KR 20000015300 A KR20000015300 A KR 20000015300A KR 1019980035128 A KR1019980035128 A KR 1019980035128A KR 19980035128 A KR19980035128 A KR 19980035128A KR 20000015300 A KR20000015300 A KR 20000015300A
Authority
KR
South Korea
Prior art keywords
oscillating
oscillation
signal
control signal
output
Prior art date
Application number
KR1019980035128A
Other languages
Korean (ko)
Other versions
KR100415101B1 (en
Inventor
권은선
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR10-1998-0035128A priority Critical patent/KR100415101B1/en
Publication of KR20000015300A publication Critical patent/KR20000015300A/en
Application granted granted Critical
Publication of KR100415101B1 publication Critical patent/KR100415101B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Abstract

PURPOSE: A boosting voltage generator for a semiconductor memory is provided, which generates a boosting voltage which is higher than a power supply voltage by a pumping of a charge. CONSTITUTION: The boosting voltage generator for a semiconductor memory comprises: a bank active signal detecting circuit (302) for activating a first control signal when two or more bank active signals are activated; an oscillating circuit (304) for generating first and second oscillating signals and selectively outputting the first or second oscillating signal according to the first control signal, including first and second oscillators (402)(404) and first and second transmission gates (422)(424); and a pumping circuit (306) for generating a boosting voltage according to the oscillating signal outputted from the oscillating circuit (304). Thereby, it is possible to generate a boosting voltage with a various level according to a reflash mode.

Description

반도체 메모리의 승압전압 발생기Step-up Voltage Generator for Semiconductor Memory

본 발명은 반도체 메모리의 승압전압 발생기에 관한 것으로, 소정 주파수의 발진신호에 의해 전하의 펌핑이 이루어져서 전원전압보다 높은 레벨의 승압전압을 발생시키는 반도체 메모리의 승압전압 발생기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a boosted voltage generator of a semiconductor memory, and more particularly, to a boosted voltage generator of a semiconductor memory, in which charge is pumped by an oscillation signal of a predetermined frequency to generate a boosted voltage having a level higher than a power supply voltage.

일반적으로 승압전압은 반도체 집적회로 전반에 걸쳐 매우 유용하게 사용되는 회로이다. 특히 반도체 메모리에서는 워드라인을 구동하는데 사용되는데, 이는 셀 트랜지스터의 임계전압에 의한 셀 전압의 손실을 방지하기 위한 것이다.In general, boosted voltages are very useful circuits for semiconductor integrated circuits. In particular, in the semiconductor memory, the word line is used to prevent the loss of the cell voltage due to the threshold voltage of the cell transistor.

반도체 메모리(특히 디램)의 셀 트랜지스터는 누설전류의 발생을 억제하기 위하여 다른 일반적인 트랜지스터보다 상대적으로 매우 높은 임계전압을 갖는다. 따라서 셀 전압 또는 비트라인의 전압은 셀 트랜지스터의 높은 임계전압으로 인하여 전압강하가 발생한다.Cell transistors of semiconductor memories (especially DRAMs) have relatively much higher threshold voltages than other common transistors in order to suppress leakage currents. Accordingly, the voltage drop of the cell voltage or the bit line is caused by the high threshold voltage of the cell transistor.

따라서 전원전압(VDD)보다 높은 승압전압으로 워드라인을 구동함으로써 셀 트랜지스터의 높은 임계전압에 의한 셀 전압 또는 비트라인 전압의 강하를 방지하는 것이다.Therefore, the word line is driven at a boosted voltage higher than the power supply voltage VDD to prevent the drop of the cell voltage or the bit line voltage due to the high threshold voltage of the cell transistor.

승압전압 발생기의 기본적인 개념은 부하 캐패시터로 전하를 펌핑하여 부하 캐패시터 양단의 전압을 점차 증가시키는 것이다. 이와 같은 펌핑동작은 일반적으로 많이 알려진 펌핑회로에 의해 이루어지는데, 대부분의 펌핑회로는 소정 주파수의 발진신호에 의해 동작한다.The basic concept of a boost voltage generator is to gradually increase the voltage across the load capacitor by pumping charge into the load capacitor. Such a pumping operation is generally performed by a well-known pumping circuit, and most pumping circuits are operated by oscillation signals of a predetermined frequency.

도 1은 종래의 승압전압 발생기를 나타낸 도면이다. 도 1에서는 발진회로의 구성을 강조하였다.1 is a view showing a conventional boosted voltage generator. In Fig. 1, the configuration of the oscillation circuit is emphasized.

발진회로(102)에서 링 발진기(Ring Oscillator)의 출력이 노어 게이트(108)에 입력된다. 이 노어 게이트(108)에는 제어신호(CTL)가 입력되는데, 이 제어신호(CTL)는 발진회로(102)의 출력을 제어하기 위한 것이다.In the oscillation circuit 102, the output of the ring oscillator is input to the NOR gate 108. The NOR gate 108 receives a control signal CTL, which is used to control the output of the oscillation circuit 102.

제어신호(CTL)가 하이레벨이면 노어 게이트(108)의 출력은 로우 레벨로 고정되어 발진신호(OSC)는 출력되지 않는 것이 된다. 반대로 제어신호(CTL)가 로우레벨이면 링 발진기(106)의 출력이 노어 게이트(108)를 통하여 발진신호(OSC)로서 출력되는 것이다.If the control signal CTL is at a high level, the output of the NOR gate 108 is fixed at a low level so that the oscillation signal OSC is not output. On the contrary, when the control signal CTL is at a low level, the output of the ring oscillator 106 is output as the oscillation signal OSC through the NOR gate 108.

링 발진기(106)는 홀수개의 인버터(110∼114)가 직렬 연결되고, 마지막 인버터(114)의 출력이 첫 번째 인버터(110)의 입력으로 피드백되도록 구성된다.The ring oscillator 106 is configured such that an odd number of inverters 110-114 are connected in series and the output of the last inverter 114 is fed back to the input of the first inverter 110.

발진회로(102)의 출력 즉, 노어 게이트(108)에서 출력되는 발진신호(OSC)는 펌핑회로(104)에 입력된다. 펌핑회로(104)에서는 이 발진신호(OSC)를 이용하여 펌핑동작을 수행한다.The output of the oscillation circuit 102, that is, the oscillation signal OSC output from the NOR gate 108, is input to the pumping circuit 104. The pumping circuit 104 performs the pumping operation using this oscillation signal OSC.

도 2는 상술한 종래의 승압전압 발생기의 발진신호를 나타낸 파형도이다. 링 발진기(106)의 출력단인 노드(116)의 신호는 일정한 주기를 갖는 펄스신호이다. 제어신호(CTL)가 하이레벨인 동안에는 발진신호(OSC)가 로우레벨로 고정되어 있고, 발진신호(OSC)가 로우레벨인 동안에는 링 발진기(116)의 출력단(116)의 신호가 그대로 발진신호(OSC)로서 출력되는 것을 알 수 있다.2 is a waveform diagram illustrating an oscillation signal of the conventional boosted voltage generator described above. The signal of the node 116, which is the output terminal of the ring oscillator 106, is a pulse signal with a constant period. While the control signal CTL is at the high level, the oscillation signal OSC is fixed at a low level, and while the oscillation signal OSC is at the low level, the signal of the output terminal 116 of the ring oscillator 116 remains as it is. It can be seen that the output as OSC).

반도체 메모리 가운데 뱅크의 개념을 갖는 싱크로너스 디램에서 오토 리프레쉬 모드를 수행하는 경우에는, 상술한 발진회로와 펌핑회로를 다수개 구비하여 이를 풀 가동해야만 한다. 즉, 일반 리프레쉬 모드에서는 하나의 뱅크만을 리프레쉬하므로 많은 양의 승압전압을 발생시킬 필요가 없지만, 오토 리프레쉬 모드에서는 모든 메모리 셀 어레이, 즉 모든 뱅크를 모두 리프레쉬 해야하기 때문에 많은 양의 승압전압을 발생시켜야 하기 때문이다.When the auto refresh mode is performed in a synchronous DRAM having the concept of a bank among semiconductor memories, a plurality of oscillation circuits and pumping circuits described above must be provided and fully operated. That is, in the normal refresh mode, only one bank is refreshed, so it is not necessary to generate a large boost voltage. However, in the auto refresh mode, all the memory cell arrays, that is, all banks, must be refreshed. Because.

이를 만족하기 위해서는 많은 수의 발진회로와 펌핑회로를 구비하여야 하는데, 이렇게되면 칩 사이즈가 크게 증가하는 문제가 있다.In order to satisfy this problem, a large number of oscillation circuits and pumping circuits should be provided, which causes a large increase in chip size.

따라서 본 발명은 하나의 펌핑회로에 여러 가지 주파수의 발진신호를 제공함으로써, 리프레쉬 모드에 따라 다양한 크기의 승압전압을 발생시킬 수 있도록 하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an oscillation signal of various frequencies in one pumping circuit, so that boost voltages of various magnitudes can be generated according to the refresh mode.

이와 같은 목적의 본 발명은 뱅크액티브 신호 검출수단과 발진수단, 펌핑회로를 포함하여 이루어진다. 뱅크액티브 신호 검출수단은 적어도 두 개 이상의 뱅크액티브 신호가 활성화될 때 제 1 제어신호를 활성화시킨다. 발진수단은 서로 다른 주파수를 갖는 제 1 및 제 2 발진신호를 발생시키고, 제 1 및 제 2 발진신호 가운데 하나의 발진신호가 제 1 제어신호에 의해 선택적으로 출력되도록 이루어진다. 펌핑회로는 발진수단에서 출력되는 발진신호에 의해 전하의 펌핑동작이 이루어져서 승압전압을 발생시킨다.The present invention for this purpose comprises a bank active signal detection means, an oscillation means, a pumping circuit. The bank active signal detecting means activates the first control signal when at least two bank active signals are activated. The oscillation means generates first and second oscillation signals having different frequencies, and is configured to selectively output one oscillation signal of the first and second oscillation signals by the first control signal. In the pumping circuit, the pumping operation of the charge is performed by the oscillation signal output from the oscillation means to generate a boosted voltage.

도 1은 종래의 승압전압 발생기를 나타낸 도면.1 is a view showing a conventional boosted voltage generator.

도 2는 종래의 승압전압 발생기의 발진신호를 나타낸 파형도.2 is a waveform diagram showing an oscillation signal of a conventional boosted voltage generator.

도 3은 본 발명에 따른 승압전압 발생기의 블록도.3 is a block diagram of a boost voltage generator according to the present invention;

도 4는 본 발명에 따른 승압전압 발생기의 발진회로의 회로도.4 is a circuit diagram of an oscillation circuit of a boost voltage generator according to the present invention.

도 5는 본 발명에 따른 승압전압 발생기의 발진신호를 나타낸 파형도.5 is a waveform diagram showing an oscillation signal of a boosted voltage generator according to the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

102, 304 : 발진회로 104, 306 : 펌핑회로102, 304: oscillation circuit 104, 306: pumping circuit

106, 402, 404 : 링 발진기 OSC : 발진신호106, 402, 404: ring oscillator OSC: oscillation signal

이와 같이 이루어지는 본 발명의 바람직한 실시예를 도 3 내지 도 5를 참조하여 설명하면 다음과 같다.Referring to Figures 3 to 5 a preferred embodiment of the present invention made as described above are as follows.

도 3은 본 발명에 따른 승압전압 발생기의 블록도이다.3 is a block diagram of a boost voltage generator according to the present invention.

뱅크액티브 신호 검출회로(302)는 다수개의 뱅크액티브 신호(BA0∼BAn)를 입력받아 제 1 제어신호(CTL1)를 발생시킨다. 두 개 이상의 뱅크액티브 신호(BA0∼BAn)가 활성화되면 제 1 제어신호(CTL1) 역시 하이레벨로 활성화된다. 발진회로(304)는 상술한 제 1 제어신호(CTL1)와 함께 또 다른 제어신호인 제 2 제어신호(CTL2)를 입력받아 발진신호(OSC)를 발생시켜서 펌핑회로(306)로 출력한다.The bank active signal detection circuit 302 receives a plurality of bank active signals BA0 to BAn to generate the first control signal CTL1. When two or more bank active signals BA0 to BAn are activated, the first control signal CTL1 is also activated to a high level. The oscillation circuit 304 receives the second control signal CTL2 which is another control signal together with the first control signal CTL1 described above, generates an oscillation signal OSC, and outputs the oscillation signal OSC to the pumping circuit 306.

도 4는 도 3에 나타낸 본 발명에 따른 승압전압 발생기에서 발진회로의 구성을 나타낸 회로도이다.4 is a circuit diagram showing the configuration of an oscillation circuit in a boosted voltage generator according to the present invention shown in FIG.

발진회로(304)에는 두 개의 링 발진기(402)(404)를 갖는다. 첫 번째 링 발진기(402)를 보면, 홀수개의 인버터(406∼410)가 직렬 연결되고, 마지막 인버터(410)의 출력이 첫 번째 인버터(406)의 입력으로 피드백되도록 구성된다.The oscillator circuit 304 has two ring oscillators 402 and 404. Looking at the first ring oscillator 402, an odd number of inverters 406-410 are connected in series and the output of the last inverter 410 is configured to feed back to the input of the first inverter 406.

두 번째 링 발진기(404) 역시 동일한 개념의 구성을 갖는데, 다만, 첫 번째 링 발진기(402)를 구성하는 인버터(406∼410)들이 두 번째 링 발진기(404)를 구성하는 인버터(414∼418)들보다 큰 전류구동능력을 갖는다.The second ring oscillator 404 also has the same concept, except that the inverters 406 to 410 constituting the first ring oscillator 402 constitute the second ring oscillator 404. It has greater current driving capability than these.

만약 첫 번째 링 발진기(402)와 두 번째 링 발진기(404)의 전류구동능력이 2:1의 비율을 갖도록 하면 각각의 링 발진기(402)(404)에서 얻어지는 발진신호의 주파수 역시 2:1의 비율을 갖게된다.If the current driving capability of the first ring oscillator 402 and the second ring oscillator 404 has a ratio of 2: 1, the frequency of the oscillation signal obtained from each of the ring oscillators 402 and 404 is also 2: 1. Will have a ratio.

또 이 두 개의 링 발진기(402)(404)의 각각의 출력을 스위칭하기 위한 두 개의 트랜스미션 게이트(422)(424)를 갖는데, 이 두 개의 트랜스미션 게이트(422)(424)는 상술한 뱅크액티브 신호 검출회로(302)에서 출력되는 제 1 제어신호(CTL1)에 의해 상보적으로 스위칭된다.It also has two transmission gates 422 and 424 for switching the outputs of each of these two ring oscillators 402 and 404, which are the bank active signals described above. It is complementarily switched by the first control signal CTL1 output from the detection circuit 302.

제 1 제어신호(CTL1)가 하이레벨이면 첫 번째 트랜스미션 게이트(422)가 턴 온되어 상대적으로 높은 주파수의 발진신호(412)가 노어 게이트(430)에 입력된다. 반대로 제 1 제어신호(CTL1)가 로우레벨이면 두 번째 트랜스미션 게이트(424)가 턴 온되어 상대적으로 낮은 주파수의 발진신호(420)가 노어 게이트(430)에 입력된다.When the first control signal CTL1 is at a high level, the first transmission gate 422 is turned on and the oscillation signal 412 having a relatively high frequency is input to the NOR gate 430. On the contrary, when the first control signal CTL1 is at the low level, the second transmission gate 424 is turned on so that the oscillation signal 420 having a relatively low frequency is input to the NOR gate 430.

각 트랜스미션 게이트(422)(424)의 출력(428)은 노어 게이트(430)의 제 1 입력신호가 되며, 이 노어 게이트(430)의 제 2 입력은 상술한 제 2 제어신호(CTL2)이다. 이 제 2 제어신호(CTL2)는 발진회로(304)의 출력을 제어하기 위한 것이다.The output 428 of each transmission gate 422, 424 becomes the first input signal of the NOR gate 430, and the second input of this NOR gate 430 is the second control signal CTL2 described above. This second control signal CTL2 is for controlling the output of the oscillation circuit 304.

제 2 제어신호(CTL2)가 하이레벨이면 노어 게이트(430)의 출력은 로우 레벨로 고정되어 발진신호(OSC)는 출력되지 않는다. 반대로 제 2 제어신호(CTL2)가 로우레벨이면 트랜스미션 게이트(422)(424)의 출력(428)이 노어 게이트(430)를 통하여 발진신호(OSC)로서 출력된다.When the second control signal CTL2 is at a high level, the output of the NOR gate 430 is fixed at a low level so that the oscillation signal OSC is not output. On the contrary, when the second control signal CTL2 is at the low level, the output 428 of the transmission gates 422 and 424 is output as the oscillation signal OSC through the NOR gate 430.

결과적으로, 뱅크액티브 신호 검출회로(302)에 의해 두 개 이상의 뱅크액티브 신호가 활성화된 것이 검출되면(오토 리프레쉬 모드 등에서) 제 1 제어신호(CTL1)가 하이레벨로 활성화된다. 이 하이레벨의 제 1 제어신호(CTL1)는 발진회로(304)의 트랜스미션 게이트(422)를 턴 온시켜서 첫 번째 링 발진기(402)에서 출력되는 상대적으로 높은 주파수의 발진신호(412)가 노어 게이트(430)에 입력되도록 한다. 이때 제 2 제어신호(CTL2)가 로우레벨로 비활성화되어 있다면, 노어 게이트(430)에서는 높은 주파수의 발진신호(OSC)가 출력되는 것이다.As a result, when the bank active signal detection circuit 302 detects that two or more bank active signals are activated (in an auto refresh mode or the like), the first control signal CTL1 is activated to a high level. This high level first control signal CTL1 turns on the transmission gate 422 of the oscillation circuit 304 so that the relatively high frequency oscillation signal 412 output from the first ring oscillator 402 is the NOR gate. To be entered at 430. At this time, if the second control signal CTL2 is inactivated at a low level, the high frequency oscillation signal OSC is output from the NOR gate 430.

만약 하나의 뱅크액티브 신호만이 활성화되는 경우라면 제 1 제어신호(CTL1)는 로우레벨로 되어 발진회로(304)의 두 번째 트랜스미션 게이트(424)를 턴 온시켜서 두 번째 링 발진기(404)에서 출력되는 상대적으로 낮은 주파수의 발진신호(420)가 노어 게이트(430)에 입력되도록 한다.If only one bank active signal is activated, the first control signal CTL1 goes low to turn on the second transmission gate 424 of the oscillator circuit 304 and output from the second ring oscillator 404. A relatively low frequency oscillation signal 420 is input to the NOR gate 430.

이와 같은 본 발명에 따른 승압전압 발생기의 발진신호를 나타낸 파형도를 도 5에 나타내었다.5 is a waveform diagram illustrating an oscillation signal of a boosted voltage generator according to the present invention.

412와 420은 두 개의 링 발진기(402)(404)에서 출력되는 각각의 발진신호로서, 주파수가 2:1의 비율을 갖는것을 알 수 있다. 제 1 제어신호(CTL1)가 하이레벨일 때 출력되는 발진신호(OSC)의 주파수를 보면 높은 주파수의 발진신호(412)인 것을 알 수있다. 반대로 제 1 제어신호(CTL1)가 로우레벨일 때 출력되는 발진신호(OSC)의 주파수를 보면 낮은 주파수의 발진신호(412)인 것을 알 수 있다.412 and 420 are oscillation signals output from two ring oscillators 402 and 404, and it can be seen that the frequency has a ratio of 2: 1. The frequency of the oscillation signal OSC output when the first control signal CTL1 is at the high level indicates that the oscillation signal 412 is of high frequency. On the contrary, when the frequency of the oscillation signal OSC is output when the first control signal CTL1 is at a low level, it can be seen that the oscillation signal 412 of low frequency is present.

따라서 본 발명은 하나의 펌핑회로에 여러 가지 주파수의 발진신호를 제공함으로써, 리프레쉬 모드에 따라 다양한 크기의 승압전압을 발생시킬 수 있도록 한다.Accordingly, the present invention provides oscillation signals of various frequencies in one pumping circuit, so that boosted voltages of various magnitudes can be generated according to the refresh mode.

Claims (3)

반도체 메모리의 승압전압 발생기에 있어서,In a boosted voltage generator of a semiconductor memory, 적어도 두 개 이상의 뱅크액티브 신호가 활성화될 때 제 1 제어신호를 활성화시키는 뱅크액티브 신호 검출수단과;Bank active signal detecting means for activating a first control signal when at least two bank active signals are activated; 서로 다른 주파수를 갖는 제 1 및 제 2 발진신호를 발생시키고, 상기 제 1 및 제 2 발진신호 가운데 하나의 발진신호가 상기 제 1 제어신호에 의해 선택적으로 출력되도록 이루어지는 발진수단과;Oscillating means for generating first and second oscillating signals having different frequencies and selectively outputting one of the first and second oscillating signals by the first control signal; 상기 발진수단에서 출력되는 발진신호에 의해 전하의 펌핑동작이 이루어져서 승압전압을 발생시키는 펌핑회로을 포함하는 반도체 메모리의 승압전압 발생기.And a pumping circuit configured to generate a boosted voltage by performing charge pumping of the charge by the oscillation signal output from the oscillation means. 청구항 1에 있어서, 상기 발진회로는,The method according to claim 1, wherein the oscillation circuit, 제 1 주파수의 발진신호를 발생시키는 제 1 발진수단과;First oscillating means for generating an oscillating signal of a first frequency; 제 2 주파수의 발진신호를 발생시키는 제 2 발진수단과;Second oscillating means for generating an oscillating signal of a second frequency; 상기 제 1 발진수단의 출력을 입력으로 받고, 상기 제 1 제어신호가 활성화될 때 턴 온되는 제 1 스위치와;A first switch receiving an output of the first oscillating means as an input and turned on when the first control signal is activated; 상기 제 2 발진수단의 출력을 입력으로 받고, 상기 제 1 제어신호가 비활성화될때 턴 온되는 제 2 스위치를 포함하는 반도체 메모리의 승압전압 발생기.And a second switch which receives the output of the second oscillation means as an input and is turned on when the first control signal is inactivated. 청구항 2에 있어서, 상기 제 1 및 제 2 발진수단이 링 발진기인 것이 특징인 반도체 메모리의 승압전압 발생기.3. The boosted voltage generator of claim 2, wherein the first and second oscillating means are ring oscillators.
KR10-1998-0035128A 1998-08-28 1998-08-28 Step-up Voltage Generator for Semiconductor Memory KR100415101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0035128A KR100415101B1 (en) 1998-08-28 1998-08-28 Step-up Voltage Generator for Semiconductor Memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0035128A KR100415101B1 (en) 1998-08-28 1998-08-28 Step-up Voltage Generator for Semiconductor Memory

Publications (2)

Publication Number Publication Date
KR20000015300A true KR20000015300A (en) 2000-03-15
KR100415101B1 KR100415101B1 (en) 2004-02-14

Family

ID=19548674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0035128A KR100415101B1 (en) 1998-08-28 1998-08-28 Step-up Voltage Generator for Semiconductor Memory

Country Status (1)

Country Link
KR (1) KR100415101B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763850B1 (en) * 2006-09-06 2007-10-05 삼성전자주식회사 Flash memory device including unified oscillation circuit and method there-of
KR100884607B1 (en) * 2007-09-03 2009-02-19 주식회사 하이닉스반도체 Semiconductor memory device having internal voltage generating circuit and operation method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763850B1 (en) * 2006-09-06 2007-10-05 삼성전자주식회사 Flash memory device including unified oscillation circuit and method there-of
KR100884607B1 (en) * 2007-09-03 2009-02-19 주식회사 하이닉스반도체 Semiconductor memory device having internal voltage generating circuit and operation method thereof

Also Published As

Publication number Publication date
KR100415101B1 (en) 2004-02-14

Similar Documents

Publication Publication Date Title
KR950002015B1 (en) Static source voltage generating circuit operated by an oscillator
USRE35141E (en) Substrate bias generating circuit
US6654296B2 (en) Devices, circuits and methods for dual voltage generation using single charge pump
US4692638A (en) CMOS/NMOS decoder and high-level driver circuit
US6774708B2 (en) Voltage boosting circuit with two main charge pumps
US6230280B1 (en) Synchronous semiconductor memory device capable of generating stable internal voltage
US5461591A (en) Voltage generator for semiconductor memory device
US5687128A (en) Power supply voltage boosting circuit of semiconductor memory device
US20090167425A1 (en) Semiconductor memory device having back-bias voltage in stable range
US5179535A (en) Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
US6011743A (en) Charge pump circuit for memory device
US6198341B1 (en) Substrate bias voltage generating circuit for use in a semiconductor device
US6831500B2 (en) Noise-reduced voltage boosting circuit
KR20050021643A (en) High voltage supply circuit and a method of supplying high voltage
KR100415101B1 (en) Step-up Voltage Generator for Semiconductor Memory
US6104659A (en) Memory device
KR970063246A (en) Semiconductor memory device in which the magnitude of the substrate voltage can be set in accordance with the mode
JPH11260053A (en) Step-up circuit of semiconductor memory device
JPH08235859A (en) Step-up circuit of semiconductor memory
KR100398575B1 (en) High voltage generation circuit of semiconductor memory device
KR0132023B1 (en) Voltage generator using pump circuit
KR0142953B1 (en) Back bias voltage generator ciruit of semiconductor memory apparatus
KR100390995B1 (en) High voltage generator of semiconductor memory device
KR100572839B1 (en) Semiconductor device utilizing unnecessary electric charge on complementary signal line pair

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee