KR20000015203U - 이피롬의 읽기 회로 - Google Patents

이피롬의 읽기 회로 Download PDF

Info

Publication number
KR20000015203U
KR20000015203U KR2019980028595U KR19980028595U KR20000015203U KR 20000015203 U KR20000015203 U KR 20000015203U KR 2019980028595 U KR2019980028595 U KR 2019980028595U KR 19980028595 U KR19980028595 U KR 19980028595U KR 20000015203 U KR20000015203 U KR 20000015203U
Authority
KR
South Korea
Prior art keywords
voltage
bit line
cell array
array unit
low
Prior art date
Application number
KR2019980028595U
Other languages
English (en)
Other versions
KR200222602Y1 (ko
Inventor
최상신
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR2019980028595U priority Critical patent/KR200222602Y1/ko
Publication of KR20000015203U publication Critical patent/KR20000015203U/ko
Application granted granted Critical
Publication of KR200222602Y1 publication Critical patent/KR200222602Y1/ko

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

본 고안은 이피롬의 읽기 회로에 관한 것으로, 종래 기준셀의 문턱전압을 사용하여 메인셀의 문턱전압을 비교하여 그 차를 출력함에 있어서 상기 기준셀을 사용함으로써 설계면적이 커지고, 비트라인의 기생 커패시턴스값이 커져 고속동작 및 저전압 동작 특성이 나빠지는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 저전압검출부를 통해 이피롬 내부에 공급되는 전원전압이 저전압이 되면, 승압회로를 통해 승압전압을 워드라인 및 비트라인 디코더에 공급하여 비교기만으로 메인셀의 데이터를 억세스함으로써, 저전압 동작 특성을 향상시켜 센싱 속도를 향상시킴과 아울러 설계 면적을 최소화한 효과가 있다.

Description

이피롬의 읽기 회로
본 고안은 이피롬의 읽기 회로에 관한 것으로, 특히 이피롬에 있어서 저전원전압을 감지하여 이를 내부 승압회로를 통해 워드라인 및 비트라인 디코더의 전압 레벨을 상승시킴으로써 저전압 동작 특성을 향상시킨 이피롬의 읽기 회로에 관한 것이다.
도 1은 종래 이피롬의 읽기 회로의 구성을 보인 개략도로서, 이에 도시된 바와 같이 각각의 단위셀에 데이터를 저장하는 메인셀 어레이부(10)와; 기준전압을 저장하는 기준셀 어레이부(20)와; 상기 메인셀 어레이부(10)의 비트라인을 초기화시키는 비트라인 방전회로(30)와; 상기 메인셀 어레이부(10)의 비트라인을 구동하는 비트라인 디코더(40)와; 상기 메인셀 어레이부(10)의 워드라인을 구동하는 워드라인 디코더(50)와; 상기 기준셀(20)의 기준전압과 상기 비트라인 디코더(40)의 출력전압을 비교하여 그 차를 출력하는 비교기(60)와; 클럭에 동기되어 상기 비교기(60)의 출력신호를 증폭하여 데이터 버스에 싣는 출력버퍼(70)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 상세히 설명한다.
우선, 비트라인 방전회로(30)는 기준셀 어레이부(20)의 비트라인 및 메인셀 어레이부(10)의 비트라인을 방전시켜 상기 메인셀 어레이부(10) 및 기준셀 어레이부(20)의 비트라인을 균등화하게 된다.
그리고, 어드레스가 입력되면, 워드라인 디코더(50) 및 비트라인 디코더(40)는 상기 메인셀 어레이부(10)에서 해당되는 단위셀의 워드라인 및 비트라인을 선택하게 된다.
그리고, 비교기(60)는 상기 메인셀 어레이부(10)의 선택된 셀의 전압과 상기 기준셀 어레이부(20)의 전압을 비교하게 된다.
여기서, 상기 메인셀 어레이부(10)의 전압이 기준셀 어레이부(20)의 문턱전압보다 높은 경우, 상기 비교기(60)는 저전위를 출력하게 되나, 상기 기준셀 어레이부(20)의 문턱전압보다 낮은 경우, 상기 비교기(60)는 고전위를 출력하게 된다.
따라서, 상기 비교기(60)의 출력을 입력받은 출력버퍼(70)는 기준클럭에 동기되어 상기 비교기(60)의 출력신호를 증폭하여 데이터 버스에 싣게 된다.
상기와 같이 종래 기준셀의 문턱전압을 사용하여 메인셀의 문턱전압을 비교하여 그 차를 출력함에 있어서 상기 기준셀을 사용함으로써 설계면적이 커지고, 비트라인의 기생 커패시턴스값이 커져 고속동작 및 저전압 동작 특성이 나빠지는 문제점이 있었다.
따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 저전압검출부를 통해 이피롬 내부에 공급되는 전원전압이 저전압이 되면, 승압회로를 통해 승압전압을 워드라인 및 비트라인 디코더에 공급하여 비교기만으로 메인셀의 데이터를 억세스함으로써, 저전압 동작 특성을 향상시킨 이피롬의 읽기 회로를 제공함에 그 목적이 있다.
도 1은 종래 이피롬의 읽기 회로의 구성을 보인 개략도.
도 2는 본 고안 이피롬의 읽기 회로의 구성을 보인 개략도.
***도면의 주요 부분에 대한 부호의 설명***
100 : 메인셀 어레이부 110 : 비트라인 방전회로
120 : 비트라인 디코더 130 : 워드라인 디코더
140 : 저전압 검출회로 150 : 승압회로
160 : 기준전압 발생기 170 : 비교기
180 : 출력버퍼
상기와 같은 목적을 달성하기 위한 본 고안의 구성은 각각의 단위 셀에 데이터를 저장하는 메인셀 어레이부와; 상기 메인셀 어레이부의 비트라인을 초기화시키는 비트라인 방전회로와; 상기 메인셀 어레이부의 비트라인을 구동하는 비트라인 디코더와; 상기 메인셀 어레이부의 워드라인을 구동하는 워드라인 디코더와; 인가되는 전원전압의 저전압 여부를 감지하는 저전압 검출회로와; 상기 저전압 검출회로에서 저전원전압을 검출하면 상기 비트라인 디코더 및 워드라인 디코더의 게이트 전압을 상승시키는 승압회로와; 기준전압을 발생하는 기준전압 발생기와; 상기 기준전압 발생기의 기준전압과 상기 비트라인 디코더의 출력전압을 비교하여 그 차를 출력하는 비교기와; 클럭에 동기되어 상기 비교기의 출력신호를 증폭하여 데이터 버스에 싣는 출력버퍼로 구성하여 된 것을 특징으로 한다.
이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 고안 이피롬의 읽기 회로의 구성을 보인 개략도로서, 이에 도시한 바와 같이 각각의 단위 셀에 데이터를 저장하는 메인셀 어레이부(100)와; 상기 메인셀 어레이부(100)의 비트라인을 초기화시키는 비트라인 방전회로(110)와; 상기 메인셀 어레이부(100)의 비트라인을 구동하는 비트라인 디코더(120)와; 상기 메인셀 어레이부(100)의 워드라인을 구동하는 워드라인 디코더(130)와; 인가되는 전원전압(VCC)의 저전압 여부를 감지하는 저전압 검출회로(140)와; 상기 저전압 검출회로(140)에서 저전원전압을 검출하면 상기 비트라인 디코더(120) 및 워드라인 디코더(130)의 게이트 전압을 상승시키는 승압회로(150)와; 기준전압을 발생하는 기준전압 발생기(160)와; 상기 기준전압 발생기(160)의 기준전압과 상기 비트라인 디코더(120)의 출력전압을 비교하여 그 차를 출력하는 비교기(170)와; 클럭에 동기되어 상기 비교기(170)의 출력신호를 증폭하여 데이터 버스에 싣는 출력버퍼(180)로 구성하며, 이와 같이 구성한 본 고안에 따른 동작과정을 상세히 설명한다.
우선, 저전압 검출회로는 항상 전원전압의 레벨을 검출하여 그 전압이 특정 전압 이하인지를 판단하고, 이에 상기 전원전압이 특정전압 이상이면, 본 발명의 동작은 종래 도 1과 동일하게 동작한다.
이때, 비트라인 디코더(120)는 기준전압 발생기(160)에서 발생한 기준전압을 이용하여 메인셀 어레이부(100)내 단위 셀을 구동하고, 이에 어드레스가 입력되면 비교기(170)는 상기 기준전압 및 비트라인 디코더(120)를 통해 출력되는 메인셀 어레이부(100)의 선택된 단위 셀의 전압과 비교하여 이를 출력버퍼(180)를 통해 외부 버스로 출력한다.
그러나, 상기 저전압 검출회로(140)는 상기 전원전압(VCC)이 특정전압이하이면 저전원전압으로 판단하고, 상기 저전압 검출회로(140)의 저전압 검출신호를 입력받은 승압회로(150)는 상기 비트라인 디코더(120) 및 워드라인 디코더(130)를 통해 상기 메인셀 어레이부(100)의 게이트에 입력되는 전압을 상승시킨다.
따라서, 어드레스가 입력되면, 상기 승압전압을 입력받은 비트라인 디코더(120) 및 워드라인 디코더(130)는 상기 메인셀 어레이부(100)의 워드라인 및 비트라인을 디코딩하여 해당되는 단위셀을 억세스하고, 상기 워드라인의 전압레벨을 상기 비트라인 디코더(120)를 통해 비교기(170)로 입력한다.
그리고, 상기 비교기(170)는 읽기 신호가 인에이블되면 상기 기준전압 발생기(160)의 기준전압과 워드라인의 전압 레벨을 비교하여 그 전압차를 감지하여 상기 두 전압의 전압차가 작으면 고전위를 출력하고, 상기 두 전압의 전압차가 크면 저전위를 출력한다.
따라서, 상기 비교기(60)의 출력을 입력받은 출력버퍼(70)는 기준클럭에 동기되어 상기 비교기(60)의 출력신호를 증폭하여 데이터 버스에 싣는다
상기에서 상세히 설명한 바와 같이, 본 고안은 저전압검출부를 통해 이피롬 내부에 공급되는 전원전압이 저전압이 되면, 승압회로를 통해 승압전압을 워드라인 및 비트라인 디코더에 공급하여 비교기만으로 메인셀의 데이터를 억세스함으로써, 저전압 동작 특성을 향상시켜 센싱 속도를 향상시킴과 아울러 설계 면적을 최소화한 효과가 있다.

Claims (1)

  1. 각각의 단위 셀에 데이터를 저장하는 메인셀 어레이부와; 상기 메인셀 어레이부의 비트라인을 초기화시키는 비트라인 방전회로와; 상기 메인셀 어레이부의 비트라인을 구동하는 비트라인 디코더와; 상기 메인셀 어레이부의 워드라인을 구동하는 워드라인 디코더와; 인가되는 전원전압의 저전압 여부를 감지하는 저전압 검출회로와; 상기 저전압 검출회로에서 저전원전압을 검출하면 상기 비트라인 디코더 및 워드라인 디코더의 게이트 전압을 상승시키는 승압회로와; 기준전압을 발생하는 기준전압 발생기와; 상기 기준전압 발생기의 기준전압과 상기 비트라인 디코더의 출력전압을 비교하여 그 차를 출력하는 비교기와; 클럭에 동기되어 상기 비교기의 출력신호를 증폭하여 데이터 버스에 싣는 출력버퍼로 구성하여 된 것을 특징으로 하는 이피롬의 읽기 회로.
KR2019980028595U 1998-12-31 1998-12-31 이피롬의 읽기 회로 KR200222602Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980028595U KR200222602Y1 (ko) 1998-12-31 1998-12-31 이피롬의 읽기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980028595U KR200222602Y1 (ko) 1998-12-31 1998-12-31 이피롬의 읽기 회로

Publications (2)

Publication Number Publication Date
KR20000015203U true KR20000015203U (ko) 2000-07-25
KR200222602Y1 KR200222602Y1 (ko) 2001-05-15

Family

ID=69506981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980028595U KR200222602Y1 (ko) 1998-12-31 1998-12-31 이피롬의 읽기 회로

Country Status (1)

Country Link
KR (1) KR200222602Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111386907A (zh) * 2020-04-23 2020-07-10 徐晨傲 一种自动补液型展示花盆

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111386907A (zh) * 2020-04-23 2020-07-10 徐晨傲 一种自动补液型展示花盆

Also Published As

Publication number Publication date
KR200222602Y1 (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100369278B1 (ko) 연상 메모리(cam)
JP3971032B2 (ja) 半導体記憶装置、半導体記憶装置のデータ読み出し方法、及びデータ記憶装置
KR100597060B1 (ko) 비휘발성 반도체 기억 장치 및 데이터 판독 방법
US20010000450A1 (en) Semiconductor memory device with reduced power consumption and stable operation in data holding state
EP0281889A2 (en) Memory circuit with improved data output control
EP0833340B1 (en) Reading circuit for semiconductor memory cells
KR200222602Y1 (ko) 이피롬의 읽기 회로
US6335900B1 (en) Method and apparatus for selectable wordline boosting in a memory device
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
US6522593B2 (en) Sense amplifier circuit for semiconductor device
KR100219505B1 (ko) 승압전원발생기
KR940018975A (ko) 반도체 메모리
KR20030093035A (ko) 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치
JP4435203B2 (ja) 半導体集積回路装置
US20100172198A1 (en) Data storage element sensing device
KR960008282B1 (ko) 가변전원을 공급하는 워드라인 드라이버를 가지는 반도체 메모리장치
JP3158505B2 (ja) 半導体記憶装置
KR980011468A (ko) 반도체 메모리장치의 Vpp 엑티브 디텍터의 전원공급방법
KR100481825B1 (ko) 워드라인전압발생회로를갖는반도체메모리장치
JP4543349B2 (ja) 半導体記憶装置
US20080219062A1 (en) Semiconductor memory device
JP2596144B2 (ja) 不揮発性半導体記憶装置
KR200349229Y1 (ko) 반도체메모리의등화회로
JP4478170B2 (ja) 半導体集積回路装置
KR20090010777A (ko) 셀 플레이트 전압 발생 장치 및 이를 포함하는 반도체메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee