KR20000013767A - 비터비 복호화기를 위한 입력 양자화 방법 - Google Patents
비터비 복호화기를 위한 입력 양자화 방법 Download PDFInfo
- Publication number
- KR20000013767A KR20000013767A KR1019980032820A KR19980032820A KR20000013767A KR 20000013767 A KR20000013767 A KR 20000013767A KR 1019980032820 A KR1019980032820 A KR 1019980032820A KR 19980032820 A KR19980032820 A KR 19980032820A KR 20000013767 A KR20000013767 A KR 20000013767A
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- decoding
- quantizing
- viterbi decoder
- quantized
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
비터비 복호화기를 위한 입력 양자화 방법에 대하여 개시한다. 길쌈 부호화된 심볼을 양자화하고 복호화하는 시스템은, 수신된 심볼을 양자화한다. 비터비 복호화기의 양자화 입력 수신 회로는 양자화된 비트열에 양자화 방법을 나타내는 비트를 추가한다. 비터비 복호화기는 추가된 비트 값이 '0'이면, 양자화된 비트열을 직접 복호화하고, 추가된 비트 값이 '1'이면, 양자화된 비트열에 0.5를 합산하여 좌우의 레벨이 대칭을 이루도록 하고, 합산된 비트열을 복호화한다.
Description
본 발명은 비터비 복호화기를 위한 입력 양자화 방법에 관한 것으로서, 특히 모든 양자화 레벨(Quantization Level)을 사용할 수 있는 비터비 복호화기(Viterbi Decoder)의 입력 비트열 처리 방법에 관한 것이다.
비터비 복호법(Viterbi Decoding)은 오류 복구 코드의 일종인 길쌈 부호(Convolutional Code)를 복호화하는 기법으로서, 길쌈 부호화된 비교적 짧은 코드에 대해서도 거의 최적 기법이다. 이 복호법은 계단형 트리 구조의 양끝 노드 사이에서 최적의 최단, 최소 비용 경로를 추적하는 동적 프로그래밍 해법으로서, 주로 변형된 화상이나 음성 패턴으로 인식하는 기법으로 많이 쓰인다.
소프트 결정(Soft decision) 방법을 사용하는 비터비 복호화기는 양자화된 여러 비트를 복호화한다. 수신기의 복조기(Demodulator)는 통신 채널을 통해 전달된 심볼을 여러 비트로 변환(양자화)하고, 변환된 비트를 복호화기로 전달한다. 소프트 결정 비터비 복호화기는 다레벨로 나누어 여러 비트로 변환된 정보를 사용하기 때문에, 더 많은 정보를 이용하여 복호를 수행할 수 있다. 비터비 복호화기는 양자화(Quantization)된 비트열을 복원한다. 상기와 같이 다레벨을 사용하는 비터비 복호화기에서는 양자화된 입력 비트열이 원점을 중심으로 대칭을 이루어야 한다. 원점을 중심으로 같은 거리에 있는 신호가 복호를 위한 가중치가 다르면 비터비 복호화기의 복원력이 떨어지게 된다.
도 1 은 소프트 결정 비터비 복호화기를 위한 양자화 방법을 나타낸 예시도이다. 도시된 바와 같이, 종래 기술에 의한 양자화 방법은 원점을 중심으로 좌우 비트열(1)(2)의 대칭을 맞추기 위해 복수로 표현할 수 있는 레벨중 한 레벨을 사용할 수 없다. 그러므로 제 1 양자화 방법은 하나의 양자화 레벨을 사용할 수 없다는 문제점을 가진다.
도 1 의 예에 있어서, 8레벨 양자화가 사용되었다. 그러나 0레벨을 기준으로 하여 레벨의 중심을 맞추기 위해서는, 하나의 레벨을 포기하고 -3부터 3까지의 7레벨만을 사용한다. 양자화 레벨이 촘촘할수록 복호화기의 복원 성능은 좋아진다. 그러나 종래 기술에 의한 양자화 방법은 하나의 양자화 레벨을 사용하지 못하므로, 그만큼 하나의 양자화 레벨이 커져서 결과적으로 복호화기의 복원 성능을 저하시킨다. 또한 양자화 에러를 증가시키고 정확한 복원이 이루어지지 않을 수도 있다는 문제점이 발생되었다.
본 발명은 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 소프트 결정 비터비 복호화기가 다수 비트로 표현되는 모든 레벨을 활용할 수 있도록 하는 비터비 복호화기를 위한 입력 양자화 방법을 제공하는 것을 목적으로 한다.
소프트 결정 비터비 복호화기가 서로 다른 두 가지의 양자화 방식을 지원할 수 있도록 하는 비터비 복호화기의 입력 양자화 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적과 장점은 하기된 발명의 상세한 설명을 읽고 첨부된 도면을 참조하면 보다 명백해질 것이다.
도 1 은 소프트 결정 비터비 복호화기를 위한 양자화 방법을 나타낸 예시도이다.
도 2 는 본 발명에 의한 비터비 복호화기를 위한 입력 양자화 방법을 나타낸 예시도이다.
도 3 은 본 발명에 의한 비터비 복호화기를 위한 입력 양자화 방법을 나타낸 흐름도이다.
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명에 따른 비터비 복호화기를 위한 입력 양자화 방법의 바람직한 실시예는, 길쌈 부호화된 심볼을 양자화하고 복호화하는 시스템에 있어서,
가능한 모든 양자화 레벨을 사용하여 수신된 심볼을 양자화하는 단계;
양자화된 비트열에 소정의 값을 합산하여 좌우의 레벨이 대칭을 이루도록 하는 단계; 및
합산된 비트열을 복호화하는 단계를 포함한다.
본 발명에 따른 비터비 복호화기를 위한 입력 양자화 방법의 바람직한 다른 실시예는, 길쌈 부호화된 심볼을 양자화하고 복호화하는 시스템에 있어서,
수신된 심볼을 양자화하는 단계;
양자화된 비트열에 양자화 방법을 나타내는 비트를 추가하는 단계; 및
상기 추가된 비트 값에 의해, 비트열을 복호화하는 단계를 포함한다.
본 발명의 다른 실시예에 있어서, 상기 양자화하는 단계는, 원점을 중심으로 좌우가 대칭되는 양자화 레벨을 사용하여 수신된 심볼을 양자화하며, 상기 비트를 추가하는 단계는, 양자화된 비트열에 비트 '0'을 추가하며, 상기 비트열을 복호화하는 단계는, 양자화된 비트열을 직접 복호화하는 것이 바람직하며,
상기 양자화하는 단계는, 가능한 모든 양자화 레벨을 사용하여 수신된 심볼을 양자화하며, 상기 비트를 추가하는 단계는, 양자화된 비트열에 비트 '1'을 추가하며, 상기 비트열을 복호화하는 단계는, 양자화된 비트열에 0.5를 합산하고 합산된 비트열을 복호화하는 것이 바람직하다.
본 발명에 따른 비터비 복호화기를 위한 입력 양자화 방법의 바람직한 또다른 실시예는, 길쌈 부호화된 심볼을 양자화하고 복호화하는 시스템에 있어서,
가능한 모든 양자화 레벨을 사용하여 수신된 심볼을 양자화하는 단계;
양자화된 비트열에 양자화 방법을 나타내는 비트를 추가하는 단계;
상기 추가된 비트 값이 '0'이면, 양자화된 비트열을 직접 복호화하는 단계; 및
상기 추가된 비트 값이 '1'이면, 양자화된 비트열에 소정의 값을 합산하여 좌우의 레벨이 대칭을 이루도록 하고, 합산된 비트열을 복호화하는 단계를 포함한다.
하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다.
도 2 는 본 발명에 의한 비터비 복호화기를 위한 입력 양자화 방법을 나타낸 예시도이다. 도시된 바와 같이, 본 발명에 의한 양자화 방법은 -4부터 3까지의 8레벨을 모두 사용하여 입력 심볼을 양자화한다. 그러나 상기와 같이 편향된 레벨을 그대로 사용하여 비터비 복호화를 수행하게 되면 한쪽으로 편향된 복원을 하게 되므로 복원 에러가 발생된다. 그러므로 상기와 같은 양자화 방법을 사용하는 비터비 복호화기는 양자화된 입력 비트열에 0.5씩 합하여, 좌우 레벨이 서로 대칭을 이루도록 한다. 그러므로 본 발명에 의한 양자화 방법은 실제로 -3.5부터 +3.5까지의 8레벨을 사용하게 되므로, 좌우 비트열(3)(4)이 정확하게 대칭을 이룬다.
즉, 본 발명에 의한 비터비 복호화기는 편향되어 양자화된 입력 비트열에 0.5를 합산한 다음, 합산된 입력 비트열을 이용하여 비터비 복호화한다. 본 발명에 의한 비터비 복호화기는 종래 기술에 의한 양자화 방법과 본 발명에 의한 양자화 방법을 모두 지원할 수 있도록 구성된다. 비터비 복호화기에서 양자화 입력을 받아들이는 양자화 입력 수신 회로는, 입력된 비트열에 한 비트를 추가한다. 비터비 복호화기는 추가된 비트를 분석하여, 추가된 비트가 '1'이면 양자화된 입력 비트열에 0.5를 합산하여 복호화한다. 추가된 비트가 '0'이면 양자화된 입력 비트열을 그대로 복호화한다. 추가되는 비트는 최하위 비트(Lease Significant Bit: LSB)의 하위에 추가되는 것이 바람직하다.
상기의 과정은 음수 레벨에서도 동일하게 적용된다. 예를 들어 비트열 -3(= 1012 )이 입력되면, 본 발명에 의한 비터비 복호화기는 입력 비트열을 -2.5(= 101.12 )로 변환한다.
도 3 은 본 발명에 의한 비터비 복호화기를 위한 입력 양자화 방법을 나타낸 흐름도이다. 도시된 바와 같이, 본 발명에 의한 입력 양자화 방법은, 입력된 심볼을 양자화하는 단계(s110)와, 양자화 입력 비트열에 한 비트를 추가하는 단계(s120) 및 추가된 비트열을 사용하여 비터비 복호화를 수행하는 단계(s130)로 구성된다.
본 발명에 의한 복조기는 통신 채널을 통해 전달된 심볼을 양자화한다.(s110) 비터비 복호화기의 양자화 입력 수신 회로는 양자화 방법에 따라, 양자화된 비트열에 한 비트를 추가한다.(s120) 양자화 입력 수신 회로는 상기 복조기가 종래 기술에 의한 양자화 방법을 사용한 경우 양자화된 비트열에 '0'을 추가한다. 또한 상기 복조기가 본 발명에 의한 편향된 양자화 방법을 사용한 경우, 양자화된 비트열에 '1'을 추가한다. 비터비 복호화기는 추가된 비트를 분석하여, 추가된 비트에 따라 다른 복호화 방식을 사용한다.(s130) 추가된 비트가 '0'이라면, 비터비 복호화기는 입력받은 양자화된 비트열을 그대로 복호화한다. 추가된 비트가 '1'이라면, 비터비 복호화기는 입력받은 양자화된 비트열에 0.5를 합산한 다음, 합산된 비트열을 복호화한다. 그러면 도 2 에 나타낸 바와 같이, 0.5가 합산된 비트열은 어느 한쪽으로 편향되지 않고 정확하게 좌우 대칭을 이룬다.
본 발명은 다양하게 변형될 수 있고 여러 가지 형태를 취할 수 있으며 상기 발명의 상세한 설명에서는 그에 따른 특별한 실시예에 대해서만 기술하였다 . 하지만 본 발명은 상기 발명의 상세한 설명에서 언급된 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.
상기한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명에 의한 비터비 복호화기는 한쪽으로 편향된 레벨을 사용하는 양자화 입력 비트열에 일정 값을 합산함으로써, 가능한 모든 레벨을 사용할 수 있도록 구성한다. 또한 비터비 복호화기는, 편향된 레벨을 사용하는 양자화 방법과 좌우 대칭인 양자화 방법을 모두 사용할 수 있도록, 양자화된 입력 비트열에 양자화 방법을 나타내는 한 비트를 추가한다.
Claims (5)
- 길쌈 부호화된 심볼을 양자화하고 복호화하는 시스템에 있어서,가능한 모든 양자화 레벨을 사용하여 수신된 심볼을 양자화하는 단계;양자화된 비트열에 소정의 값을 합산하여 좌우의 레벨이 대칭을 이루도록 하는 단계; 및합산된 비트열을 복호화하는 단계를 포함하는, 비터비 복호화기를 위한 입력 양자화 방법.
- 길쌈 부호화된 심볼을 양자화하고 복호화하는 시스템에 있어서,수신된 심볼을 양자화하는 단계;양자화된 비트열에 양자화 방법을 나타내는 비트를 추가하는 단계; 및상기 추가된 비트 값에 의해, 비트열을 복호화하는 단계를 포함하는, 비터비 복호화기를 위한 입력 양자화 방법.
- 제 2 항에 있어서, 상기 양자화하는 단계는, 원점을 중심으로 좌우가 대칭되는 양자화 레벨을 사용하여 수신된 심볼을 양자화하며,상기 비트를 추가하는 단계는, 양자화된 비트열에 비트 '0'을 추가하며,상기 비트열을 복호화하는 단계는, 양자화된 비트열을 직접 복호화하는, 비터비 복호화기를 위한 입력 양자화 방법.
- 제 2 항에 있어서, 상기 양자화하는 단계는, 가능한 모든 양자화 레벨을 사용하여 수신된 심볼을 양자화하며,상기 비트를 추가하는 단계는, 양자화된 비트열에 비트 '1'을 추가하며,상기 비트열을 복호화하는 단계는, 양자화된 비트열에 0.5를 합산하고 합산된 비트열을 복호화하는, 비터비 복호화기를 위한 입력 양자화 방법.
- 길쌈 부호화된 심볼을 양자화하고 복호화하는 시스템에 있어서,가능한 모든 양자화 레벨을 사용하여 수신된 심볼을 양자화하는 단계;양자화된 비트열에 양자화 방법을 나타내는 비트를 추가하는 단계;상기 추가된 비트 값이 '0'이면, 양자화된 비트열을 직접 복호화하는 단계; 및상기 추가된 비트 값이 '1'이면, 양자화된 비트열에 소정의 값를 합산하여 좌우의 레벨이 대칭을 이루도록 하고, 합산된 비트열을 복호화하는 단계를 포함하는, 비터비 복호화기를 위한 입력 양자화 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980032820A KR20000013767A (ko) | 1998-08-13 | 1998-08-13 | 비터비 복호화기를 위한 입력 양자화 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980032820A KR20000013767A (ko) | 1998-08-13 | 1998-08-13 | 비터비 복호화기를 위한 입력 양자화 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000013767A true KR20000013767A (ko) | 2000-03-06 |
Family
ID=19547107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980032820A KR20000013767A (ko) | 1998-08-13 | 1998-08-13 | 비터비 복호화기를 위한 입력 양자화 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000013767A (ko) |
-
1998
- 1998-08-13 KR KR1019980032820A patent/KR20000013767A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6567938B2 (en) | Convolution decoding terminated by an error detection block code with distributed parity bits | |
US5465267A (en) | Error-correcting tandem encoding system | |
KR930003604A (ko) | 트렐리스 코드화 큐에이엠(qam)을 이용하여 디지탈 데이터를 통신하기 위한 방법 및 그 장치 | |
Azami et al. | Combined source-channel coding: Panorama of methods | |
KR940027392A (ko) | 파괴된 콘볼루셔널 코드를 구비한 트렐리스 코딩을 이용하여 디지탈 데이터를 통신하기 위한 장치 및 방법 | |
US6504877B1 (en) | Successively refinable Trellis-Based Scalar Vector quantizers | |
JP2005277784A (ja) | Lpc符号を用いた符号化ビットのマッピング方法及び送信装置、受信装置 | |
JPH11177441A (ja) | 状態数を低減したビタビ検出方法及びデータ伝送システム | |
EP0751625A3 (en) | Viterbi decoder with L=2 best decoding paths | |
CN1157029C (zh) | 用于接收和译码信号的方法和接收机 | |
JPH0799510A (ja) | 符号間干渉チャネルを介してデータを伝送する方法とその装置 | |
US20050201629A1 (en) | Method and system for scalable binarization of video data | |
CA2275643C (en) | Receiver decoder circuitry, and associated method, for decoding a channel encoded signal | |
JPH11177648A (ja) | データ伝送システム | |
US6141781A (en) | Process for editing of data, in particular with variable channel bit rate | |
US7013420B2 (en) | Coded modulation method, which takes tailbits and their coding into account | |
US6346895B1 (en) | Apparatus and method for using nibble inversion code | |
US6348880B1 (en) | Method and device for coding, decoding and transmitting information, using source-controlled channel decoding | |
KR20000013767A (ko) | 비터비 복호화기를 위한 입력 양자화 방법 | |
CN1386330A (zh) | 信号编码 | |
US7272131B2 (en) | TFCI decoding circuit and decoding method | |
US6408037B1 (en) | High-speed data decoding scheme for digital communication systems | |
CN1330818A (zh) | 在一个帧内结构性信息的信道编码或者译码的方法和装置 | |
JP3981490B2 (ja) | 誤り訂正回路 | |
KR0155332B1 (ko) | 가변데이타 전송방식을 적용한 통신시스템에서의 데이터 전송방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |