KR20000012074A - 반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로기판 및 전자 기기 - Google Patents

반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로기판 및 전자 기기 Download PDF

Info

Publication number
KR20000012074A
KR20000012074A KR1019990031062A KR19990031062A KR20000012074A KR 20000012074 A KR20000012074 A KR 20000012074A KR 1019990031062 A KR1019990031062 A KR 1019990031062A KR 19990031062 A KR19990031062 A KR 19990031062A KR 20000012074 A KR20000012074 A KR 20000012074A
Authority
KR
South Korea
Prior art keywords
wiring pattern
semiconductor device
substrate
electrode
manufacturing
Prior art date
Application number
KR1019990031062A
Other languages
English (en)
Inventor
하시모토노부아키
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Priority to KR1019990031062A priority Critical patent/KR20000012074A/ko
Publication of KR20000012074A publication Critical patent/KR20000012074A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 광투과성의 기판(12)과 기판(12)의 한쪽의 면에 형성된 배선 패턴(14)을 포함하여 배선 패턴(14)을 제외하는 영역에서 빛이 투과하는 플렉시블 기판(10)을 준비하는 공정과, 플렉시블 기판(10)에 있어서의 배선 패턴(14)이 형성된 면과는 반대측의 면에서 기판(12)을 통하여 배선 패턴(14)의 위치를 인식하는 공정과, 배선 패턴(14)의 인식과 동일 방향으로 시선을 향하여 반도체 소자(30)에 있어서의 전극(32)의 위치를 인식하는 공정과, 배선 패턴(14)과 전극(32)과의 위치를 맞추어 플렉시블 기판(10)에 반도체 소자(30)를 페이스 다운 본딩하는 공정을 포함하여, 실장 정밀도를 향상시키는 반도체 장치의 제조 방법, 그 방법에 의해 제조된 반도체 장치, 반도체 장치의 제조 장치, 회로 기판 및 전자 기기를 제공할 수 있다.

Description

반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로 기판 및 전자 기기{Semiconductor device and method of manufacturing the same, apparatus for manufacturing semiconductor device, circuit board, and electronic instrument}
본 발명은, 반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로 기판 및 전자 기기에 관한 것이다.
오늘날의 전자기기의 소형화에 따라서, 고밀도 실장에 적합한 반도체 장치의 패키지가 요구되어 있다. 이것에 따르기 위해서, BGA(Ball Grid Array)나 CSP(Chip Scale/Size Package)와 같은 표면 실장형 패키지가 개발되어 있다. 표면 실장형 패키지에서는, 배선 패턴이 형성된 기판에 반도체 칩이 페이스 다운 실장된다.
종래의 표면 실장형 패키지의 제조 방법에서는, 배선 패턴과 반도체 칩의 전극과의 위치 맞춤을 행하기 위해서, 광학계를 사용하고 있었다. 즉, 반도체 칩의 전극을 갖는 면과, 기판의 배선 패턴을 갖는 면과의 사이에, 광학계를 배치시켜, 양쪽의 면을 카메라로 촬상하여 위치를 파악하여 위치 결정을 하고 있었다. 이것에 의하면, 광학계가 복잡하기 때문에, 오차가 생기기 쉬워 실장 정밀도의 저하를 초래하고 있었다.
본 발명은, 이 문제점을 해결하는 것으로, 그 목적은, 실장 정밀도를 향상시키는 반도체 장치의 제조 방법, 그 방법에 의해 제조된 반도체 장치, 반도체 장치의 제조 장치, 회로 기판 및 전자 기기를 제공하는 것에 있다.
(과제를 해결하기 위한 수단)
(1) 본 발명에 관계되는 반도체 장치의 제조 방법은, 광투과성의 기판의 한쪽의 면에 배선 패턴이 형성된 플렉시블 기판과, 반도체 소자에 형성된 전극을 접속하는 반도체 장치의 제조 방법에 있어서,
상기 반도체 소자가 형성되는 측과는 다른 측에 검출 수단을 배치하고,
상기 검출 수단에 의해 상기 전극 및 상기 배선 패턴의 적어도 한쪽의 위치를 검출하고,
상기 배선 패턴과 상기 전극을 전기적으로 접속한다.
(2) 이 제조 방법에 있어서,
상기 플렉시블 기판에 있어서의 상기 배선 패턴이 형성된 면과는 반대측의 면으로부터, 상기 배선 패턴의 위치와 상기 전극의 위치를 상기 검출 수단에 의해 검출하여도 좋다.
이것에 의하면, 광투과성의 기판이 사용되기 때문에, 플렉시블 기판의 이면을 통해서 배선 패턴을 인식할 수 있다. 이 것에 의해, 동일 또는 평행 방향으로 시선을 향하고 인식을 행하여도, 배선 패턴과 전극을 마주 보는 방향 또는 이것과 평행 방향으로 향할 수 있다. 그리고, 인식을 끝내어, 플렉시블 기판 및 반도체 소자를, 서로 평행 이동시키는 것만으로 페이스 다운 본딩을 할 수 있다. 그 결과, 복잡한 광학계를 사용하지 않고서, 실장 정밀도를 향상시킬 수 있다.
(3) 이 제조 방법에 있어서,
상기 플렉시블 기판은, 접착제 없이, 상기 배선 패턴이 상기 기판에 형성된 2층 플렉시블 기판이라도 좋다.
일반적으로 사용되는 접착제는 빛의 투과를 방해하기 때문에, 이러한 접착제를 사용하지 않는 2층 플렉시블 기판을 사용하는 것으로, 플렉시블 기판의 이면으로부터 배선 패턴을 인식할 수 있다.
(4) 이 반도체 장치의 제조 방법에 있어서,
상기 배선 패턴은, 스퍼터링에 의해 상기 기판에 형성된 것이라도 좋다.
이와 같이, 스퍼터링에 의해 기판에 배선 패턴을 형성하는 것으로, 이면에서의 배선 패턴의 인식이 용이하게 된다.
(5) 이 반도체 장치의 제조 방법에 있어서,
상기 기판은, 폴리에틸렌테레프탈레이트로 형성된 것이라도 좋다.
폴리에틸렌테레프탈레이트는, 광투과성을 갖는 재료의 예이다.
(6) 이 반도체 장치의 제조 방법에 있어서, 상기 검출 수단은, 카메라로 이루어지고,
상기 배선 패턴의 위치와 상기 전극의 위치를 카메라에 의해서 검출하고,
상기 카메라는, 상기 배선 패턴이 형성된 상기 플렉시블 기판 및 상기 전극이 형성된 상기 반도체 소자의 어느 한쪽을 촬상 후, 다른쪽의 촬상을 하여도 좋다.
(7) 이 반도체 장치의 제조 방법에 있어서,
상기 카메라는, 평행하게 이동하여 상기 배선 패턴 또는 상기 전극을 촬상하여도 좋다.
(8) 본 발명에 관계되는 반도체 장치는, 상기 방법에 의해 제조된 것이다.
(9) 본 발명에 관계되는 반도체 장치는, 기판상에 형성된 배선 패턴을 갖는 플렉시블 기판과, 반도체 소자를 포함하는 반도체 장치에 있어서,
상기 기판은 광투과 특성을 갖게 되고, 상기 기판상에 형성된 배선 패턴과 상기 반도체 소자에 형성된 전극이 전기적으로 접속하게 된다.
(10) 이 반도체 장치는,
상기 반도체 소자를 페이스 다운 본딩하여 상기 배선 패턴과 접속하여 이루어지는 것이라도 좋다.
(11) 본 발명에 관계되는 반도체 장치의 제조 장치는, 플렉시블 기판을 반송하는 제 1 반송 수단과, 반도체 소자를 반송하는 제 2 반송 수단과, 위치 검출을 하기 위한 검출 수단을 갖는 반도체 장치의 제조 장치에 있어서,
상기 검출 수단은, 상기 반도체 소자가 배치된 측과는 다른 측에 배치되고, 상기 플렉시블 기판에 형성된 배선 패턴의 위치 또는 상기 반도체 소자에 형성된 전극의 위치를 검출한다.
(12) 본 발명에 관계되는 회로 기판에는, 상기 반도체 장치가 실장되어 있다.
(13) 본 발명에 관계되는 전자 기기는, 상기 회로 기판을 갖는다.
도 1(a) 내지 도 1(c)는 본 발명을 적용한 실시의 형태에 관계되는 반도체 장치의 제조 방법을 설명하는 도면.
도 2는 플렉시블 기판의 예로서 테이프 캐리어를 나타내는 도면.
도 3은 본 발명을 적용한 실시의 형태의 변형예를 나타내는 도면.
도 4는 본 실시의 형태에 관계되는 반도체 장치가 실장된 회로 기판을 나타내는 도면.
도 5는 본 실시의 형태에 관계되는 반도체 장치가 실장된 회로 기판을 구비하는 전자 기기를 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 플렉시블 기판 12: 기판
14: 배선 패턴 16: 랜드
30: 반도체 소자 32: 전극
36: 반도체 장치
이하, 본 발명의 적합한 실시의 형태에 관해서 도면을 참조하여 설명한다.
도 1(A) 내지 도 1(C)는, 본 발명을 적용한 실시의 형태에 관계되는 반도체 장치의 제조 방법을 설명하는 도면이다. 본 실시의 형태에서는, 도 1(A)에 나타내는 것같이, 플렉시블 기판(10)이 준비된다. 플렉시블 기판(10)은, 베이스 기판(12) 및 배선 패턴(14)을 포함한다.
기판(12)은, 예를 들면 유기계 또는 수지계의 재료로부터 형성된 것으로 가요성을 갖는다. 또한, 기판(12)은 광투과성을 갖고, 가시광이 투과하는 것이면, 투과율은 묻지 않는다. 가요성 및 광투과성을 갖는 한, 기판(12)의 재료는 한정되지 않는다. 광투과율이 높은 재료로서, 예를 들면, 폴리에틸렌테레프탈레이트(PET)를 들 수 있다. 또는, 폴리이미드 수지를 사용하여도 좋다. 폴리이미드 수지를 사용한 기판(12)은, 착색되어 있기 때문에, 그 두께는, 75㎛ 이하인 것이 바람직하고, 또한 50㎛ 이하인 것이 한층더 바람직하다. 또한, 기판(12)의 재료로서, PES(폴리에테르설폰)나, PEEK(폴리에테르에테르케톤) 등의 내열 엔지니어링 플라스틱 필름을 사용하여도 좋다. 이것들의 재료는, 투명하거나, 또는 착색되어 있어도 색이 엷기 때문에, 두께가 문제가 되지 않는 일이 많다.
배선 패턴(14)은, 기판(12)의 한쪽의 면에 형성된다. 또한, 기판(12)의 한쪽의 면의 배선 패턴(14) 이외에, 다른쪽의 면에 배선 패턴을 형성하여도 좋지만, 이 다른쪽의 면에 형성되는 배선 패턴은 본 발명의 필수의 구성 요건이 아니다.
배선 패턴(14)은, 스퍼터링 등에 의해 기판(12)에 강철 등의 도전성의 막을 피착하고, 이것을 에칭하여 형성할 수 있다. 이 경우에는, 기판(12)에 배선 패턴(14)이 직접 형성되어, 접착제가 개재하지 않은 2층 기판이 된다. 접착제는, 일반적으로 차광성을 갖는다. 플렉시블 기판(10)에 의하면, 차광성의 접착제가 개재하지 않기 때문에, 광투과성의 기판(12)을 통하여, 배선 패턴(14)을 이면에서 인식할 수 있다. 자세하게는, 기판(12)에 있어서의 배선 패턴(14)이 형성된 면과는 반대측의 면에서, 기판(12)을 통하여, 배선 패턴(14)을 시각적으로 인식할 수 있다. 기판(12)으로서, 폴리이미드 수지를 선택한 경우, 기판(12)이 착색되어 있기 때문에, 배선 패턴(14)의 형성면과는 반대의 면으로부터의 패턴 인식성을 보다 높이기 위해서, 상술한 2층 기판, 특히 폴리이미드 수지상에 스퍼터링으로 구리 등을 형성한 타입 쪽이, 이 형태에는 바람직하다. 여기서, 기판(12)이 광투과율이 높은 PET 등으로 형성되어 있으면, 배선 패턴(14)의 인식이 보다 행하기 쉽기 때문에, 접착제부의 3층 기판의 선택도 가능하다.
기판(12)에는, 스루홀(18)이 형성되어 있고, 배선 패턴(14)은, 스루홀(18)상을 지난다. 즉, 스루홀(18)상을 배선 패턴(14)이 넘도록 형성되어 있다. 그리고, 스루홀(18)을 통하여, 배선 패턴(14)은, 기판(12)에서의 배선 패턴(14)이 형성된 면과는 반대측의 면에 접속할 수 있도록 되어 있다. 이렇게 해서, 기판(12)에서의 배선 패턴(14)의 형성된 면과는 반대측의 면에, 배선 패턴(14)에 전기적으로 접속된 외부 전극(34)(도 1(C) 참조)을 형성할 수 있다. 또한, 스루홀(18)의 내면에, 금이나 구리 등의 도전 부재를 도금하여도 좋다.
배선 패턴(14)에는, 랜드(16)가 형성되어 있고, 반도체 소자(30)의 전극(32)과의 접합이 하기 쉽게 되어 있다. 또한, 랜드(16)상에 범프를 형성하여도 좋다.
이상 설명하여 온 것같이, 플렉시블 기판(10)으로서 단책(短冊) 모양의 것을 사용하여도 좋고, 도 2에 나타내는 테이프 캐리어(20)를 사용하여도 좋다. 테이프 캐리어(20)는, 장척상 또는 테이프상의 기판(22)과, 기판(22)의 적어도 한쪽의 면에 형성된 배선 패턴(24)으로 구성되어, 도시하지 않은 릴에 감아 취하여 준비된다. 기판(22)에는, 폭 방향의 양단부에, 길이 방향을 따라 연속적으로 스프로킷 홀(26)이 형성되어 있다. 스프로킷 홀(sprocket hole)(26)은, 테이프 캐리어(20)를 감아 취하거나 끌어 낼 때에, 스프로킷(104)(도 1(A)참조)에 맞물리게 되어 있다.
본 실시의 형태에서 사용되는 제조 장치는, 플렉시블 기판(10)을 반송하는 스프로킷(104) 등의 제 1 반송 수단과, 반도체 소자(30)를 반송하는 흡착 보조 공구(102) 등의 제 2 반송 수단과, 위치 검출을 하기 위한 카메라(100) 등의 검출 수단을 갖는다.
본 실시의 형태에서는, 상기 플렉시블 기판(10)과 반도체 소자(30)를, 도 1(A)에 나타내는 것같이 배치한다. 도 1(A)에 있어서, 플렉시블 기판(10)에 있어서의 배선 패턴(14)이 형성된 면과, 반도체 소자(30)에 있어서의 전극(32)이 형성된 면과는, 반대의 방향이고, 면에 따라 평행 이동하였을 때에 대면할 수 있는 방향을 향하고 있다. 바꿔 말하면, 플렉시블 기판(10)에 있어서의 배선 패턴(14)이 형성된 면과는 반대측의 면과, 반도체 소자(30)에 있어서의 전극(32)이 형성된 면과는, 같은 방향을 향함과 동시에, 평면시에 있어서 겹치지 않도록 어긋나고 있다.
또한, 플렉시블 기판(10) 및 반도체 소자(30)는, 각각, 배선 패턴(14)이 형성된 면 또는 전극(32)이 형성된 면에 따라, 평행 이동할 수 있도록, 도시하지 않은 슬라이드 수단으로써 유지되어 있다.
도 1(A)에 있어서, 카메라(100)는, 플렉시블 기판(10)에 있어서의 배선 패턴(14)이 형성된 면과는 반대측의 면과, 반도체 소자(30)에 있어서의 전극(32)이 형성된 면에 대면 가능한 방향이고, 어느 것인가 한쪽의 면에 실제로 대면하여, 카메라(100)가 배치되어 있다. 즉, 카메라(100)는, 플렉시블 기판(10)에 있어서의 배선 패턴(14)이 형성된 면과는 반대측의 면에 배치되어 있다. 또는, 반도체 소자(30)에 있어서의 전극(32)이 형성된 면에 배치되어 있다. 또한, 카메라(100)는, 위치가 고정되어 있다.
여기서, 카메라(100)는, 플렉시블 기판(10)에 있어서의 배선 패턴(14)이 형성된 면과는 반대측에 배치되어 있더라도, 상술한 것같이, 플렉시블 기판(10)의 기판(12)이 광투과성을 갖기 때문에, 기판(12)을 통하여 배선 패턴(14)을 촬상할 수 있다.
카메라(100)는, 배선 패턴(14) 및 전극(32) 중, 시야에 들어오고 있는 한쪽을 촬상한다. 이것에 의해, 이것들의 위치가 인식된다. 또한, 플렉시블 기판(10)을 촬상하는 경우는, 구체적으로는, 배선 패턴(14)에 있어서의 전극(32)과의 접합부로 되는 랜드(16)의 위치를 검출 수단(예를 들면 카메라(100))이 인식한다. 자세하게는, 미리 배선 패턴(14)의 형상, 랜드(16)의 형상 및 배선 패턴(14)상에서의 위치 등의 기초 정보를, 기억 수단에 기억시켜 둔다. 그리고, 기판(12)을 통하여 배선 패턴(14)을 촬상하고, 기초 정보와, 카메라(100)로써 촬상되어 얻어진 배선 패턴(14)의 화상 정보에 따라서 랜드(16)의 위치를 인식한다. 또한, 정밀한 위치 맞춤 정밀도가 요구되는 경우는, 랜드와는 별도로 전용의 위치 맞춤 마크를 배선 패턴과 동일 프로세스로 설치하여 두고, 기판(12)을 통하여 위치 맞춤 마크를 촬상하고, 이것을 위치 기준으로서 랜드의 위치를 산출하여도 좋다. 이 인식은, 연산 처리 수단에 의해서 행하여져, 인식된 위치의 데이터는, 기억 수단에 축적하여도 좋다.
이렇게 해서, 배선 패턴(14) 및 전극(32) 중의 한쪽의 위치를 인식하면, 이 인식 대상이 된 플렉시블 기판(10) 및 반도체 소자(30) 중의 한쪽을 평행 이동하고, 다른쪽을 카메라(100)의 시야에 넣는다. 그리고, 동일하게 하여, 배선 패턴(14) 및 전극(32) 중의 다른쪽의 위치를 인식한다. 또한, 플렉시블 기판(10) 및 반도체 소자(30)를 평행 이동할 때에, 그 이동 방향 및 이동 거리를 기억하여 두는 것으로, 배선 패턴(14) 및 전극(32)의 위치의 데이터를 그 후에도 유효히 이용할 수 있다.
이렇게 해서, 배선 패턴(14)에 있어서의 전극(32)과의 접합부가 되는 랜드(16)와, 전극(32)과의 위치를 인식할 수 있기 때문에, 다음에 양자의 위치 맞춤을 행한다(도 1(B) 참조). 또한, 위치 맞춤을 행한 후에, 기판(12)을 통하여, 전극(32)과 랜드(16)의 위치가 맞춰져있는지 확인할 수 있어, 확실한 위치 맞춤을 화상으로서 확인후, 다음 접합 공정에 넣은 것이 본 발명의 큰 특징이다.
이상의 공정에 의하면, 카메라(100)를 고정한 채로, 복잡한 광학계도 없음에도 불구하고, 배선 패턴(14)에 있어서의 전극(32)과의 접합부가 되는 랜드(16)와 전극(32)과의 위치 맞춤을 간단히 행할 수 있다.
다음에, 도 1(B)에 나타내는 것같이, 랜드(16)와 전극(32)을 페이스 다운 본딩한다. 본 실시의 형태로서는, 범용의 갱 본딩 방식의 본더를 사용하고, 플렉시블 기판(10)에 있어서의 배선 패턴(14)이 형성된 면과는 반대측의 면에서, 본딩 툴(200)을 반도체 소자(30)의 방향으로 가압한다.
또한, 도 2에 나타내는 것같이, 테이프 캐리어(20)가 플렉시블 기판(10)으로서 사용될 때에는, 복수의 유닛으로서의 반도체 장치에 관해서 위치 맞춤을 하고 나서, 연속적으로 도 1(B)에 나타내는 공정을 행하여도 좋다.
이렇게 해서, 랜드(16)와 전극(32)이 접합되면, 도 1(C)에 나타내는 것같이, 스루홀(18)을 통하여, 배선 패턴(14)의 위에 볼상으로 땜납을 설치하여 외부 전극(34)을 형성한다. 그리고, 플렉시블 기판(10)을, 반도체 소자(30)의 외형에 따라, 또는 임의의 형상으로 펀칭하여 반도체 장치(36)를 얻을 수 있다.
이와 같이, 본 실시 형태에 의하면, 범용의 본더를 사용하여, 대면하는 방향을 향하는 랜드(16) 및 전극(32)을, 간단히 접합할 수 있다.
이상, 자동 인식 위치 맞춤 장치(공정)를 사용하는 예에 관해서 서술하였지만, 본 발명은, 수동 위치 맞춤 장치(카메라 영상을 디스플레이로 사람이 보고 위치 맞춤하는 장치)에도 적용할 수 있고, 이것이 별도의 큰 메리트로 되어있다. 이것에 의해, 비싼 설비를 사용하지 않더라도, 간이한 장치로 고정밀도인 접합을 행할 수 있다.
또한, 본 발명은, 상기 실시의 형태에 한정되는 것이 아니라, 여러가지의 변형이 가능하다. 예를 들면, 도 1(A)에 나타내는 공정 대신에, 도 3에 나타내는 공정을 행하여도 좋다. 즉, 도 1(A)에서는, 카메라(100)의 위치가 고정되어, 플렉시블 기판(10) 및 반도체 소자(30)가 평행 이동하지만, 도 3에서는, 카메라(200)가 평행 이동하고, 플렉시블 기판(10) 및 반도체 소자(30)의 위치가 고정되어 있다. 이것에 의해서도, 상기 실시의 형태와 같은 효과를 달성할 수 있다. 또한, 도 3에 있어서, 플렉시블 기판(10) 및 반도체 소자(30)는, 카메라(200)에 의한 촬상시에 위치가 고정되어 있지만, 페이스 다운 실장를 할 때에는, 평행 이동하여 도 1(B)에 나타내는 것같이 위치 맞춤을 할 수 있는 것이 바람직하다.
상술한 예에서는, 모두 CSP(Chip Size/Scale Package) 구조의 제조를 예로 하여 서술하였지만, 본 발명에 관계되는 방법은 이것에 한하지 않고, 광투과성을 갖는 기판을 사용하는 FD(Face Down) 구조 전반의 실장, 예를 들면 COF(Chip On Flex) 구조에도 사용할 수 있다. 이 경우라도, 반도체 소자와 기판과의 접속 공정에 포인트가 있다.
도 4에는, 상술한 실시 형태에 관계되는 방법에 의해서 제조된 반도체 장치(1100)를 실장한 회로 기판(1000)이 나타내고 있다. 회로 기판(1000)에는 예를 들면 글라스 에폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판(1000)에는, 예를 들면 구리로 이루어지는 배선 패턴이 희망하는 회로로 되도록 형성되어 있다. 그리고, 배선 패턴과 반도체 장치(1100)의 외부 전극을 기계적으로 접속하는 것으로 그것들의 전기적 도통이 도모된다.
또한, 반도체 장치(1100)는, 실장 면적을 베어칩으로써 실장하는 면적까지 작게 할 수 있기 때문에, 이 회로 기판(1000)을 전자 기기에 사용하면 전자 기기 자체의 소형화를 도모할 수 있다. 또한, 동일 면적내에 있어서는 보다 실장 스페이스를 확보할 수 있어, 고기능화를 도모하는 것도 가능하다.
그리고, 이 회로 기판(1000)을 구비하는 전자 기기로서, 도 5에는, 노트형 퍼스널 컴퓨터(1200)가 나타나고 있다.
또한, 상기 실시의 형태는, 반도체 장치에 본 발명을 적용한 예이지만, 반도체 장치와 같이 다수의 외부 단자를 필요로 하는 면실장용의 전자부품이면, 능동부품인가 수동부품인가를 묻지 않고, 본 발명을 적용할 수 있다. 전자부품으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터, 배리스터, 볼륨또는휴즈등이있다.

Claims (13)

  1. 광투과성의 기판의 한쪽의 면에 배선 패턴이 형성된 플렉시블 기판과, 반도체 소자에 형성된 전극을 접속하는 반도체 장치의 제조 방법에 있어서,
    상기 반도체 소자가 형성되는 측과는 다른 측에 검출 수단을 배치하고,
    상기 검출 수단에 의해 상기 전극 및 상기 배선 패턴의 적어도 한쪽의 위치를 검출하고,
    상기 배선 패턴과 상기 전극을 전기적으로 접속하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 플렉시블 기판에 있어서의 상기 배선 패턴이 형성된 면과는 반대측의 면으로부터, 상기 배선 패턴의 위치와 상기 전극의 위치를 상기 검출 수단에 의해 검출하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 플렉시블 기판은, 접착제 없이, 상기 배선 패턴이 상기 기판에 형성된 2층 플렉시블 기판인 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 배선 패턴은, 스퍼터링에 의해 상기 기판에 형성된 것인 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 기판은, 폴리에틸렌테레프탈레이트로 형성된 것임을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 검출 수단은, 카메라로 이루어지고,
    상기 배선 패턴의 위치와 상기 전극의 위치를 카메라에 의하여 검출하고,
    상기 카메라는, 상기 배선 패턴이 형성된 상기 플렉시블 기판 및 상기 전극이 형성된 상기 반도체 소자의 어느 한쪽을 촬상 후, 다른쪽의 촬상을 행하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 카메라는, 평행하게 이동하여 상기 배선 패턴 또는 상기 전극을 촬상하는 반도체 장치의 제조 방법.
  8. 제 1 항의 방법에 의해 제조된 반도체 장치.
  9. 기판상에 형성된 배선 패턴을 갖는 플렉시블 기판과, 반도체 소자를 포함하는 반도체 장치에 있어서,
    상기 기판은 광투과 특성을 가지고 이루어지고, 상기 기판상에 형성된 배선 패턴과 상기 반도체 소자에 형성된 전극이 전기적으로 접속하여 이루어지는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 반도체 소자를 페이스 다운 본딩하여 상기 배선 패턴과 접속하여 이루어지는 반도체 장치.
  11. 플렉시블 기판을 반송(搬送)하는 제 1 반송 수단과, 반도체 소자를 반송하는 제 2 반송 수단과, 위치 검출을 하기 위한 검출 수단을 갖는 반도체 장치의 제조 장치에 있어서,
    상기 검출 수단은, 상기 반도체 소자가 배치된 측과는 다른 측에 배치되고, 상기 플렉시블 기판에 형성된 배선 패턴의 위치 또는 상기 반도체 소자에 형성된 전극의 위치를 검출하는 반도체 장치의 제조 장치.
  12. 제 9 항 또는 제 10 항의 반도체 장치가 실장된 회로 기판.
  13. 제 12 항의 회로 기판을 갖는 전자 기기.
KR1019990031062A 1998-07-31 1999-07-29 반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로기판 및 전자 기기 KR20000012074A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990031062A KR20000012074A (ko) 1998-07-31 1999-07-29 반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로기판 및 전자 기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-230343 1998-07-31
JP99-154731 1999-06-02
KR1019990031062A KR20000012074A (ko) 1998-07-31 1999-07-29 반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로기판 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20000012074A true KR20000012074A (ko) 2000-02-25

Family

ID=19605574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031062A KR20000012074A (ko) 1998-07-31 1999-07-29 반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로기판 및 전자 기기

Country Status (1)

Country Link
KR (1) KR20000012074A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020007985A (ko) * 2000-07-19 2002-01-29 후지야마 겐지 전자부품의 검사방법 및 전자부품 조립장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
KR950004597A (ko) * 1993-07-23 1995-02-18 이헌조 픽셀용 박막트랜지스터의 구조 및 제조방법
JPH0870013A (ja) * 1994-08-30 1996-03-12 Casio Comput Co Ltd ボンディング方法及びその装置
US5563445A (en) * 1993-04-08 1996-10-08 Seiko Epson Corporation Semiconductor device
JPH10123176A (ja) * 1996-10-22 1998-05-15 Hitachi Cable Ltd ベアチップ検査用プローブ基板及びベアチップ検査システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US5563445A (en) * 1993-04-08 1996-10-08 Seiko Epson Corporation Semiconductor device
KR950004597A (ko) * 1993-07-23 1995-02-18 이헌조 픽셀용 박막트랜지스터의 구조 및 제조방법
JPH0870013A (ja) * 1994-08-30 1996-03-12 Casio Comput Co Ltd ボンディング方法及びその装置
JPH10123176A (ja) * 1996-10-22 1998-05-15 Hitachi Cable Ltd ベアチップ検査用プローブ基板及びベアチップ検査システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020007985A (ko) * 2000-07-19 2002-01-29 후지야마 겐지 전자부품의 검사방법 및 전자부품 조립장치

Similar Documents

Publication Publication Date Title
EP1156705B1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
KR100877159B1 (ko) 고체 촬상 장치 및 그 제조 방법
KR100982621B1 (ko) 고체 촬상 장치 및 그의 제조 방법
US6200824B1 (en) Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device
JP5926890B2 (ja) 配線板、配線板の製造方法、および撮像装置
US10477084B2 (en) Manufacturing method for camera module
JP6270339B2 (ja) 撮像装置、撮像装置の製造方法、及び内視鏡システム
KR20070011168A (ko) 실장 기판 및 전자 부품의 실장 방법
US6500684B1 (en) Method and apparatus of manufacturing semiconductor device
US10772216B2 (en) Electronic component, electronic device, and method for mounting electronic component
CN113488493A (zh) 芯片封装结构及其制作方法和模组
KR20000012074A (ko) 반도체 장치 및 그 제조 방법, 반도체 장치의 제조 장치, 회로기판 및 전자 기기
KR100354203B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기
US11749697B2 (en) Image capturing device unit including multilayer substrate, multilayer substrate, and image capturing apparatus
US7208840B2 (en) Semiconductor module, electronic device and electronic equipment, and method for manufacturing semiconductor module
JP2012243987A (ja) 半導体装置の製造方法
JP2004289423A (ja) 光モジュール及びその製造方法並びに電子機器
JPH01119088A (ja) 表面実装部品搭載用プリント配線板
JP2004214705A (ja) 半導体装置の製造方法
JP2012119614A (ja) 支持基板、該支持基板の製造方法及び多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application