KR20000011718A - 반도체기판의연마방법및반도체장치의제조방법 - Google Patents
반도체기판의연마방법및반도체장치의제조방법 Download PDFInfo
- Publication number
- KR20000011718A KR20000011718A KR1019990028520A KR19990028520A KR20000011718A KR 20000011718 A KR20000011718 A KR 20000011718A KR 1019990028520 A KR1019990028520 A KR 1019990028520A KR 19990028520 A KR19990028520 A KR 19990028520A KR 20000011718 A KR20000011718 A KR 20000011718A
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- abrasive
- semiconductor substrate
- polished
- alumina
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000007517 polishing process Methods 0.000 title claims description 22
- 238000005498 polishing Methods 0.000 claims abstract description 141
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000002245 particle Substances 0.000 claims abstract description 32
- 239000013078 crystal Substances 0.000 claims abstract description 31
- 239000010431 corundum Substances 0.000 claims abstract description 18
- 229910052593 corundum Inorganic materials 0.000 claims abstract description 18
- 238000003825 pressing Methods 0.000 claims abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 54
- 239000006061 abrasive grain Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000007800 oxidant agent Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 239000003795 chemical substances by application Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 239000004744 fabric Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- VCJMYUPGQJHHFU-UHFFFAOYSA-N iron(3+);trinitrate Chemical compound [Fe+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O VCJMYUPGQJHHFU-UHFFFAOYSA-N 0.000 description 4
- 239000003082 abrasive agent Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- -1 α-Si Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K3/00—Materials not provided for elsewhere
- C09K3/14—Anti-slip materials; Abrasives
- C09K3/1454—Abrasive powders, suspensions and pastes for polishing
- C09K3/1463—Aqueous liquid suspensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은, 반도체장치의 연마공정에 사용되는 연마입자를 포함하는 연마제로서, 연마입자중에 포함되는 코런덤형 결정인 알루미나가 4% 이상 16% 이하이도록 조정된 것을 이용한다.
Description
본 발명은 반도체웨이퍼의 연마공정을 포함하는 반도체장치의 제조방법에 관한 것으로, 특히 CMP(Chemical and Mechanical Polishing)기술을 이용한 반도체웨이퍼의 연마방법 및 반도체장치의 제조방법에 관한 것이다.
현재의 ULSI(Ultra Large Scale Integrated circuit)에서는 트랜지스터 및 그 이외의 반도체소자의 사이즈를 축소하여 실장밀도를 높이는 경향이 있다. 이 때문에, 여러 가지의 미세가공기술이 연구ㆍ개발되고 있고, 디자인 룰에 있어서는 이미 서브미크론급으로 되어 있다.
그러한 엄격한 미세화의 요구를 만족시키기 위해 개발되고 있는 기술의 하나로 CMP가 있다. 이 CMP는, 반도체장치의 제조공정에 있어서, 예컨대, 묻어 넣는 형태의(이하, 간단히, '매입'이라 칭함) 금속배선의 형성, 층간절연막의 평탄화, 플러그의 형성, 매입소자분리의 형성, 매입개패시터의 형성 등을 행하는 때에 필수로 되는 기술이다.
이 CMP기술은 연마입자를 포함하는 연마제(연마액)를 연마면의 위에 공급하고, 피연마면을 갖춘 기판을 연마면에 대고 누르면서 슬라이딩시킴으로써, 기판의 피연마막을 화학ㆍ기계적으로 연마하는 것이다. 이 때의 연마입자로는 여러 가지의 재료가 이용되고 있는 바, 금속배선의 형성 및 플러그의 형성 등에는 알루미나를 주성분으로 하는 연마입자가 사용되는 일이 많다.
도 1(A) 및 도 1(B)는 CMP기술을 이용한 매입금속배선의 형성공정을 나타낸 단면도이다.
우선, 도 1(A)에 나타낸 것처럼, 반도체기판(도시하지 않았음)상에 절연막(11)을 형성하고, 이 절연막(11)의 위에 통상적인 포토리소그래피법 및 에칭법을 이용하여 복수의 배선홈을 형성한다. 이어서, PVD(물리적 퇴적)법 혹은 CVD(화학기상성장)법에 의해 금속막을 퇴적한 후, 연마처리를 하여, 도 1(B)에 나타낸 것처럼 매입금속배선(12)을 형성한다.
CMP처리에 의해 절연막(11)까지 연마처리가 행하여진 뒤의 표면상태의 일례를 도 2에 나타냈다.
피연마면[금속배선(12)]과 절연막(11)의 연마량 및 피연마면의 표면상태는 연마중의 누르는 압력, 기판과 연마면간의 슬라이딩 속도, 연마제의 종류 및 공급량, 연마시간, 연마면의 상태 등에 의존한다. 이들 연마중의 누르는 압력, 기판과 연마면간의 슬라이딩 속도, 연마제의 공급량, 연마시간 등의 변수의 대부분은 연마장치에 의해 제어되고 있다. 또한, 연마제중의 연마입자나 화학약품 등의 함유량을 일정하게 유지하기 위해, 정확한 칭량 및 화학성분의 정량분석이 행하여지고 있다.
그러나 종래에는, 상기한 것처럼, 변수의 대부분이 연마장치에 의해 제어되고, 또한, 연마제중의 연마입자나 화학약품 등의 함유량이 일정하게 유지되고 있어도, CMP처리에 의한 연마가 행하여짐으로써, 도 2에 나타낸 것처럼 스크래치(13; 결함)가 기판표면에 발생해 버린다.
여기에서 생기는 결함(13)은 기판내부에 손상을 주는 것 이외에, 연마공정 후에 행하여지는 반도체 제조공정과의 조합에 의해, 예컨대 도 3(A), 도 3(B)에 나타낸 것과 같은 제품불량을 일으키는 원인으로 된다.
즉, 도 3(A)에 나타낸 것처럼, 금속배선(12)을 형성한 후에 층간절연막(14)을 형성하고, 이 층간절연막(14)에 대해, 통상적인 포토리소그래피법 및 에칭법을 이용하여 금속배선(12)에 다다르는 관통구멍을 형성한다. 이어서, PVD법 혹은 CVD법에 의해 플러그 형성용 금속막을 퇴적한 후, 연마처리를 행하여 플러그(15)를 형성한다. 이 때, 플러그 형성용 금속막중, 금속배선(12)의 형성공정에서 발생한 스크래치 장소의 상방에 대응하는 일부(15a)가 연마처리에서 제거되지 않고 잔류해 버린다.
따라서, 도 3(B)에 나타낸 것처럼, 플러그(15)의 형성 후에 상층의 복수의 금속배선(16)을 형성하면, 이들 복수의 금속배선(16)의 몇몇이 금속막 배선의 일부(15a)를 매개하여 쇼트된다.
덧붙여서, 연마제의 롯트(Lot)와 제품불량(결함수)의 관계는, 예컨대 도 4에 나타낸 것처럼 되어, 연마제의 롯트에 의해 결함수가 변동해 버리는 것, 제품불량을 많이 일으키고 있는 것을 알 수 있다.
이와 같이, 종래방법에서는 안정된 연마처리가 불가능하고, 연마제의 롯트에 의해 결함수가 변동하며, 제품불량을 많이 일으킨다는 문제가 있었다.
본 발명은 상기한 문제점을 해결하려고 이루어진 것으로, 반도체기판상에 발생하는 결함을 저감하고, 또한, 생산성을 손상시키지 않는 정도의 연마속도를 유지하며, 안정된 연마처리가 가능하게 되는 반도체장치의 연마방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은, 생산성을 손상시키지 않는 정도로 연마속도를 유지하면서, 결함의 발생을 억제할 수 있는 반도체장치의 제조방법을 제공하는 것에 있다.
도 1(A) 및 도 1(B)는 CMP기술을 이용한 종래방법에 의한 매입금속배선의 형성공정을 나타낸 단면도,
도 2는 도 1(A) 및 도 1(B)에 나타낸 종래방법으로 형성된 기판의 사시도,
도 3(A) 및 도 3(B)는 종래방법을 이용하여 제조되는 반도체장치의 형성공정을 나타낸 단면도,
도 4는 종래방법에서 이용되는 연마제의 롯트와 제품불량(결함수)의 관계를 나타낸 도면,
도 5(A) 및 도 5(B)는 본 발명의 반도체장치의 연마방법의 제1실시예에서 사용되는 2종류의 피연마막을 나타낸 단면도,
도 6은 본 발명의 반도체장치의 연마방법의 제1실시예에서 사용되는 연마장치를 개략적으로 나타낸 도면,
도 7은 본 발명의 반도체장치의 연마방법의 제1실시예에 관한 연마입자중에 포함되는 코런덤형 결정인 알루미나(α-알루미나)의 함유량에 대한 기판상의 결함수의 관계를 나타낸 도면,
도 8은 본 발명의 반도체장치의 연마방법의 제1실시예에 관한 연마입자중에 포함되는 코런덤형 결정인 알루미나(α-알루미나)의 함유량에 대한 피연마막의 연마속도의 관계를 나타낸 도면,
도 9(A) 및 도 9(B)는 본 발명의 반도체장치의 제조방법의 제1실시예에서 사용되는 피연마막을 나타낸 단면도,
도 10은 본 발명의 반도체장치의 제조방법의 제1실시예 및 종래방법에 있어서의 연마제 롯트와 제품결함수의 관계를 대비하여 나타낸 도면,
도 11은 본 발명의 각 실시예에서 사용되는 α-알루미나의 결정구조를 나타낸 도면이다.
본 발명에 의하면, 연마입자중에 포함되는 코런덤(Corundum)형 결정의 알루미나 입자의 비율이 4% 이상 16% 이하로 되도록 조정된 연마입자를 포함하는 연마제를 이용하여 반도체기판의 피연마면을 연마하는 반도체기판의 연마방법이 제공된다.
본 발명에 의하면, 연마정반(硏磨定盤)상에 연마면을 마련하고, 피연마면을 갖춘 반도체기판을, 그 피연마면이 상기 연마면과 접촉하도록 보지하며, 상기 연마면의 위에 연마입자를 포함하는 연마제를 공급하고, 상기 반도체기판과 상기 연마정반의 사이에 압력을 가하며, 또한 상기 연마면과 상기 피연마면을 상대적으로 운동시킴으로써 상기 반도체기판의 피연마면을 연마하는 방법으로서, 상기 연마제로서, 연마입자중에 포함되는 코런덤형 결정의 알루미나 입자의 비율이 4% 이상 16% 이하로 되도록 조정된 연마입자를 포함하는 연마제를 이용하는 반도체기판의 연마방법이 제공된다.
본 발명에 의하면, 반도체기판상에 피연마막을 형성하고, 상기 피연마막중 적어도 일부를, 연마입자중에 포함되는 코런덤형 결정인 알루미나의 비율이 4% 이상 16% 이하로 되도록 조정된 연마입자를 포함하는 연마제를 이용하여 연마하는 반도체장치의 제조방법이 제공된다.
본 발명에 의하면, 표면에 凹凸을 갖춘 반도체기판상에 피연마막을 형성하고, 상기 피연마막을, 연마입자중에 포함되는 코런덤형 결정의 알루미나 입자의 비율이 4% 이상 16% 이하로 되도록 조정된 연마입자를 포함하는 연마제를 이용하여 연마함으로써 평탄화하는 반도체장치의 제조방법이 제공된다.
<발명의 실시형태>
본 발명자들은, 연마입자중에 포함되는 코런덤형 결정인 알루미나(α-알루미나)의 함유량에 대한 기판상의 결함과 피연마막의 연마속도의 관계로부터, 생산성을 손상시키지 않는 정도의 연마속도를 유지하면서 결함의 발생을 억제하며, 안정된 연마를 할 수 있다는 것을 찾아내고, 이 지견에 기초하여 본 발명을 하기에 이르렀다.
이하, 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.
연마방법의 제1실시예에서는, 연마제로서 연마입자와 산화제, 순수를 혼합한 연마액을 이용했다. 산화제로서는 질산제2철을, 연마입자로서는 알루미나를 사용하고, 알루미나 입자중에 포함되는 코런덤형 결정인 알루미나의 함유량을 바꾸는 것으로 수종류의 연마제를 작성했다.
또한, 피연마기판으로서는 2종류를 준비했다.
도 5(A)는 제1피연마기판을 나타낸 것으로, 실리콘기판(31)상에 CVD법에 의해 산화규소막(32)을 형성한 것이다.
도 5(B)는 제2피연마기판을 나타낸 것으로, 실리콘기판(41)상에 CVD법에 의해 산화규소막(42)을 형성한 후, 더욱이 PVD법에 의해 배리어 메탈(43; Barrier Metal)을 형성하고, 그 위에 CVD법에 의해 텅스텐막(44)을 형성한 것이다.
또한, 연마장치로서는, 예컨대 도 6에 나타낸 것과 같은 통상적인 연마장치를 이용했다. 도 6에 나타낸 연마장치는 회전가능한 연마정반(51)과, 연마정반(51)상에 붙여진 연마포(52), 연마정반(51)의 상방에 배치되어 있는 회전가능한 진공 척 홀더(53), 연마정반(51)의 상방에 배치되고, 다이아몬드 입자가 전착(電着)된 회전가능한 플레이트(54), 연마제 각반기능을 갖춘 연마제 탱크(55)에 접속되고, 연마제 토출부가 연마포(52) 근방까지 늘어난 연마제 공급용 배관(56)으로 구성되어 있다. 한편, 도시하지 않았지만, 상기 연마제 공급용 배관(56)의 도중에는 연마제의 공급량을 제어하기 위한 수단이 마련되어 있다.
피연마기판(50)은 상기 연마포(52)에 그 피연마면이 대향하도록 상기 진공 척 홀더(53)에 진공상태로 끼워지고, 연마시에는 상기 진공 척 홀더(53)가 하강하여, 피연마기판(50)의 피연마면이 연마포(52)에 맞닿는다. 이 맞닿을 때의 압력은 압축공기에 의해 임의로 제어할 수 있도록 되어 있다.
여기에서, 연마제로서 코런덤형 결정인 알루미나의 함유량을 바꾼 수종류의 연마제를 이용하여, 상기 피연마기판(50)의 피연마면으로서 도 5(A)에 나타낸 피연마기판인 산화규소막(32) 및 도 5(B)에 나타낸 피연마기판인 텅스텐막(44)의 연마를 각각 행하였다.
이 경우, 연마장치의 연마포(52)로서는 통상 일반적으로 사용되고 있는 것, 예컨대 폴리우레탄을 이용했다. 그리고, 연마포(52)의 재생은 연마 후에 행하는데, 그 재생은 다이아몬드가 전착되어 있는 플레이트(54)에 의해 행하였다.
또한, 연마시의 누르는 압력이나 연마제의 공급량, 피연마기판(50)과 연마정반(51)의 상대회전속도에 대해서는, 통상적인 조건, 예컨대, 연마압력이 200gf/㎠, 연마정반(51) 및 진공 척 홀더(53)의 회전수가 각각 공히 50rpm, 연마제의 공급량이 200ml/min인 조건을 채용했다.
한편, 연마입자의 평균입경은 0.01~5.0㎛인 것이 바람직하다. 그 이유는, 연마입자의 평균입경이 0.01㎛ 미만이면 연마속도가 지나치게 낮아지고, 5.0㎛를 넘으면 피연마면에서의 결함발생의 원인이 되기 때문이다.
상기한 것과 같은 연마조건에서 일정시간 연마를 행한 후, 산화규소막(32)상 및 텅스텐막(44)상의 결함수, 산화규소막(32) 및 텅스텐막(44)의 잔막량(殘膜量)을 측정하고, 연마 전후의 막두께 차이로부터 산화규소막(32) 및 텅스텐막(44)의 연마속도를 산출했다.
이 경우, 결함수의 측정에는 화상처리방식의 측정장치를 이용하고, 산화규소막(32)의 막두께의 측정에는 광간섭식 막두께 측정기를 이용하며, 텅스텐막(44)의 막두께의 산출에는 시트 저항 측정기를 이용했다.
도 7은 연마방법의 제1실시예에 관한 연마입자중에 포함되는 코런덤형 결정인 알루미나(α-알루미나)의 함유량에 대한 기판상의 결함수의 관계를 나타낸 것이다. 한편, α-알루미나의 함유량은, 실질적으로 α-알루미나를 100% 포함하는 결정의 피크 강도를 X선 회절법으로 측정하고, 그 피크 강도에 대해 피크 강도가 어느 정도인가를 비교함으로써 특정하였다.
도 8은 연마방법의 제1실시예에 관한 연마입자중에 포함되는 코런덤형 결정인 알루미나(α-알루미나)의 함유량에 대한 피연마막의 연마속도의 관계를 나타낸 것이다.
도 7에 나타낸 것처럼, α-알루미나의 함유량이 많을수록 결함수가 많아지는 경향이 있는데, 4% 이상 내지 16% 이하의 범위에서는 적은 수로 안정되어 있다는 것을 알 수 있다.
또한, 도 8에 나타낸 것처럼, α-알루미나의 함유량이 많을수록 산화규소막(32) 및 텅스텐막(44)의 연마속도가 빨라지는 경향이 있다. 그리고, 4% 이상 내지 16% 이하의 범위에서는, 산화규소막(32)에 대한 텅스텐막(44)의 연마속도비가 충분히 크고, 또한, 안정되어 있다는 것을 알 수 있다.
이들로부터, 연마입자중의 α-알루미나의 함유량을 4% 이상 내지 16% 이하로 조정함으로써, 생산성을 손상시키지 않는 정도로 텅스텐막의 연마속도를 유지하면서 결함의 발생을 억제할 수 있다는 것을 알 수 있다.
다음으로, 실제로 매입금속배선을 형성하는 때의 연마공정에 상기 연마방법의 제1실시예를 적용한 결과에 대해, 도 9(A), 도 9(B) 및 도 10을 참조하면서 상세히 설명한다.
도 9(A)는 피연마기판을 나타낸 것으로, 실리콘기판(71)상에 산화규소막(72)을 형성하고, 그 위에 통상적인 포토리소그래피법 및 에칭법을 이용하여 배선홈을 형성한 후, PVD법에 의해 배리어 메탈(73)을 형성하고, 더욱이 CVD법에 의해 텅스텐막(74)을 형성한 것이다.
이러한 피연마기판에 대해, 도 6에 나타낸 연마장치를 이용하여, 도 9(B)에 나타낸 것처럼, 산화규소막(72)의 배선홈 이외의 부분인 凸부분이 노출되기까지 연마를 행하였다. 이 때의 연마처리에서는 상기 연마방법의 제1실시예와 마찬가지인 연마조건을 이용했다. 또한, 연마 후의 결함측정은 화상처리방식의 측정장치를 이용했다.
도 10은 반도체장치의 제조에 있어서, 상기 연마방법의 제1실시예를 적용하기 전(종래)과 적용한 후(본 실시예)에 있어서의 연마제 롯트와 제품결함수의 관계를 나타낸 것이다.
이 도 10으로부터, 연마입자에 포함되는 α-알루미나의 함유량을 조정함으로써, 결함의 발생을 억제할 수 있다는 것을 알 수 있다.
즉, 반도체장치의 제조방법의 제1실시예에 의하면, 알루미나 입자를 포함하는 연마제를 이용하여 반도체기판상에 성막한 막을 연마하는 때에, 연마입자중에 포함되는 코런덤형 결정인 알루미나의 함유량을 4% 이상 16% 이하로 조정한 연마제를 사용함으로써, 기판표면에서의 결함의 발생을 저감할 수 있음과 더불어, 생산성을 손상시키지 않는 정도로 피연마막의 연마속도를 유지할 수 있다.
게다가, 금속배선의 형성 및 플러그의 형성 등에 있어서, 금속막을 연마하고, 이 금속막과 그 하부의 절연막의 계면 근방에서 연마를 정지시킬 필요가 있는 연마공정에서는, 절연막에 대한 금속막의 연마속도비가 충분히 크고, 또한, 안정될 것이 요망된다. 본 발명에 의하면, 속도비가 충분히 크며 안정된 연마를 행할 수 있다.
도 11은 상기 각 실시예에서 사용되는 α-알루미나(α-Al2O3)(코런덤형)의 결정구조를 나타낸 것이다. 도면중, 백환은 산소원자이고, 흑환은 알루미늄원자이다.
알루미나중에서는 α-알루미나가 가장 딱딱하므로, 이 α-알루미나의 양을 적게 하는 것으로, 기판표면에 발생하는 흠을 적게 할 수 있다. 또한, γ-알루미나가 성장해 가서 α-알루미나로 되므로, α-알루미나는 입경이 크고, α-알루미나의 양을 적게 함으로써 기판표면에 큰 흠이 생기기 어렵게 된다. 그 결과, α-알루미나의 양을 적게 하는 것으로 결함의 발생을 억제할 수 있다.
한편, 본 발명은 상술한 실시예에 한정되는 것은 아니다.
예컨대, 피연마기판의 재료로서는, 실리콘, 석영, 사파이어, Al2O3, Ⅲ~Ⅴ족 화합물 등을 이용할 수 있다.
연마제중의 산화제로서는, 상기 실시예의 질산제2철에 한정되지 않고, 다른 산화제를 이용한 연마에도 응용할 수 있다.
또한, 피연마막으로서 상기 실시예에서는 산화규소막 및 텅스텐막을 이용한 경우에 대해 설명했지만, SiO2, α-Si, 폴리Si, SiON, SiOF, BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), SiN, Si3N4, Si, Al, W, Ag, Cu, Ti, TiN, Au, Pt, Ru, AlCu, AlSiCu 등을 주로 포함하는 막을 이용할 수 있다.
또한, 연마장치도 상술한 실시예에 한정되지 않는다.
상술한 것처럼 본 발명에 의하면, 연마입자중에 포함되는 코런덤형 결정인 알루미나의 함유량을 조정한 연마제를 사용함으로써, 반도체기판상에 발생하는 결함을 저감하고, 또한, 생산성을 손상시키지 않는 정도의 연마속도를 유지하며, 안정된 연마처리가 가능해지는 반도체장치의 연마방법 및, 생산성을 손상시키지 않는 정도로 연마속도를 유지하면서 결함의 발생을 억제할 수 있는 반도체장치의 제조방법을 제공할 수 있다.
즉, 본 발명의 연마방법에 의하면, 반도체기판의 연마공정에 있어서 사용되는 연마입자를 포함하는 연마제로서, 연마입자중에 포함되는 코런덤형 결정인 알루미나가 4% 이상 16% 이하인 것을 이용한다.
이와 같이 연마입자중에 포함되는 코런덤형 결정인 알루미나의 함유량을 조정한 연마제를 사용함으로써, 안정된 연마처리가 가능하게 된다.
더욱이 본 발명의 연마방법에 의하면, 연마정반상에 연마면을 마련하고, 이 연마면과 대향한 위치에 마련된 보지구에 피연마면을 갖춘 피연마물을 보지시키고, 연마면의 위에 연마입자를 포함하는 연마제를 공급하며, 보지구와 연마정반의 사이에 압력을 걸어서 연마면과 피연마면을 슬라이딩시킴으로써 피연마물을 연마하되, 연마입자중에 포함되는 코런덤형 결정인 알루미나가 4% 이상 16% 이하로 조정된 연마제를 사용한다.
이와 같이, 연마입자중에 포함되는 코런덤형 결정인 알루미나의 함유량을 조정한 연마제를 사용함으로써, 안정된 연마처리가 가능하게 된다.
또한, 본 발명의 반도체장치의 제조방법에 의하면, 반도체기판상에 피연마막을 형성하고, 피연마막중 적어도 일부를, 연마입자중에 포함되는 코런덤형 결정인 알루미나가 4% 이상 16% 이하인 연마제로 연마한다.
이와 같이 연마입자중에 포함되는 코런덤형 결정인 알루미나의 함유량을 조정한 연마제를 사용함으로써, 생산성을 손상시키지 않는 정도로 연마속도를 유지하면서 결함의 발생을 억제할 수 있는 반도체장치를 제조하는 것이 가능하게 된다.
더욱이 또한, 본 발명의 반도체장치의 제조방법에 의하면, 표면에 凹凸을 갖춘 반도체기판에 피연마막을 형성하고, 그 피연마막을 연마입자중에 포함되는 코런덤형 결정인 알루미나가 4% 이상 16% 이하인 연마제로 연마하여 평탄화한다.
이와 같이 연마입자중에 포함되는 코런덤형 결정인 알루미나의 함유량을 조정한 연마제를 사용함으로써, 생산성을 손상시키지 않는 정도로 연마속도를 유지하면서 결함의 발생을 억제할 수 있는 반도체장치를 제조하는 것이 가능하게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 반도체기판상에 발생하는 결함을 저감하고, 또한, 생산성을 손상시키지 않는 정도로 연마속도를 유지하며, 안정된 연마처리가 가능하게 되는 반도체장치의 연마방법을 구현할 수 있고, 또한, 생산성을 손상시키지 않는 정도로 연마속도를 유지하면서, 결함의 발생을 억제할 수 있는 반도체장치의 제조방법을 구현할 수 있다.
Claims (16)
- 연마입자중에 포함되는 코런덤형 결정의 알루미나 입자의 비율이 4% 이상 16% 이하로 되도록 조정된 연마입자를 포함하는 연마제를 이용하여 반도체기판의 피연마면을 연마하는 반도체기판의 연마방법.
- 제1항에 있어서, 상기 연마입자가 알루미나를 주성분으로 하는 것을 특징으로 하는 반도체기판의 연마방법.
- 제1항에 있어서, 상기 연마제가 상기 코런덤형 결정의 알루미나 입자를 포함하는 상기 연마입자와, 산화제, 순수를 포함하고 있는 것을 특징으로 하는 반도체기판의 연마방법.
- 제1항에 있어서, 상기 연마입자의 평균 입경이 0.01~5.0㎛인 것을 특징으로 하는 반도체기판의 연마방법.
- 연마정반상에 연마면을 마련하고,피연마면을 갖춘 반도체기판을, 그 피연마면이 상기 연마면과 접촉하도록 보지하며,상기 연마면의 위에 연마입자를 포함하는 연마제를 공급하고,상기 반도체기판과 상기 연마정반의 사이에 압력을 가하며, 또한 상기 연마면과 상기 피연마면을 상대적으로 운동시킴으로써 상기 반도체기판의 피연마면을 연마하는 방법으로서,상기 연마제로서, 연마입자중에 포함되는 코런덤형 결정의 알루미나 입자의 비율이 4% 이상 16% 이하로 되도록 조정된 연마입자를 포함하는 연마제를 이용하는 반도체기판의 연마방법.
- 제5항에 있어서, 상기 연마입자가 알루미나를 주성분으로 하는 것을 특징으로 하는 반도체기판의 연마방법.
- 제5항에 있어서, 상기 연마제가 상기 코런덤형 결정의 알루미나 입자를 포함하는 상기 연마입자와, 산화제, 순수를 포함하고 있는 것을 특징으로 하는 반도체기판의 연마방법.
- 제5항에 있어서, 상기 연마입자의 평균 입경이 0.01~5.0㎛인 것을 특징으로 하는 반도체기판의 연마방법.
- 제5항에 있어서, 상기 연마제를 공급하는 때의 공급량이 200ml/min인 것을 특징으로 하는 반도체기판의 연마방법.
- 제5항에 있어서, 상기 반도체기판과 상기 연마정반의 사이에 가해지는 압력이 200gf/㎠인 것을 특징으로 하는 반도체기판의 연마방법.
- 표면에 凹凸을 갖춘 반도체기판상에 피연마막을 형성하고,상기 피연마막을, 연마입자중에 포함되는 코런덤형 결정의 알루미나 입자의 비율이 4% 이상 16% 이하로 되도록 조정된 연마입자를 포함하는 연마제를 이용하여 연마함으로써 평탄화하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 연마입자가 알루미나를 주성분으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 피연마막이 금속적층막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 피연마막이 실리콘을 포함하는 막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 연마제가 상기 코런덤형 결정의 알루미나 입자를 포함하는 상기 연마입자와, 산화제, 순수를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 연마입자의 평균 입경이 0.01~5.0㎛인 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10200581A JP2000026841A (ja) | 1998-07-15 | 1998-07-15 | 半導体基板の研磨方法および半導体装置の製造方法 |
| JP1998-200581 | 1998-07-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000011718A true KR20000011718A (ko) | 2000-02-25 |
Family
ID=16426729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990028520A KR20000011718A (ko) | 1998-07-15 | 1999-07-14 | 반도체기판의연마방법및반도체장치의제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000026841A (ko) |
| KR (1) | KR20000011718A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525076B1 (ko) * | 2002-12-10 | 2005-11-02 | 매그나칩 반도체 유한회사 | 화학적 기계적 연마용 슬러리 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005205542A (ja) * | 2004-01-22 | 2005-08-04 | Noritake Co Ltd | サファイア研磨用砥石およびサファイア研磨方法 |
-
1998
- 1998-07-15 JP JP10200581A patent/JP2000026841A/ja active Pending
-
1999
- 1999-07-14 KR KR1019990028520A patent/KR20000011718A/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525076B1 (ko) * | 2002-12-10 | 2005-11-02 | 매그나칩 반도체 유한회사 | 화학적 기계적 연마용 슬러리 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000026841A (ja) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6030703B2 (ja) | 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用 | |
| US6238592B1 (en) | Working liquids and methods for modifying structured wafers suited for semiconductor fabrication | |
| KR100704690B1 (ko) | 연마액 및 연마방법 | |
| KR100481651B1 (ko) | 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법 | |
| US6723144B2 (en) | Semiconductor device fabricating method | |
| EP2321378B1 (en) | Chemical-mechanical polishing compositions and methods of making and using the same | |
| US20060194518A1 (en) | Methods for planarization of Group VIII metal-containing surfaces using a fixed abrasive article | |
| KR20100031530A (ko) | 금속막용 연마액 및 연마방법 | |
| WO2000030159A1 (en) | Method to decrease dishing rate during cmp in metal semiconductor structures | |
| TWI500749B (zh) | 使用適用於增加氧化矽移除之研磨組成物化學機械研磨基板之方法 | |
| EP1345734B1 (en) | Crosslinked polyethylene polishing pad for chemical-mechnical polishing and polishing apparatus | |
| KR101371853B1 (ko) | 연마슬러리 | |
| US20010000497A1 (en) | Method and apparatus for removing a material layer from a substrate | |
| US6846225B2 (en) | Selective chemical-mechanical polishing properties of a cross-linked polymer and specific applications therefor | |
| KR20050057209A (ko) | 연마제 조성물, 그 제조 방법 및 연마 방법 | |
| US6440857B1 (en) | Two-step CMP method and employed polishing compositions | |
| KR20000011718A (ko) | 반도체기판의연마방법및반도체장치의제조방법 | |
| US20020125460A1 (en) | Compositions for chemical mechanical planarization of tungsten | |
| US6319095B1 (en) | Colloidal suspension of abrasive particles containing magnesium as CMP slurry | |
| US20080314872A1 (en) | Chemical-Mechanical Polishing Compositions Containing Aspartame And Methods Of Making And Using The Same | |
| US6211087B1 (en) | Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer | |
| US6080671A (en) | Process of chemical-mechanical polishing and manufacturing an integrated circuit | |
| JP2001057352A (ja) | 基板の研磨方法 | |
| US7141502B1 (en) | Slurry-less polishing for removal of excess interconnect material during fabrication of a silicon integrated circuit | |
| JP2007123759A (ja) | 半導体研磨用組成物および研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |