KR20000004322A - 디스플레이 장치의 플라이백 컨버터회로 - Google Patents

디스플레이 장치의 플라이백 컨버터회로 Download PDF

Info

Publication number
KR20000004322A
KR20000004322A KR1019980025754A KR19980025754A KR20000004322A KR 20000004322 A KR20000004322 A KR 20000004322A KR 1019980025754 A KR1019980025754 A KR 1019980025754A KR 19980025754 A KR19980025754 A KR 19980025754A KR 20000004322 A KR20000004322 A KR 20000004322A
Authority
KR
South Korea
Prior art keywords
circuit
horizontal
output
frequency
switching
Prior art date
Application number
KR1019980025754A
Other languages
English (en)
Other versions
KR100291363B1 (ko
Inventor
윤주문
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980025754A priority Critical patent/KR100291363B1/ko
Priority to US09/343,241 priority patent/US6313831B1/en
Publication of KR20000004322A publication Critical patent/KR20000004322A/ko
Application granted granted Critical
Publication of KR100291363B1 publication Critical patent/KR100291363B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/19Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/005Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

입력되는 수평동기 신호의 주파수 범위에 따라 로직신호를 나타내는 마이컴과, 마이컴의 출력신호에 따라 수평 주파수의 출력을 조절하는 수평동기 분주회로와,
수평동기 분주회로의 출력결과에 따른 동기신호를 출력하는 동기회로와, 동기회로의 출력주파수에 따라 스위칭동작하는 스위칭 출력회로부를 포함하며 수평동기 분주회로는 입력된 동기주파수가 일정 범위를 벗어날 때, 동기주파수를 ½로 줄여 전원회로의 동기회로에 공급하므로써 전원회로의 손실을 극소화하는 디스플레이 장치의 플라이백컨버터회로.

Description

디스플레이 장치의 플라이백 컨버터회로
본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 수평 동기 신호를 분주하여 스위칭 동작을 안정화시키기 위한 동기회로에 관한 것이다.
디스플레이 장치의 음극선관 (Cathode Ray Tube: 이하 CRT라 칭함) 의 전자빔을 가속하여 에너지를 실어주기 위해 스크린 (CRT의 애노드) 과 전자총 (Cathode) 사이에는 고압을 인가해 주어야한다. 이 고압을 만들어주기 위해 보통 플라이백컨버터(Flyback Converter)를 이용하고 있다. 플라이백 컨버터는 도 1에서 보는 바와 같이 스위칭 소자(Q1)와 트랜스포머(T)를 기본으로 하여 구성되며, 상기 트랜스포머(T)의 일차측에 구성된 스위칭소자(Q1)의 스위칭주기 및 인덕터(L1)와 캐패시터(C1)의 공진주기에따라 트랜스포머(T)의 이차측에 유도되는 전압을 이용하고 있다.
이러한 플라이백 컨버터의 동작은 디스플레이 장치의 편향회로와, 고압회로 및 전원회로에서 사용되고 있다. CRT의 전자빔으로 화상을 구현하기 위해서는 수직과 수평방향의 자기장을 필요로한다. 이것은 플레밍의 왼손법칙을 이용하여 전자빔을 편향시키기 위한 것이다. 그 중에서 수평편향회로는 수평방향의 편향을 위한 수평편향코일 (수직방향의 자기장을 만든다.) 에 편향전류를 유기하기 위한 회로이다. 수평편향코일에 저장되는 에너지를 손실로 없애지 않기 위해 공진회로를 이용하는 것이 보통이다. 이 공진회로의 동작이 플라이백컨버터의 동작과 매우 유사하다.
한편 디스플레이용 플라이백컨버터와 일반적인 플라이백컨버터의 가장 큰 차이점은 수평편향 주파수와 동기되어 넓은 주파수 범위에서 동작한다는 것이다 물론 일정 주파수로 동작시킬 수 있지만 동기식이 고화질을 얻기가 가장 수월하므로 실제로 가장 많이 이용되고 있다.
디스플레이 장치용 전원공급회로(Switching Mode Power Supply: 이하 SMPS라 칭함)의 기능 중 일반적인 SMPS와 다른 점은 동기(Synchronization)기능이다. SMPS의 스위칭 주파수를 Sync 주파수와 동기시켜 스위칭 노이즈가 디스플레이 장치의 화면상에 보이지 않게 해주는 역할을 한다. 외부 Sync 주파수로는 수평주사시의 플라이백신호를 사용하는 것이 일반적이다. 즉, 스위칭과 수평주사를 정확히 동기시켜 스위칭 노이즈에 의한 화면 노이즈를 디스플레이 장치의 화면상의 맨 좌측에 일치시켜 결과적으로 안보이게 하는 역할을 수행한다.
종래의 전원공급회로에서는 수평 입력 신호에 대하여 전원부에서 수평동기 신호를 처리하므로써 스위칭 출력회로 및 강압트랜스의 손실에 따라 대전류, 대전압용 소자를 사용하여야 하므로 설계가 난이하고 생산비용 또한 비싸다는 문제점이 있다. 이러한 문제점은 수평주파수가 50㎑ 이상인 고해상도 디스플레이 장치에서 두드러지게 나타난다. 즉 스위칭주파수가 높아질 때 정격이 높은 부품을 사용하여야 과동작에 따른 온도상승을 억제할 수 있기 때문이다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 수평 동기신호를 ½로 분주하여 전원회로의 동기회로에 공급하므로써 전원회로의 손실을 극소화하는 것을 목적으로 한다.
본 발명의 다른 목적은 낮은 전류용 스위칭 소자 및 권선수가 적은 트랜스포머를 사용하므로써 생산비용을 절감하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 구성상의 특징은 입력되는 수평동기 신호의 주파수 범위에 따라 로직신호를 나타내는 마이컴과, 마이컴의 출력신호에 따라 수평 주파수의 출력을 조절하는 수평동기 분주회로와, 수평동기 분주회로의 출력결과에 따른 동기신호를 출력하는 동기회로와, 동기회로의 출력주파수에 따라 스위칭동작하는 스위칭 출력회로부를 포함하여 구성되는 점이다.
본 발명의 세부적 특징으로는 수평동기 분주회로는 입력된 동기주파수가 일정 범위를 벗어날 때, 동기주파수를 ½로 줄여 출력하는 점이다.
도 1은 일반적인 플라이백 컨버팅 회로의 구성을 개략적으로 나타낸 회로도,
도 2는 본 발명에 따른 플라이백컨버터 회로의 구성을 나타내는 블록도,
도 3은 도 2의 수평동기분주회로의 상세회로도이다.
이하 첨부된 도면을 참조로 하여 본 발명의 구성과 그에 따른 동작을 설명하기로 한다. 도 2는 본 발명에 따른 플라이백컨버터의 구성을 나타내는 블록구성도이다. 수평 동기신호를 입력받아 발진신호를 출력하는 수평발진회로(10)와, 동일 수평 동기신호를 입력받아 동기 신호의 주파수 범위에 따른 논리신호를 출력하는 마이컴(200)과, 상기 수평 발진회로(10) 및 마이컴(200)의 출력신호를 제공받아 동기신호를 분주하여 출력하는 수평동기분주회로(100)와, 상기 수평동기분주회로(100)의 출력값에 따라 정전압제어 스위칭출력회로(30)의 스위칭 주파수를 결정하는 동기회로(20)로 구성된다.
도 3은 도 2의 수평동기분주회로의 구성을 나타내는 회로도이다. 수평발진신호는 저항(R5, R6)를 거쳐 스위칭트랜지스터(Q2)의 베이스단에 제공된다. 상기 스위칭트랜지스터(Q2)의 콜렉터단을 통해 출력되는 신호는 D플립플롭(U3)의 클럭단자 및 제 2 논리회로(U2)에 전달된다. 마이컴의 출력신호는 스위칭트랜지스터(Q1)의 베이스단 및 제 1 논리회로(U1)에 전달된다. 스위칭트랜지스터(Q1)의 컬렉터단에 인가되는 전류는 D플립플롭(U3)의 프리셋단자와 제 2 논리회로(U2)에 전달된다. D플립플롭(U3)의 반전출력단의 출력신호는 제 1 논리회로(U1)에 입력된다.
마이컴과 발진회로에 각각 인가되는 수평 주파수가 50㎑ 이하일 때, 마이컴의 출력신호는 "High" 값을 가지고, 수평발진회로를 거쳐 제공되는 수평주파수는 50㎑를 나타내게 된다. 스위칭트랜지스터(Q1)이 턴-온 상태가 되어 그 콜렉터를 통해 출력되는 신호에 따라 D플립플롭의 반전출력은 "Low"가 된다. 따라서 트랜지스터(Q2)의 콜렉터단을 통해 출력되는 수평주파수는 제 2 논리회로(U2)를 거쳐 동기회로로 출력된다. 이 때 출력되는 수평주파수는 입력주파수와 동일하게 50㎑의 값을 갖는다.
한편, 마이컴과 발진회로에 각각 인가되는 수평 주파수가 50㎑ 이상인 경우에는, 마이컴의 출력신호는 "Low" 값을 가지고, 수평발진회로를 거쳐 제공되는 수평주파수는 50㎑ 이상의 값을 나타내게 된다. 스위칭트랜지스터(Q1)이 턴-오프 상태가 되어 D플립플롭의 프리셋단에 전달되는 신호는 "Low" 상태를 나타낸다. 따라서 트랜지스터(Q2)의 콜렉터단을 통해 출력되는 수평주파수는 D플립플롭(U3)의 클럭단에 전달되어 반전출력단으로 출력되고, 제 1 논리회로(U1)를 거쳐 입력 주파수의 ½만큼의 값을 갖는 수평동기주파수를 출력하게 된다.
표 1은 제 1 논리회로(U1)와 제 2 논리회로(U2)의 입출력신호를 나타내며, [표2]는 D플립플롭(U3)의 입출력신호를 나타내고 있다.
입력신호 출력신호
/c a y
L L L
L H H
H X Z
L: LowH: HighX: 무관Z: High Impedence
입력 신호 출력 신호
D Q /Q
L L H
H H L
본 예에서는 전원회로를 예로하고 있으나 그 실제 적용은 수평편향회로나 고압회로에도 동일하게 적용될 수 있다.
이상에서 설명한 바와 같이 본 발명은 수평주파수를 반(½)으로 변경하여 동기시키므로써 스위칭 출력부의 손실을 줄일 수 있으며 생산비용도 절감되는 효과를 갖는다.

Claims (5)

  1. 입력되는 수평동기 신호의 주파수 범위에 따라 로직신호를 나타내는 마이컴과,
    상기 마이컴의 출력신호에 따라 수평 주파수의 출력을 조절하는 수평동기 분주회로와,
    상기 수평동기 분주회로의 출력결과에 따른 동기신호를 출력하는 동기회로와,
    상기 동기회로의 출력주파수에 따라 스위칭동작하는 스위칭 출력회로부를 포함하여 구성되는 디스플레이 장치의 플라이백컨버터회로.
  2. 제 1 항에 있어서;
    상기 스위칭 출력회로부는 스위칭모드전원공급장치에 적용되는 특징으로 하는 디스플레이 장치의 플라이백컨버터회로.
  3. 제 1 항에 있어서;
    상기 스위칭 출력회로부는 수평 편향 드라이브회로에 적용되는 특징으로 하는 디스플레이 장치의 플라이백컨버터회로.
  4. 제 1 항에 있어서;
    상기 스위칭부는 고압 편향드라이브회로에 적용되는 특징으로 하는 디스플레이 장치의 플라이백컨버터회로.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서;
    상기 수평동기 분주회로는 입력된 동기주파수가 일정 범위를 벗어날 때, 동기주파수를 ½로 줄여 출력하는 것을 특징으로 하는 디스플레이 장치의 플라이백컨버터회로.
KR1019980025754A 1998-06-30 1998-06-30 디스플레이장치의플라이백컨버터회로 KR100291363B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980025754A KR100291363B1 (ko) 1998-06-30 1998-06-30 디스플레이장치의플라이백컨버터회로
US09/343,241 US6313831B1 (en) 1998-06-30 1999-06-30 Device for synchronizing a power drive signal of a monitor and a method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025754A KR100291363B1 (ko) 1998-06-30 1998-06-30 디스플레이장치의플라이백컨버터회로

Publications (2)

Publication Number Publication Date
KR20000004322A true KR20000004322A (ko) 2000-01-25
KR100291363B1 KR100291363B1 (ko) 2001-06-01

Family

ID=19542142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025754A KR100291363B1 (ko) 1998-06-30 1998-06-30 디스플레이장치의플라이백컨버터회로

Country Status (1)

Country Link
KR (1) KR100291363B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067205A (ko) * 1999-04-26 2000-11-15 김영환 모니터 고압발생회로의 분주동기회로

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0164952B1 (ko) * 1995-08-28 1999-01-15 구자홍 영상표시기기의 플라이백 트랜스 구동장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067205A (ko) * 1999-04-26 2000-11-15 김영환 모니터 고압발생회로의 분주동기회로

Also Published As

Publication number Publication date
KR100291363B1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
KR860003722A (ko) 멀티주사형 텔레비젼 수상기
US4321511A (en) Linearity corrected deflection circuit
KR100291363B1 (ko) 디스플레이장치의플라이백컨버터회로
KR900008233B1 (ko) 수평 편향 귀선 시간 절환 회로
US5466993A (en) Deflection apparatus for raster scanned CRT displays
JPS63208371A (ja) フオ−カス変調電圧発生回路
KR19980043673A (ko) 광대역 고압 안정화 회로
KR100204238B1 (ko) 영상표시기기에서의 에스엠피에스 트랜스 구동주파수 제어장치
KR20000008102A (ko) 디스플레이 장치의 전원 공급장치
US5285133A (en) Deflection current generating circuits
US4441058A (en) Deflection circuit with linearity correction
KR970005220B1 (ko) 텔레비젼 편향 장치 및 동기 입력 신호에 동기된 출력 신호를 발생하는 텔레비젼 장치
KR960008014Y1 (ko) 멀티스캔용 모니터의 전원 공급회로
US4503367A (en) Deflection circuit with linearity correction
KR960006079B1 (ko) 프로젝션 티브이(tv)의 디지탈 컨버전스 조정장치
KR20000017125A (ko) 동기된 고전압 발생기
KR100260826B1 (ko) 디스플레이 장치의 수평 포지션 조절회로
KR880000992B1 (ko) 컴퓨터용 모니터
US6664747B2 (en) Dynamic focus regulation circuit of display apparatus
US5777685A (en) Deflection signal pulse shaper circuit
KR200173057Y1 (ko) 모니터의 동기신호 지연장치
KR940004390Y1 (ko) 프로젝션 텔레비젼 화상의 수평위치 조정회로
KR920006760Y1 (ko) 수평 편향 회로
JPH0546377Y2 (ko)
KR0131597Y1 (ko) 수직동기신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee