KR20000004221A - Method for manufacturing a gate electrode of semiconductor devices - Google Patents
Method for manufacturing a gate electrode of semiconductor devices Download PDFInfo
- Publication number
- KR20000004221A KR20000004221A KR1019980025651A KR19980025651A KR20000004221A KR 20000004221 A KR20000004221 A KR 20000004221A KR 1019980025651 A KR1019980025651 A KR 1019980025651A KR 19980025651 A KR19980025651 A KR 19980025651A KR 20000004221 A KR20000004221 A KR 20000004221A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- doped polysilicon
- tungsten nitride
- forming
- tungsten
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 22
- 239000010937 tungsten Substances 0.000 claims abstract description 21
- -1 tungsten nitride Chemical class 0.000 claims abstract description 18
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 23
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 description 12
- 238000000151 deposition Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- UZPZYFDULMKDMB-UHFFFAOYSA-N 1,2-dichloro-3,4-dimethylbenzene Chemical group CC1=CC=C(Cl)C(Cl)=C1C UZPZYFDULMKDMB-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003670 easy-to-clean Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 텅스텐-폴리사이드(W-Polycide) 구조의 게이트 제조시 텅스텐 실리사이드(W-Silycide) 증착 전 도프트 폴리실리콘 표면에 WF6와 N2를 이용한 고주파 플라즈마에 의해 전도성 텅스텐 나이트라이드(WNx) 확산 방지막을 인-시투(in-situ) 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition ;PECVD)으로 상온에서 증착하여 소자의 GOI(Gate Oxide Integrity)특성을 개선할 수 있는 반도체 소자의 게이트 전극 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, a high frequency using WF 6 and N 2 on a surface of a doped polysilicon before deposition of tungsten silicide (W-Silycide) in the production of a gate of a tungsten-polyside structure The conductive oxide tungsten nitride (WN x ) diffusion barrier layer is deposited at room temperature by in-situ plasma enhanced chemical vapor deposition (PECVD) to improve the gate oxide integrity (GOI) characteristics of the device. A method for manufacturing a gate electrode of a semiconductor device that can be improved.
소자의 고집적화에 따른 신호 처리 속도 개선의 측면에서 텅스텐-폴리사이드 구조의 게이트가 종래의 폴리실리콘을 대체하여 사용되고 있다. 일반적으로 텅스텐 실리사이드(WSix)의 증착 방법에는 SiH4(모노사일렌 ;MS)를 WF6로 환원시켜 증착하는 MS 공정과 SiH2Cl2(디클로로사일렌 ;DCS)를 WF6로 환원시켜 증착하는 DCS 공정이 있다.In view of improving signal processing speed due to high integration of devices, a gate of a tungsten-polyside structure is used in place of a conventional polysilicon. In general, a deposition method of tungsten silicide (WSi x ) is performed by reducing SiH 4 (monosilylene; MS) to WF 6 and depositing SiH 2 Cl 2 (dichloroxylene; DCS) to WF 6 . There is a DCS process.
DCS 공정과 MS 공정 모두 실리콘 소오스 기체의 환원 기체로서 WF6를 이용하므로 증착된 WSix층 내에는 DCS 공정의 경우 1016∼1017at./cm3, MS 공정의 경우 1019∼1020at./cm3의 농도로 불소(F)가 함유된다. WSix층 내의 F는 후속 열공정 진행시 게이트 산화층 쪽으로 확산하여 게이트 산화층의 두께를 증가시키고, 도프트 폴리실리콘(doped poly-Si)과 게이트 산화층과의 계면에 불휘발성 전하 센터(fixed charge center)를 형성하여 GOI(Gate Oxide Integrity) 특성을 저하시킨다.Both DCS and MS processes use WF 6 as the reducing gas for the silicon source gas, so within the deposited WSi x layer, 10 16 to 10 17 at./cm 3 for the DCS process and 10 19 to 10 20 at for the MS process. Fluorine (F) is contained at a concentration of ./cm 3 . F in the WSi x layer diffuses toward the gate oxide layer during the subsequent thermal process to increase the thickness of the gate oxide layer and at the interface of the doped poly-Si and the gate oxide layer, a fixed charge center To form a decrease in GOI (Gate Oxide Integrity) properties.
따라서, MS 공정에 비하여 DCS 공정이 선호되며 DCS 공정에 의하여 WSix층을 증착하는 경우도 1016∼1017at./cm3의 농도로 WSix층 내에 F가 함유되므로 F의 확산을 차단함과 동시에 전기 전도성을 갖는 확산 방지막이 필요하다. 또한 DCS 공정의 경우 WSix가 550∼650℃의 온도에서 증착되므로 하부 도프트 폴리실리콘 내의 인(P)이 WSix의 증착 표면으로 확산하여 WSix와 도프트 폴리실리콘의 계면에서 텅스텐-리치(W-rich) 조성이 확보되어 산화막 특성, 텅스텐-폴리사이드(W-polycide) 층의 후속 산화 공정(게이트 산화 공정, 스페이서 산화막 증착 공정) 및 WSix층의 접착 강도가 저하하게 된다. 그러므로 전도성 확산 방지막은 P의 확산을 억제시키기 위해서도 필수적이다.Therefore, the DCS process is preferred to the MS process, and the deposition of the WSi x layer by the DCS process also prevents diffusion of F because F is contained in the WSi x layer at a concentration of 10 16 to 10 17 at./cm 3 . At the same time, there is a need for a diffusion barrier having electrical conductivity. In the case of DCS process WSi x is deposited at a temperature of 550~650 so ℃ lower doping agent of poly (P) in the silicon is deposited and diffused into the surface of the tungsten at the interface between the WSi x and WSi x doping agent polysilicon-rich ( W-rich) composition is secured, resulting in lowering of oxide characteristics, subsequent oxidation of the tungsten-polycide layer (gate oxidation process, spacer oxide deposition process) and adhesion strength of the WSi x layer. Therefore, the conductive diffusion barrier film is also essential for suppressing the diffusion of P.
이러한 확산 방지막은 실리콘 나이트라이드(SiNx)와 텅스텐 나이트라이드(WNx)을 이용하여 형성할 수 있다.The diffusion barrier layer may be formed using silicon nitride (SiN x ) and tungsten nitride (WN x ).
종래에는 도프트 폴리실리콘층 표면에 SiNx층 또는 WNx를 형성하기 위하여 N2O 분위기 열처리(annealing)법, NH3플라즈마 질화(plasma nitridation)법, 질소이온 주입법 등이 이용되어 왔다. 그러나 N2O 분위기 열처리(annealing)법 및 NH3플라즈마(plasma)법의 경우 고온에서 복합형 기체를 사용함에 따라 공정이 복잡하며 도프트 폴리실리콘(doped poly-Si)층 내의 도펀트(dopant) 농도분포 변화 등 열처리 과정(thermal budget)에 의한 문제점이 수반되고, 질소이온 주입법의 경우 결함이 다수 포함된 SiNx층(또는 WNx)이 형성되어 식각(etch) 특성을 저하시키기 때문에 단일형 기체를 사용하고 상온에서 결정상태가 우수한 확산 방지막을 형성시키는 새로운 공정이 요구되고 있는 실정이다.Conventionally, an N 2 O atmosphere annealing method, an NH 3 plasma nitridation method, a nitrogen ion implantation method, or the like have been used to form a SiN x layer or WN x on the surface of a doped polysilicon layer. However, in the case of the N 2 O atmosphere annealing method and the NH 3 plasma method, a complex gas is used at a high temperature, and the process is complicated, and the dopant concentration in the doped polysilicon layer is increased. It is accompanied by problems due to thermal budgets such as distribution changes, and in the case of nitrogen ion implantation, a single gas is used because a SiN x layer (or WN x ) containing a large number of defects is formed to degrade the etch characteristics. In addition, a new process for forming a diffusion barrier film having excellent crystal state at room temperature is required.
이에 따라 SiNx층을 형성하는데 있어서, 텅스텐-폴리사이드 구조의 게이트 제조시 WSix증착 전 도프트 폴리실리콘층의 표면을 고주파 질소 플라즈마에 의해 인-시투(in-situ) 질화처리(nitridation)하여 상온에서 SiN층을 형성하는 방법을 이용하였다.Accordingly, in forming the SiN x layer, the surface of the doped polysilicon layer before the WSi x deposition is nitrided in-situ by high-frequency nitrogen plasma in fabricating a tungsten-polyside structure gate. The method of forming a SiN layer at room temperature was used.
그러나 SiNx는 그 특성면에서 WNx와 비교하여 확산 방지막으로 부적합한 문제점이 있다. [표 1]에 SiNx와 WNx의 특성을 비교하였다.However, SiN x has a problem in that it is inadequate as a diffusion barrier in comparison with WN x . Table 1 compares the characteristics of SiN x and WN x .
이와 같이, SiNx는 도프트 폴리실리콘층과의 접착 강도 및 자연 산화막 생성 두께 면에서는 유리하지만 그 외에는 WNx보다 물성이 떨어지므로 F 또는 P의 확산을 방지하기 위한 전도성 확산 방지막으로는 WNx보다 부적합한 단점이 있다.In this way, SiN x has a conductive diffusion preventing film for preventing the diffusion of the doping agent Poly the bonding strength and the native oxide film generated a thickness surface of the silicon layer is advantageous because the drop in physical properties than the WN x Otherwise, F, or P is more WN x There are inadequate disadvantages.
따라서, 본 발명은 텅스텐 실리사이드(WSix)를 증착하기 전 도프트 폴리실리콘층 표면에 WF6와 N2를 이용한 고주파 플라즈마에 의해 전도성 텅스텐 나이트라이드 확산 방지막을 인-시투 플라즈마 화학 기상 증착법으로 상온에서 증착하여 소자의 특성을 개선할 수 있는 반도체 소자의 게이트 전극 제조 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a conductive tungsten nitride diffusion barrier layer at room temperature by in-situ plasma chemical vapor deposition by high-frequency plasma using WF 6 and N 2 on the surface of the doped polysilicon layer before depositing tungsten silicide (WSi x ). It is an object of the present invention to provide a method for manufacturing a gate electrode of a semiconductor device which can be deposited to improve the characteristics of the device.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 게이트 전극 제조 방법은 반도체 기판 상에 게이트 산화층 및 도프트 폴리실리콘층을 순차적으로 형성하는 단계와, 상기 도프트 폴리실리콘층 상에 텅스텐 나이트라이드층을 형성하는 단계와, 상기 텅스텐 나이트라이드층 상에 텅스텐 실리사이드층을 형성하는 단계와, 상기 층들을 패터닝한 후, 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a gate electrode of a semiconductor device. Forming a layer, forming a tungsten silicide layer on the tungsten nitride layer, and patterning the layers, followed by heat treatment.
도 1(a) 내지 1(c)는 본 발명에 따른 게이트 전극 제조 방법을 설명하기 위해 도시한 소자의 단면도.1 (a) to 1 (c) are cross-sectional views of a device shown for explaining the gate electrode manufacturing method according to the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
10 : 반도체 기판 11 : 게이트 산화층10 semiconductor substrate 11 gate oxide layer
12 : 도프트 폴리실리콘층 13 : 텅스텐 나이트라이드층12: doped polysilicon layer 13: tungsten nitride layer
14 : 텅스텐 실리사이드층14: tungsten silicide layer
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1(a) 내지 1(c)는 본 발명에 따른 게이트 전극 제조 방법을 설명하기 위해 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of a device shown for explaining a method of manufacturing a gate electrode according to the present invention.
도 1(a)에 도시된 바와 같이, 반도체 기판(10) 상부에 게이트 산화층(11) 및 도프트 폴리실리콘층(12)을 순차적으로 형성한다.As shown in FIG. 1A, the gate oxide layer 11 and the doped polysilicon layer 12 are sequentially formed on the semiconductor substrate 10.
여기에서, 게이트 산화층(11)은 50 ∼ 100Å의 두께로 형성한다. 한편, 도프트 폴리실리콘층(12)은 500∼700℃의 온도에서 사일렌(SiH4) 가스를 반응 기체로 사용하고 도펀트(dopant)로 PH3를 이용하여 화학기상증착법으로 증착된다. 이때, SiH4와 PH3의 혼합비는 1.1:1.5 ∼ 1.5:1.8이 되도록 하며, 이와 같은 조건에서 형성한 도프트 폴리실리콘층(12)의 두께는 500 ∼ 1000Å이 되도록 한다.Here, the gate oxide layer 11 is formed to a thickness of 50 to 100 GPa. On the other hand, the doped polysilicon layer 12 is deposited by a chemical vapor deposition method using a silica (SiH 4 ) gas as a reaction gas at a temperature of 500 ~ 700 ℃ using a PH 3 as a dopant (dopant). At this time, the mixing ratio of SiH 4 and PH 3 is set to 1.1: 1.5 to 1.5: 1.8, and the thickness of the doped polysilicon layer 12 formed under such conditions is set to 500 to 1000 kPa.
이후, 도 1(b)에 도시된 바와 같이, 전체 구조 상부에 확산 방지막으로 사용될 텅스텐 나이트라이드(WNx)층(13)을 형성한다.Thereafter, as shown in FIG. 1B, a tungsten nitride (WN x ) layer 13 to be used as a diffusion barrier is formed on the entire structure.
확산 방지막으로 사용될 물질은 열적 안정성이 있으면서 WSix층 및 도프트 폴리실리콘층(12)과의 반응성이 적고, WSix층 및 도프트 폴리실리콘층(12)과의 일함수 차가 적어 플랫밴드 전압(Vfb)의 변화를 유발시키지 않으며, 전기전도도가 큰 특성을 가져야 한다. 이러한 특성을 만족하는 소재로는 티타늄 나이트라이드(TiN)와 WNx가 있는데, TiN은 티타늄(Ti)과 도프트 폴리실리콘간의 반응성으로 인하여 전도성 확산 방지막으로는 부적합한 결점이 있다. 이에 따라 본 발명에서는 WNx를 확산 방지막으로 사용한다.Material to be used as a diffusion prevention film while the thermal stability WSi x layer and the doping agent poly low reactivity with the silicon layer 12, WSi x layer and the doping agent work function of the polysilicon layer 12, the car down the flat-band voltage ( It should not cause a change in Vfb) and should have high electrical conductivity. Materials satisfying these characteristics include titanium nitride (TiN) and WN x , and TiN has an unsuitable defect as a conductive diffusion barrier due to the reactivity between titanium and doped polysilicon. Accordingly, in the present invention, WN x is used as the diffusion barrier.
텅스텐-폴리사이드 게이트에서 WSix층의 F 및 도프트 폴리실리콘 내의 P에 대한 전도성 확산 방지막으로써 가장 적합한 WNx가 형성되기 위해서는 다음의 [화학식 1] 내지 [화학식 3]과 같은 반응이 진행되어야 한다.In order to form the most suitable WN x as a conductive diffusion barrier against F in the WSi x layer and P in the doped polysilicon, a reaction of the following Chemical Formulas 1 to 3 must be performed in the tungsten-polyside gate. .
이러한 반응은 반응 자유 에너지 값이 음의 값이 되는 약 850∼1000℃에서 진행되지만 RF 플라즈마를 이용하는 경우 활성화된 N+이온과 W+이온 간의 반응에 의하여 전도성 확산 방지막으로써 가장 적합한 WNx는 상온에서 진행될 수 있다. 또한, RF 방전에 의해 플라즈마를 형성시키면 DC 방전 플라즈마에서 나타나는 동일전하 누적층 형성이 억제되어 반응이온의 반발(repulsion)현상 즉, 정전기적 척력에 의해 동일 전하의 이온이 반응 표면으로 이동하지 못하는 현상이 배제되므로 W와 N 간의 반응 효율이 증가되어 결정성이 우수한 WNx가 형성된다.This reaction proceeds at about 850-1000 ° C. where the reaction free energy value becomes negative, but WN x is most suitable as a conductive diffusion barrier by reaction between activated N + ions and W + ions when using RF plasma. Can proceed. In addition, when the plasma is formed by RF discharge, the formation of the same charge accumulation layer in the DC discharge plasma is suppressed, so that the ion of the same charge does not move to the reaction surface due to the reaction phenomenon, that is, the electrostatic repulsion. Since this is excluded, the reaction efficiency between W and N is increased to form WN x having excellent crystallinity.
이와 같이 결정성이 우수한 WNx층(13)은 고주파 플라즈마 화학기상증착법(RF plasma CVD)에 의한 인-시투 질화처리로 형성된다.The WN x layer 13 having excellent crystallinity is formed by an in-situ nitriding process by RF plasma CVD.
즉, WSix층을 증착하기 전 WSix층을 형성하기 위한 챔버와 동일한 챔버에서 고주파 플라즈마에 의해 WF6와 N2기체를 방전시키므로써 형성된다. 여기에서 이용되는 플라즈마의 형태는 13.56MHz의 파형을 갖는 고효율성 고주파를 공급하여 행해지며, WF6와 N2의혼합비는 1:1.7 내지 1:2로 한다. 이와 같은 조건에 의해 형성되는 WNx층(13)은 40 ∼ 100Å의 두께를 갖는다.That is, in the same chamber as the chamber for forming a WSi x layer before depositing WSi x layer forming write discharge because the WF 6 gas and N 2 by the high frequency plasma. The form of plasma used here is performed by supplying a high-efficiency high frequency wave having a waveform of 13.56 MHz, and the mixing ratio of WF 6 and N 2 is 1: 1.7 to 1: 2. The WN x layer 13 formed under such conditions has a thickness of 40 to 100 kPa.
도 1(c)는 전체 구조 상부에 텅스텐 실리사이드(WSix)층(14)을 형성한 후 게이트영역을 패터닝한 후의 소자의 단면도이다. WSix층(14)은 500 ∼ 650℃의 온도에서 CVD법에 의해 형성되며, 반응 기체로서 디클로로사일렌(SiH2Cl2)과 WF6를 이용한다. 이때, SiH2Cl2와 WF6의 혼합비는 2∼3 : 1∼1.5가 되도록 하며, 이와 같은 조건으로 형성된 WSix층(14)의 두께는 500∼1000Å이 된다. 또한, 도프트 폴리실리콘층(12)과 WSix층(14)의 접착강도 증가와 산화 특성 향상을 위하여 WSix내 실리콘(Si)의 화학론적 당량비(x)는 2∼2.8로 한다.FIG. 1C is a cross-sectional view of a device after patterning a gate region after forming a tungsten silicide (WSi x ) layer 14 over the entire structure. The WSi x layer 14 is formed by CVD at a temperature of 500 to 650 ° C., and uses dichloroxylene (SiH 2 Cl 2 ) and WF 6 as reaction gases. At this time, the mixing ratio of SiH 2 Cl 2 and WF 6 is set to 2-3: 1 to 1.5, and the thickness of the WSi x layer 14 formed under such conditions is 500 to 1000 kPa. In addition, in order to increase the adhesive strength between the doped polysilicon layer 12 and the WSi x layer 14 and to improve oxidation characteristics, the chemical equivalent ratio (x) of silicon (Si) in the WSi x is set to 2 to 2.8.
이와 같이 하여 WSix층(14)을 형성한 후 게이트 영역을 패터닝한 다음 600∼900℃의 온도에서 열처리하여 육방격자 구조에서 정방격자 구조로 변화된 텅스텐-폴리사이드 구조의 게이트가 형성된다.In this manner, after forming the WSi x layer 14, the gate region is patterned, and then heat-treated at a temperature of 600 to 900 ° C. to form a gate of a tungsten-polyside structure that is changed from a hexagonal lattice structure to a square lattice structure.
이와 같은 방법으로 형성된 게이트는 전도성 확산 방지층인 WNx층(13)에 의해 WSix층(14) 형성시 함유된 F가 게이트 산화층 쪽으로 확산되는 것을 방지할 수 있고, 도프트 폴리시리콘층(12) 내의 P이 표면으로 확산되는 것을 방지하여 WSix/WNx/도프트 폴리실리콘의 계면 특성을 향상시킬 수 있다.The gate formed in this manner can prevent the F contained in the WSi x layer 14 from being diffused toward the gate oxide layer by the WN x layer 13, which is a conductive diffusion preventing layer, and the doped polysilicon layer 12. It is possible to prevent the diffusion of P in the surface to improve the interfacial properties of the WSi x / WN x / doped polysilicon.
상술한 바와 같이, 본 발명에 따르면 도프트 폴리실리콘층 내의 인이 텅스텐 실리사이드층 표면으로 확산되는 것을 방지할 수 있어 도프트 폴리실리콘층과 텅스텐 실리사이드층 간의 접착 강도가 증가되고 산화 특성이 개선된다. 또한 텅스텐 실리사이드층의 텅스텐과 텅스텐 나이트라이드층의 텅스덴 간의 화학적 친화력을 통하여 접착 강도의 향상과 동시에 균일 에너지 밴드를 나타내는 텅스텐 실리사이드/텅스텐 나이트라이드/도프트 폴리실리콘의 계면이 확보됨에 의해 플랫밴드 전압(Vfb)의 변화가 감소되므로 트랜지스터의 특성을 개선할 수 있으며, 텅스텐 실리사이드층 형성시 함유된 불소가 게이트 산화층쪽으로 확산되는 것을 방지할 수 있어 GOI 특성을 개선할 수 있다. 뿐만 아니라, 텅스텐 실리사이드/도프트 폴리실리콘 계면에서 도프트 폴리실리콘층의 소모에 의한 계면 그루빙(grooving) 현상이 텅스텐 나이트라이드층에 의해 배제되므로 균일계면 확보에 의해 소자의 전기적 특성을 안정화시킬 수 있고, 후속 열처리 공정시 도프트 폴리실리콘 내의 도펀트 재분포 현상이 텅스텐 나이트라이드층에 의해 억제되어 도프트 폴리실리콘의 저항 균일성을 배가시킬 수 있다.As described above, according to the present invention, it is possible to prevent the phosphorus in the doped polysilicon layer from diffusing to the surface of the tungsten silicide layer, thereby increasing the adhesive strength between the doped polysilicon layer and the tungsten silicide layer and improving the oxidation characteristics. In addition, the chemical affinity between tungsten in the tungsten silicide layer and tungsten in the tungsten nitride layer improves the adhesive strength and secures a flat band voltage by securing an interface of tungsten silicide / tungsten nitride / doped polysilicon which exhibits a uniform energy band. Since the change in Vfb is reduced, the transistor characteristics can be improved, and the fluorine contained in the formation of the tungsten silicide layer can be prevented from diffusing toward the gate oxide layer, thereby improving GOI characteristics. In addition, the interfacial grooving phenomenon due to the consumption of the doped polysilicon layer at the tungsten silicide / doped polysilicon interface is excluded by the tungsten nitride layer, thereby ensuring the uniform interface to stabilize the electrical characteristics of the device. In the subsequent heat treatment process, the dopant redistribution in the doped polysilicon may be suppressed by the tungsten nitride layer to double the resistance uniformity of the doped polysilicon.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025651A KR100530149B1 (en) | 1998-06-30 | 1998-06-30 | Method for manufacturing gate electrode of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025651A KR100530149B1 (en) | 1998-06-30 | 1998-06-30 | Method for manufacturing gate electrode of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000004221A true KR20000004221A (en) | 2000-01-25 |
KR100530149B1 KR100530149B1 (en) | 2006-02-03 |
Family
ID=19542038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980025651A KR100530149B1 (en) | 1998-06-30 | 1998-06-30 | Method for manufacturing gate electrode of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100530149B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100911103B1 (en) * | 2002-12-26 | 2009-08-06 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920018929A (en) * | 1991-03-22 | 1992-10-22 | 김광호 | Polyside gate electrode structure of semiconductor device and manufacturing method thereof |
KR970018658A (en) * | 1995-09-21 | 1997-04-30 | 김광호 | Gate structure containing diffusion barrier layer and manufacturing method thereof |
KR100197660B1 (en) * | 1996-05-22 | 1999-06-15 | 김영환 | Fabricating method of semiconductor device with tungsten silicide |
US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
-
1998
- 1998-06-30 KR KR1019980025651A patent/KR100530149B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100911103B1 (en) * | 2002-12-26 | 2009-08-06 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100530149B1 (en) | 2006-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100313091B1 (en) | Method of forming gate dielectric layer with TaON | |
US6821835B2 (en) | Chemical vapor deposition of silicate high dielectric constant materials | |
US6566281B1 (en) | Nitrogen-rich barrier layer and structures formed | |
US7923322B2 (en) | Method of forming a capacitor | |
JP2002198526A (en) | Method of manufacturing semiconductor device | |
KR100192017B1 (en) | Fabrication process of semiconductor device | |
US20060151826A1 (en) | Semiconductor device having a barrier layer and method of manufacturing the same | |
US7476916B2 (en) | Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film | |
TW200403763A (en) | Manufacturing method of semiconductor integrated circuit device | |
KR100530149B1 (en) | Method for manufacturing gate electrode of semiconductor device | |
KR100325699B1 (en) | Method of forming a tungsten- metal gate structure in a semiconductor device | |
KR100308501B1 (en) | Method for forming capacitor of semiconductor device | |
KR100255165B1 (en) | Method of manufacturing a semiconductor device | |
KR100361864B1 (en) | Fabricating method for semiconductor device | |
KR19990002883A (en) | Polyside gate formation method of semiconductor device | |
KR100367398B1 (en) | Metal gate electrode formation method | |
KR100247904B1 (en) | Method for manufacturing semiconductor device | |
JP2005277318A (en) | Semiconductor device having high dielectric thin film and manufacturing method for the semiconductor device | |
KR20010008583A (en) | Method of forming metal-gate electrode in semiconductor device | |
EP0844668A2 (en) | MOS structure of semiconductor device and method of manufacturing the same | |
JP2003204058A (en) | Semiconductor device and its manufacturing method | |
KR20000027848A (en) | Method for forming gate electrode of semiconductor devices | |
KR101070312B1 (en) | Gate-electrode of semiconductor device including hardmask nitride and method for fabricating the same | |
KR100304688B1 (en) | Method for manufacturing semiconductor device | |
KR20000045889A (en) | Method for forming tungsten-polycide gate electrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |