KR20000001238A - Method of driving tft liquid crystal element - Google Patents
Method of driving tft liquid crystal element Download PDFInfo
- Publication number
- KR20000001238A KR20000001238A KR1019980021384A KR19980021384A KR20000001238A KR 20000001238 A KR20000001238 A KR 20000001238A KR 1019980021384 A KR1019980021384 A KR 1019980021384A KR 19980021384 A KR19980021384 A KR 19980021384A KR 20000001238 A KR20000001238 A KR 20000001238A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- polarity
- voltage
- crystal layer
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 동일 주사선에 연결된 화소의 액정층에 축적된 전하량을 공간적으로 "0"이 되게하여 신호간섭을 줄여 플리커가 띄지않고, 공통전극을 구동하는 회로의 로드(load)를 줄여서 화질을 좋게한다.According to the present invention, the amount of charge accumulated in the liquid crystal layer of the pixels connected to the same scan line is spatially " 0 " to reduce signal interference, thereby preventing flicker and improving the image quality by reducing the load of the circuit driving the common electrode. .
본 발명은 TFT 액정표시소자의 구동방법에 관한 것이다. 도1은 TFT 액정표시소자의 단면도이다. 각 화소에 있는 TFT의 게이트전극(1)은 주사선에, 소스전극(6)은 신호선에, 드레인전극(5)은 화소전극(7)에 연결되어 있다. 공통전극(7)과 화소전극(7) 사이에 액정층(9)이 있다. 보통 TFT의 a-Si층(3)은 n형으로 선택기간에는 주사선에 연결된 게이트전극에 신호선보다 높은 전압이 걸리면 드레인전극과 소스전극 사이의 채널(channel)의 저항이 작아져서, 신호선에 걸린 전압이 화소전극을 통해 액정층에 걸린다. 비선택기간에는 주사선에 연결된 게이트전극에 신호선보다 낮은 전압이 걸려 드레인전극과 소스전극은 전기적으로 단절되어 선택기간 동안 액정층에 축적된 전하가 유지된다. 주사선을 주사하면서 신호선을 통하여 각 화소전극을 충전하여 액정층에 전압을 걸어준다. 화소전극과 공통전극 사이의 액정층에 걸린 rms전압을 조절하면 편광판을 지나 선편광된 빛이 액정층을 지나면서 편광상태가 변하고, 이 빛을 검광판이 선택투과 시켜서 화소의 밝기로서 정보를 표시한다. 신호선과 공통전극에 걸리는 전압의 파형을 조절하여 액정층에 걸린 전압의 극성을 매 주기(frame)마다 바꿔 액정분자의 전기화학반응을 막는다. 한 주기는 선택기간과 비선택기간을 더한 것인데, 화면을 60Hz로 보낼 경우 한 주기는 약 16.7msec이고 선택기간은 XGA가 21.7μsec이다. 선택기간에 화소전극에 걸어준 전압이 비선택기간 동안에 계속 유지되도록 액정층과 병렬로 보전 전기용량(storage capacitor)를 만들기도 한다.The present invention relates to a method of driving a TFT liquid crystal display device. 1 is a cross-sectional view of a TFT liquid crystal display device. The gate electrode 1 of the TFT in each pixel is connected to the scan line, the source electrode 6 to the signal line, and the drain electrode 5 to the pixel electrode 7. There is a liquid crystal layer 9 between the common electrode 7 and the pixel electrode 7. Usually, the a-Si layer 3 of the TFT is n-type, and when the gate electrode connected to the scan line is subjected to a voltage higher than the signal line in the selection period, the resistance of the channel between the drain electrode and the source electrode becomes small, so that the voltage across the signal line is reduced. It is caught by the liquid crystal layer through this pixel electrode. In the non-selection period, a voltage lower than that of the signal line is applied to the gate electrode connected to the scan line, and the drain electrode and the source electrode are electrically disconnected to maintain the charge accumulated in the liquid crystal layer during the selection period. While scanning the scan line, each pixel electrode is charged through the signal line to apply voltage to the liquid crystal layer. When the rms voltage applied to the liquid crystal layer between the pixel electrode and the common electrode is adjusted, the polarized state changes as the linearly polarized light passes through the liquid crystal layer and passes through the liquid crystal layer, and the spectrometer passes through the light to display information as the brightness of the pixel. By controlling the waveform of the voltage across the signal line and the common electrode, the polarity of the voltage across the liquid crystal layer is changed every frame to prevent electrochemical reactions of the liquid crystal molecules. One period is the selection period plus the non-selection period. When sending the screen at 60 Hz, one period is about 16.7 msec, and the selection period is 21.7 μsec. A storage capacitor is also made in parallel with the liquid crystal layer so that the voltage applied to the pixel electrode in the selection period is maintained for the non-selection period.
도3 은 디지털 방식의 TFT 액정표시소자의 구동 블록다이어그램(block diagram)의 한 예를 나타낸다. 데이터 제어 회로에서는 비디오램에있는 R, G, B신호를 받아서 소스드라이버에 신호를 보낸다. 각각의 소스드라이버는 시프트레지스터(shift register)가 직렬 연결되어, 시간제어회로에서 나오는 수평동기와 기타 제어신호에 따라서 신호선의 정보를 제어한다. 게이트드라이버는 시간제어회로의 수직동기에 따라서 순차로 선택된다.3 shows an example of a drive block diagram of a digital TFT liquid crystal display element. The data control circuit receives the R, G, and B signals from the video RAM and sends them to the source driver. Each source driver has a shift register connected in series to control the information of the signal line according to the horizontal synchronization and other control signals from the time control circuit. Gate drivers are sequentially selected in accordance with the vertical synchronization of the time control circuit.
TFT의 전극이 서로 겹치는 부분의 기생전기용량(parasitic capacitance)은 신호를 왜곡하고 신호지연의 원인이 된다. 게이트전극과 소스전극 사이의 기생전기용량을, 게이트전극과 드레인전극 사이의 기생전기용량을, 소스전극과 드레인전극 사이의 기생전기용량을로 나타낸다. TFT의 전극간 기생전기용량의 크기는 제품마다 차이가 있지만, 노트북 컴퓨터에 쓰이는 TFT 액정표시소자는가의 약 1/40정도,와가 CLC의 약 1/20∼1/5 정도이다. TFT 액정 표시소자의 화질을 떨어뜨리는 신호왜곡은 크게 세 가지로 볼 수 있다. 첫 번째 신호왜곡은 주사선이 선택에서 비선택으로 바꿜 때의 전압변화가 기생전기용량를 통하여 화소전압을 낮추는 것이다. 두번째 신호왜곡은 충전율 부족으로 생기는 것으로 특히 구동 주사선이 많아 선택기간이 짧으면 왜곡의 정도가 심하다.Parasitic capacitances at portions where TFT electrodes overlap each other distort the signal and cause signal delay. The parasitic capacitance between the gate electrode and the source electrode The parasitic capacitance between the gate and drain electrodes The parasitic capacitance between the source and drain electrodes Represented by The parasitic capacitance between TFT electrodes varies from product to product, but the TFT liquid crystal display device used in notebook computers end About 1/40 of Wow Is about 1/20 to 1/5 of C LC . There are three major signal distortions that degrade the image quality of TFT liquid crystal displays. The first signal distortion is that parasitic capacitance changes when the scan line changes from selection to non-selection. By lowering the pixel voltage. The second signal distortion is caused by lack of charge rate, especially when there are many driving scan lines and the selection period is short.
세번째 신호왜곡은 기생전기용량때문에 생기는데, 신호전압의 극성이 바뀔 때 화면 전체에 가장 큰 영향을 준다.The third signal distortion is parasitic capacitance This is caused by the fact that the polarity of the signal voltage has the greatest effect on the entire screen.
위와 같은 신호왜곡으로 화질이 떨어지는 것을 막기 위하여 신호왜곡을 60Hz이상 자주 발생시켜 눈이 느끼지 못하도록 신호선의 전압 극성을 조절하는 구동법들이 제안되었다. 도 2는 여러 구동법에서의 액정층에 충전된 전하를 보여준다. 프레임마다 액정층의 극성을 바꾸어주는 프레임반전은 플리커가 가장 크다. 인접 주사선의 화소의 액정층마다 극성을 반대로 한 열반전(row inversion) 구동법과, 인접화소의 액정층마다 극성을 반대로 한 점반전(dot inversion) 구동법이 현재는 가장많이 쓰이고 있다.In order to prevent the image quality from being degraded by the above signal distortion, driving methods for adjusting the voltage polarity of the signal line are proposed so that the signal distortion is frequently generated by 60 Hz or more. 2 shows charges charged in the liquid crystal layer in various driving methods. Flicker is the largest in the frame inversion that changes the polarity of the liquid crystal layer for each frame. A row inversion driving method in which polarities are reversed for each liquid crystal layer of a pixel of an adjacent scan line and a dot inversion driving method in which polarities are reversed for each liquid crystal layer of an adjacent pixel are most commonly used.
도2의 열반전 구동법은 주사선의 액정층의 극성이 동일하므로 공통전극에 흐르는 전류가 많아서, 공통전극을 구동하는 회로의 로드가 크다. 따라서 수평 크로스토크(horizontal cross-talk)와 수직크로스토크(vertical cross-talk)가 크다. 점반전 구동법은 동일 주사선의 인접화소마다 액정층의 전압의 극성이 반대이기 때문에, 화소의 액정층에 충전된 전하량이 화소정보에 따라서 다르지만 열반전 구동법보다는 매우 작다. 점반전 구동법은 화소 액정층 전하의 극성을 화소의 정보에 관계없이 결정한 것으로, 동일 주사선의 전하량이나, 동일 주사선 임의 영역의 액정층의 전하의 합이 완벽하게 "0"이 안되고 화소의 정보마다 달라진다. 점반전 구동법도 동일주사선의 액정층에 충전된 전하량이 큰 경우에는 공통전극을 구동하는 회로에 로드가 커서 크로스토크로 화질이 떨어질 수 있다. 본 발명에서는 주사선의 화소의 액정층의 전하량을 공간적으로 항상 "0"이 유지되도록 신호선의 전압 극성을 조절하여 수평 및 수직 크로스토크를 줄인 것이다.In the thermal inversion driving method of Fig. 2, since the polarities of the liquid crystal layers of the scanning lines are the same, there is a large amount of current flowing through the common electrode, so that the load of the circuit driving the common electrode is large. Therefore, horizontal crosstalk and vertical crosstalk are large. In the point inversion driving method, since the polarities of the voltages of the liquid crystal layer are opposite for each adjacent pixel of the same scan line, the amount of charge charged in the liquid crystal layer of the pixel varies depending on the pixel information, but is much smaller than that of the thermal inversion driving method. The dot inversion driving method determines the polarity of the pixel liquid crystal layer charge irrespective of the information of the pixel. The amount of charge of the same scan line or the sum of the charges of the liquid crystal layer of an arbitrary region of the same scan line is not completely "0", and the information of each pixel is different. Different. In the case of the point inversion driving method, when the amount of charges charged in the liquid crystal layer of the same scan line is large, the load of the circuit for driving the common electrode is large, and thus the image quality may be degraded due to crosstalk. In the present invention, the horizontal and vertical crosstalk is reduced by adjusting the voltage polarity of the signal line so that the amount of charge in the liquid crystal layer of the pixel of the scan line is always kept "0".
도 1 TFT 액정표시소자의 단면도.1 is a cross-sectional view of a TFT liquid crystal display device.
도 2 종래 여러 구동법에 따른 액정층의 극성.2 is a polarity of a liquid crystal layer according to various conventional driving methods.
도 3 TFT 액정표시소자의 구동 블록도.Fig. 3 is a drive block diagram of a TFT liquid crystal display element.
도 4 신호전압의 극성을 결정하는 한 예의 플로우챠트(flow chart).4 is a flow chart of an example for determining the polarity of the signal voltage.
도 5 신호전압의 극성을 결정하는 한 예의 플로우챠트.5 is an example flowchart for determining the polarity of the signal voltage.
도 6 초기 계조 전압의 극성을 조절하는 한 예의 플로우챠트.6 is an example flowchart for adjusting the polarity of the initial gray scale voltage.
※ 도면의 주요 부분에 대한 부호의 설명※ Explanation of codes for main parts of drawing
1 게이트전극 2 게이트 절연막 3 비정질실리콘(a-Si)층1 gate electrode 2 gate insulating film 3 amorphous silicon (a-Si) layer
4 n+5 드레인전극 6 소스전극4 n + 5 drain electrode 6 source electrode
7 화소전극 8 공통전극 9 액정7 pixel electrode 8 common electrode 9 liquid crystal
10 TFT기판 11 공통전극기판10 TFT substrate 11 Common electrode substrate
도4는 본 발명의 신호전압의 극성을 조절하는 데이터제어회로의 플로우차트의 한 예이다. 수직동기신호가 걸리면 비교기를 초기화한다. 비교기는 화면의 여러 계조에 대한 입력횟수의 최하위 비트에 대한 정보를 갖고 있다. 어떤 신호선의 화소의 계조가 게이트 패드를 기준으로 임의 계조의 흘수번째라면 비교기의 값이 1이고 짝수번째는 0이다. 수직동기 신호가 걸리면 비교기의 모든 정보를 [0,0,0,...0,0,0]으로 초기화를 시킨다. 노트북처럼 64계조인 경우에는 64비트의 비교기가 필요하다. [0,0,0,...0,0,0]의 의미는 각각의 계조를 ","로 구별하여 동일 주사선에 입력되는 동일계조의 최하위 비트의 숫자를 나타낸다. 수평동기 신호에 따라서 비디오램으로부터 동일 주사선의 화소정보에 대응되는 n비트의 화소정보가 입력된다. 입력되는 신호의 처리는 두 부분으로 나누어진다. 한 부분은 계조의 입력되는 횟수의 최하위 비트를 알아내는 블록으로 들어가고, 다른 한 부분은 데이터 버퍼로 들어가서 입력되는 횟수를 알아내는 데 필요한 시차를 맞춘다. 화소정보는 n개의 줄을 통해 병렬로 입력되므로 이 신호를 디코딩(decoding )하여 비교기에 입력한다. 비교기는 각각의 모든 계조에 해당하는 1비트 카운터로 구성할 수 있다. 디코딩하여 해당하는 계조의 데이터에 1을 더하고, 변한 값이 극성신호발생회로에 전달된다. 데이터합성부에서는 데이터버퍼를 나온 초기의 n비트에 대한 정보와 극성신호발생에서 나온 최상위 비트인 1비트를 합한다. 디코딩하고 극성신호를 발생하는 블락은 때에 따라서 여러 개 둘 수 있다. 예를 들어 디코딩하고 극성신호를 발생하는데 수평동기신호 4클락이 필요하면, 디코딩하고 극성신호를 발생하는 블락을 4개와 데이터버퍼를 4개를 두어 신호처리를 병렬로 동시에 처리하여 수평동기를 맞출 수 있다.4 is an example of a flowchart of a data control circuit for adjusting the polarity of the signal voltage of the present invention. Initialize the comparator when the vertical sync signal is applied. The comparator contains information about the least significant bit of the input frequency for the various gray levels of the screen. If the gray level of a pixel of a signal line is the draft number of an arbitrary gray level based on the gate pad, the value of the comparator is 1 and the even number is 0. When the vertical synchronization signal is applied, all information of the comparator is initialized to [0,0,0, ... 0,0,0]. If you have 64 gradations like a laptop, you will need a 64-bit comparator. The meaning of [0,0,0, ... 0,0,0] represents the number of the least significant bits of the same gradation input to the same scan line by dividing each gradation with ",". In accordance with the horizontal synchronization signal, n-bit pixel information corresponding to pixel information of the same scan line is input from the video RAM. The processing of the input signal is divided into two parts. One part enters the block that finds the least significant bit of the number of inputs of the gradation, and the other part enters the data buffer to match the time difference required to determine the number of times that it is entered. Since the pixel information is input in parallel through n lines, the signal is decoded and input to the comparator. The comparator may be configured with a 1-bit counter corresponding to each gray level. After decoding, 1 is added to the data of the corresponding gray levels, and the changed value is transmitted to the polarity signal generating circuit. The data synthesizing unit adds the first n bits of information from the data buffer and 1 bit, the most significant bit from the polarity signal generation. There may be several blocks for decoding and generating a polarity signal. For example, if 4 horizontal sync signals are required to decode and generate polarity signals, 4 blocks and 4 data buffers to decode and generate polarity signals can be processed simultaneously to process horizontal synchronization. have.
위와 같이 신호선의 데이터를 처리하면 홀수번째 입력되는 n비트 신호계조는 최상위 비트가 1이고 나머지 비트는 비디오램에서 들어오는 신호와 동일한 신호가 되어 소스드라이버에 전달된다. 최상위 비트가 1인 경우에는 액정층에 +전압을 걸어주고, 0인 경우에는 -전압을 걸어준다. 반대로 최상위 비트가 1인 경우에는 -전압을 걸어주고, 1인 경우에는 +전압을 걸어줄 수도 있다. 비교기의 초기값을 [0,0,0,...0,0,0]으로 정할 경우, 동일 주사선 화소의 액정층의 전하의 합(Q)의 절대값의 최소와 최대는 아래식과 같다.When the data of the signal line is processed as above, the most significant bit of the n-bit signal gradation to be input in odd-numbered bits is 1, and the remaining bits become the same signals as those coming from the video RAM and are transmitted to the source driver. If the most significant bit is 1, a + voltage is applied to the liquid crystal layer, and if it is 0, a-voltage is applied. On the contrary, if the most significant bit is 1, a negative voltage may be applied. If the most significant bit is 1, a positive voltage may be applied. When the initial value of the comparator is set to [0,0,0, ... 0,0,0], the minimum and maximum absolute values of the sum Q of the charges of the liquid crystal layer of the same scan line pixel are as follows.
비교기의 초기값을 인접계조간에는 극성이 반대가 되도록,으로 정할 경우에는, 동일 주사선 화소의 액정층의 전하의 합(Q)은 모든 계조가 짝수인 경우에는 0이되고, 모든 계조가 홀수인 경우에는 한 화소의 액정층에 충전된 전하보다 작다. 이 경우 주사선 화소의 액정층의 전하의 합의 최대값은 홀수번째 계조는 홀수개가 있고 짝수번째 계조는 짝수개가 있는 경우로 (1)식에서의 최대값에 0.5배이다. 동일 계조의 전압을 두 분류로 나누어 신호전압의 극성을 조절하되, 인접 계조간에 각각의 분류를 서로 바꾸어 극성을 조절하면 동일 주사선의 액정층에 유도된 전하의 양을 "0"에 가깝게 할 수 있다.Set the comparator's initial value so that polarity is reversed between adjacent grayscales. In this case, the sum Q of the charges in the liquid crystal layer of the same scan line pixel is 0 when all grays are even, and smaller than the charges charged in the liquid crystal layer of one pixel when all grays are odd. In this case, the maximum value of the sum of the charges in the liquid crystal layer of the scan line pixel is an odd number of odd grays and an even number of grays, which is 0.5 times the maximum value in the equation (1). By controlling the polarity of the signal voltage by dividing the voltage of the same gray level into two classifications, the polarity of the signal voltage can be adjusted by changing each of the classifications between adjacent grayscales to make the amount of charge induced in the liquid crystal layer of the same scan line close to "0". .
신호선에 걸어주는 전압의 극성이 공통전극에 유도되거나 걸리는 전압을 기준으로 매 주기마다 반대가 되는데, 도4의 비교기의 초기화 값을 플레임마다 달리 설정하여 극성을 맞출 수 있다. 액정층에 걸어주는 전압의 극성을 매 프레임마다 반대로하기보다는 일정기간마다 난수를 발생하여 난수의 패리티나 최상위비트 등의 특성으로부터 불규칙하게 액정층의 극성을 정하고 다음 난수가 발생되기 전 까지는 매 주기마다 액정층의 전압의 극성을 바꾸어주면 신호처리에서 생길 수 있는 액정층의 DC전압을 완벽하게 차단할 수 있다. 공통전극을 구동하는 외부전극이 끊어진 경우, 공통전극은 플로팅되는데 화소전극의 전압에 따라서 공통전극에 유도되는 전압(VCOM)은 Kirchoff법칙으로부터 아래와 같이 유도할 수 있다.The polarity of the voltage applied to the signal line is reversed every cycle based on the voltage induced or applied to the common electrode. The polarity of the comparator of FIG. 4 may be set differently for each frame. Rather than reversing the polarity of the voltage applied to the liquid crystal layer every frame, random numbers are generated for a certain period of time so that the polarity of the liquid crystal layer is irregularly determined from the characteristics of random number parity or most significant bit, and every cycle until the next random number is generated. By changing the polarity of the voltage of the liquid crystal layer can completely block the DC voltage of the liquid crystal layer that can occur in the signal processing. When the external electrode driving the common electrode is disconnected, the common electrode is floated. The voltage V COM induced to the common electrode according to the voltage of the pixel electrode can be derived from Kirchoff's law as follows.
64계조이고, 5V구동 액정을 쓰고, XGA급인 경우 (2)식의 공통전극에 유도된 전압은 약 0.04V 정도로 1계조의 평균전압의 차이인 0.06V보다 낮아서 공통전극을 구동하는 회로의 로드를 매우 낮게 할 수 있다. 위와 같이 주사선 화소의 액정층에 걸리는 전하의 합이 임의의 영역에서 항상 "0"에 가깝게 조절하면, 외부 간섭 신호에 대하여 그 영향이 화면 전체로 나누어지므로 수직 및 수평 크로스토크를 줄이고, 또한 액정층의 극성이 시간축이나 공간적으로 무질서해지므로 유효 주파수가 높아져 낮은 주파수의 플리커가 거의 생기지 않는다.In the case of 64 gradations, 5V driving liquid crystal, and XGA class, the voltage induced to the common electrode of Eq. (2) is about 0.04V, which is lower than 0.06V, which is the difference between the average voltages of 1 gradation. Can be very low. If the sum of the charges applied to the liquid crystal layer of the scan line pixels is always close to "0" in any region as described above, the influence of the external interference signal is divided into the entire screen, thereby reducing vertical and horizontal crosstalk, and also the liquid crystal layer. Since the polarity of is disordered in the time axis or spatially, the effective frequency is increased, so that low frequency flicker is hardly generated.
도5는 데이터버퍼를 이용하여 동일 주사선의 화소의 신호전압을 검색하여 짝수개가 있는 계조와 홀수개가 있는 계조를 알아내고, 홀수개 있는 계조와 짝수개 있는 계조를 각각 분리하여 동일 주사선 임의 영역의 화소들의 액정층에 전하의 합이 "0"에 가깝게 유지하는 신호처리 방법을 나타낸 것이다. 이 방법을 적용하면 화면정보에 관계없이 동일 주사선의 액정층의 화소의 전하의 합을 "0"으로 할 수 있다. 수직동기신호가 입력되면 비교기(1)의 모든 정보를 [0,0,0, ... 0,0,0]으로 초기화를 시킨다. 수직동기신호가 걸리면 비디오램에서 n개의 라인을 통해 병렬로 화소정보가 입력되는데, 이 신호를 디코딩하여 비교기(1)에 입력된다. 비교기(1)은 화면의 계조의 수에 해당하는 개수의 1비트 카운터로 구성할 수 있다. 디코딩하여 해당하는 계조의 데이터에 1을 더하여, 주사선에 연결된 모든 화소의 계조별 개수의 최하위비트를 찾아낸다. 계조별로 입력되는 최하위비트를 찾아내는 동안에 비디오 램에서 들어오는 신호는 데이터 버퍼(1)에 차례로 입력이 되고, 비교기(2)의 초기값이 설정이 되면 데이터 버퍼(1)에서 신호가 출력된다. 도5에서 점선부분은 도4에서의 기능과 같다. 도4와 도5의 차이는 도4는 화소의 정보에 관계없이 처음 설정된 비교기의 초기값에 따라서 극성이 결정되지만 도5에서는 주사선에 연결된 화소의 정보에 따라서 비교기(2)의 초기값이 설정된다. 한 주사선에 연결된 모든 화소의 계조별로 입력되는 개수의 최하위비트를 찾아내어 비교기(2)의 초기값을 정해야하는데 도6에 정하는 순서의 한 예가 나와있다.Fig. 5 shows the signal voltages of the pixels of the same scan line using a data buffer to find even and odd numbers of grays, and separates odd and even numbers of pixels of the same scan line. Shows a signal processing method in which the sum of charges in the liquid crystal layer is kept close to " 0 ". By applying this method, the sum of charges of the pixels of the liquid crystal layer of the same scan line can be set to "0" regardless of the screen information. When the vertical synchronization signal is input, all the information of the comparator 1 is initialized to [0, 0, 0, ... 0, 0, 0]. When the vertical synchronization signal is applied, pixel information is input in parallel through n lines in the video RAM. The signal is decoded and input to the comparator 1. The comparator 1 may be configured with a 1-bit counter of the number corresponding to the number of gray levels of the screen. After decoding, 1 is added to data of a corresponding gray level to find the least significant bit of the number of grays of all the pixels connected to the scanning line. While finding the least significant bit input for each gray level, the signal from the video RAM is sequentially input to the data buffer 1, and when the initial value of the comparator 2 is set, the signal is output from the data buffer 1. The dotted line in FIG. 5 is the same as the function in FIG. The difference between FIG. 4 and FIG. 5 is that the polarity of FIG. 4 is determined according to the initial value of the comparator initially set regardless of the information of the pixel. In FIG. 5, the initial value of the comparator 2 is set according to the information of the pixel connected to the scan line. . An initial value of the comparator 2 should be determined by finding the least significant bits of the number input for each gray level of all the pixels connected to one scan line. An example of the procedure shown in FIG. 6 is shown.
입력되는 계조의 개수가 짝수개인 계조와 홀수개인 계조를 서로 분리하고,홀수개인 계조끼리 극성을 정하고, 짝수개인 계조끼리 극성을 정한다. 예를들어 한주사선에 연결된 모든 화소의 계조별로 입력되는 숫자의 최하위비트가이라면, 홀수개인 계조는이고 짝수개인 계조는이다. *는 편의상 빈계조를 나타낸다. 최하위 비트가 홀수개인 계조를 차례로 두어 홀수번째 계조는 1로 두고 짝수개인 계조는 0으로 초기값을 정하고, 최하위 비트가 짝수개인 계조를 차례로 두어 홀수번째 계조는 0으로 두고 짝수개인 계조는 1로 초기값을 정하면, 비교기(2)의 초기값은이 된다. 도 6에 따라서 실제로 계산을 하면 다음과 같다. 상단의 시프트레지스터에 들어가는 신호는이고 하단은 역이 되어이다. 이 신호들은 1비트 카운터를 지나 각각과가 되는데 이를 논리합(OR)하면이 된다. 도5와 같이 정하면 동일 주사선에 액정층의 전하의 총합이 1화소의 액정층의 전하보다 작다. 공통전극을 구동하는 외부전극이 끊어진경우, 주사선의 영향을 무시하면 공통전극에 유도전압은 (2)식으로부터 구할 수 있다. 256계조이고 5V구동 액정을 쓰고, XGA급인 경우 (2)식의 공통전극에 유도된전압은 약 4*10-5V 정도로 1계조의 평균전압의 차이인 0.015V보다 매우 낮아서 공통전극을 구동하는 회로의 로드를 매우 낮게 할 수 있다. 따라서 도5와 같이 신호선의 구동전압을 정하면 공통전극을 외부단자에 연결하지 않아도 유도전압이 거의 "0"V가 된다. 도5와 같이 극성을 조절하면 주사선의 임의의 공간의 액정층의 전하량을 항상 "0"으로 유지한다. 본 발명의 구동법은 공통전극에 특정전압을 걸지않고, 플로팅시켜도 공통전극에 유도된 전압이 거의 "0V"가 되어 화질이 크게 달라지지 않는다.The number of input grayscales is even and the number of odd grays are separated from each other, the odd grays are polarized, and the even grays are polarized. For example, the least significant bit of a number input for each gray level of all pixels connected to one scan line If the odd gradation is And even gradation is to be. * Indicates an empty gradation for convenience. Set the initial gradation to 1 with odd-numbered gradation set to 1, the even-numbered gradation set to 0, and the even-numbered gradation to 0, and the even-numbered gradation to 0 and the even-numbered gradation to 1, respectively. When the value is determined, the initial value of the comparator 2 is Becomes The actual calculation according to FIG. 6 is as follows. The signal that goes into the top shift register And the bottom is reversed to be. These signals go through a 1-bit counter and If we OR this, Becomes 5, the sum of the charges of the liquid crystal layer on the same scan line is smaller than the charge of the liquid crystal layer of one pixel. When the external electrode driving the common electrode is broken, the induced voltage can be obtained from the equation (2), ignoring the influence of the scanning line. In case of 256 gradations and 5V driving liquid crystal, and in case of XGA class, the induced voltage of common electrode of Eq. (2) is about 4 * 10 -5 V, which is much lower than 0.015V, which is the difference of average voltage of 1 gradation, to drive common electrode. The load on the circuit can be very low. Therefore, as shown in FIG. 5, when the driving voltage of the signal line is determined, the induced voltage becomes almost " 0 " V without connecting the common electrode to the external terminal. When the polarity is adjusted as shown in Fig. 5, the amount of charge in the liquid crystal layer in any space of the scanning line is always kept at " 0 ". According to the driving method of the present invention, the voltage induced to the common electrode becomes almost " 0 V "
본 발명의 TFT액정표시소자의 구동법은 주사선에 연결된 모든화소의 액정층의 전하량이 "0"에 가까운 값을 가지므로, 공통전극을 구동하는 회로의 로드를 대폭 줄일 수 있어, 수직 및 수평 크로스토크나 신호왜곡을 줄여서 화질이 향상된다. 또한 신호왜곡이 생기더라도 공간상 또는 시간상 고주파쪽으로 유도하므로 사람의 눈이 느끼는 60Hz 미만의 플리커는 거의 없어 화질이 우수하다. 본 발명의 구동법은 대형 TFT 액정표시소자와 공통전극을 플로팅시키는 TFT 액정표시소자에 적용할 수있다.According to the driving method of the TFT liquid crystal display device of the present invention, since the charge amount of the liquid crystal layer of all the pixels connected to the scan line has a value close to "0", the load of the circuit driving the common electrode can be greatly reduced, so that the vertical and horizontal cross Image quality is improved by reducing torque and signal distortion. In addition, even if signal distortion occurs, it is directed toward the high frequency in space or time, and thus there is almost no flicker below 60 Hz that the human eye feels, so the image quality is excellent. The driving method of the present invention can be applied to a TFT liquid crystal display device in which a large TFT liquid crystal display device and a common electrode are floated.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980021384A KR20000001238A (en) | 1998-06-10 | 1998-06-10 | Method of driving tft liquid crystal element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980021384A KR20000001238A (en) | 1998-06-10 | 1998-06-10 | Method of driving tft liquid crystal element |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000001238A true KR20000001238A (en) | 2000-01-15 |
Family
ID=19538807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980021384A KR20000001238A (en) | 1998-06-10 | 1998-06-10 | Method of driving tft liquid crystal element |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000001238A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020093335A (en) * | 2001-06-08 | 2002-12-16 | 주식회사 엘리아테크 | Driving circuit of electro luminescence display element with Data Parade Device |
KR101158870B1 (en) * | 2005-06-30 | 2012-06-25 | 엘지디스플레이 주식회사 | Liquid Crystal Display and method for driving the same |
US20140189190A1 (en) * | 2012-12-28 | 2014-07-03 | Zhichao Zhang | Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels |
-
1998
- 1998-06-10 KR KR1019980021384A patent/KR20000001238A/en not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020093335A (en) * | 2001-06-08 | 2002-12-16 | 주식회사 엘리아테크 | Driving circuit of electro luminescence display element with Data Parade Device |
KR101158870B1 (en) * | 2005-06-30 | 2012-06-25 | 엘지디스플레이 주식회사 | Liquid Crystal Display and method for driving the same |
US20140189190A1 (en) * | 2012-12-28 | 2014-07-03 | Zhichao Zhang | Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels |
US9069910B2 (en) * | 2012-12-28 | 2015-06-30 | Intel Corporation | Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101323090B1 (en) | Liquid crystal display and driving method thereof | |
KR100748840B1 (en) | Liquid crystal display unit and driving method therefor | |
US8803780B2 (en) | Liquid crystal display having a function of selecting dot inversion and method of selecting dot inversion thereof | |
CN100378792C (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
US7391398B2 (en) | Method and apparatus for displaying halftone in a liquid crystal display | |
KR100498542B1 (en) | data drive IC of LCD and driving method of thereof | |
KR100749874B1 (en) | Liquid crystal display and driving method thereof | |
US7570241B2 (en) | Liquid crystal display device and method of driving the same | |
EP0767449B1 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
KR20090000475A (en) | Liquid crystal display and driving method thereof | |
KR100549983B1 (en) | Liquid crystal display device and driving method of the same | |
KR101296641B1 (en) | Driving circuit of liquid crystal display device and method for driving the same | |
US8605019B2 (en) | Display device and display device driving method, and display driving control method | |
KR100495934B1 (en) | Display driving apparatus and driving control method | |
CN109196576B (en) | Video signal line driving circuit, display device provided with same, and driving method thereof | |
JP4140810B2 (en) | Liquid crystal display device and driving method thereof | |
KR100870510B1 (en) | Liquid Crystal Display and Driving Method thereof | |
KR101782369B1 (en) | Method of controlling polarity of data voltage and liquid crystal display using the same | |
KR100469351B1 (en) | Operating method for liquid crystal display device | |
KR101363652B1 (en) | LCD and overdrive method thereof | |
JP2003295843A (en) | Liquid crystal display device and its driving method | |
KR20000001238A (en) | Method of driving tft liquid crystal element | |
KR101341784B1 (en) | Liquid Crystal Display and Driving Method thereof | |
KR100870491B1 (en) | Liquid Crystal Display and Driving Method thereof | |
KR20010055986A (en) | Apparatus For Driving LCD with a Brief Response time and Method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |