KR20000000761A - Method for forming capacitor of semiconductor memory device - Google Patents

Method for forming capacitor of semiconductor memory device Download PDF

Info

Publication number
KR20000000761A
KR20000000761A KR1019980020582A KR19980020582A KR20000000761A KR 20000000761 A KR20000000761 A KR 20000000761A KR 1019980020582 A KR1019980020582 A KR 1019980020582A KR 19980020582 A KR19980020582 A KR 19980020582A KR 20000000761 A KR20000000761 A KR 20000000761A
Authority
KR
South Korea
Prior art keywords
capacitor
memory device
semiconductor memory
forming
contact hole
Prior art date
Application number
KR1019980020582A
Other languages
Korean (ko)
Inventor
김병윤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980020582A priority Critical patent/KR20000000761A/en
Publication of KR20000000761A publication Critical patent/KR20000000761A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

PURPOSE: A method for forming a capacitor of a semiconductor memory device is provided to obtain a large capacitance in a predetermined cell area regardless of density of a polysilicon at a lower electrode of a capacitor. CONSTITUTION: The method for forming a capacitor of a semiconductor memory device comprises: a step to form a insulation layer(102) on a semiconductor substrate(100); a step form a contact hole(103) by etching the insulation layer until the surface of the semiconductor substrate(100) is exposed using a mask for forming the contact hole; a step to form a storage electrode(104) electrically connected to the semiconductor substrate(100)by filling the contact hole with conductive matter; and a step to form a metal film(106) of hemisphere on the surface of the storage electrode(104).

Description

반도체 메모리 장치의 커패시터 제조 방법(A METHOD OF FABRICATING CAPACITOR FOR SEMICONDUCTOR MEMORY DEVICE)A METHOD OF FABRICATING CAPACITOR FOR SEMICONDUCTOR MEMORY DEVICE

본 발명은 반도체 메모리 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 반도체 메모리 장치의 커패시터 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly to a method of manufacturing a capacitor of a semiconductor memory device.

반도체 장치가 고집적화 되어 감에 따라 셀 단위 면적은 감소하고 이에 따라 단위 셀의 표면적도 감소하나 실제 전기적 신호를 저장하는 커패시터의 정전 용량은 이 집적도 증가와는 무관하게 일정한 양을 유지해 주어야 신뢰성 있는 정보의 처리가 가능하다.As semiconductor devices become more integrated, the cell unit area decreases and thus the surface area of the unit cell decreases.However, the capacitance of the capacitor that stores the actual electrical signal must be maintained at a constant amount regardless of the increase in integration. Processing is possible.

특히, DRAM과 같이 정보를 저장하는 반도체 장치에 있어서, 정전 용량은 리프레쉬(refresh) 및 속도 그리고, 신뢰성 등에 매우 중요한 요소이다.In particular, in semiconductor devices that store information such as DRAMs, capacitance is a very important factor in refresh, speed, and reliability.

따라서, 표면적을 증가시켜 정전 용량을 증가시키는 방법으로 여러 가지가 사용되고 있다. 예를 들면, OCS(one cylinder stacked cell), DCS(double cylinder stacked cell), MTS(micro trench stacked cell), 핀(fin) 구조 등을 이용한 방법들이 있다. 그러나, 이들 방법들 역시 모두 공정이 복잡하다는 단점이 있으며, 디자인 룰(design rule)이 감소하면서 공정상 재현성과 양산성에 문제가 있다.Therefore, various methods have been used as a method of increasing the capacitance by increasing the surface area. For example, there are methods using a one cylinder stacked cell (OCS), a double cylinder stacked cell (DCS), a micro trench stacked cell (MTS), and a fin structure. However, these methods also all have a disadvantage in that the process is complicated, and as the design rules decrease, there is a problem in process reproducibility and mass productivity.

표면적을 증가시키는 또 하나의 방법으로는 HSG(hemi-spherical grain)를 들 수 있다. 상기 HSG는 표면에 반구 형태의 결정 입자를 가진 폴리실리콘 그레인으로서, 폴리실리콘의 성장 조건을 변화시켜 비정질 페이즈(phase)와 다결정(polycrystalline) 페이즈의 중간 온도에서 어닐(anneal)함으로써 입자간에 이동(migration)이 생겨서 형성된다. 상기 HSG는 상술한 방법들보다 비교적 용이한 방법으로 커패시터의 표면적을 증가시켜 DRAM에서 요구하는 정전 용량을 증가할 수 있다.Another method of increasing the surface area is hemi-spherical grain (HSG). The HSG is a polysilicon grain having hemispherical crystal grains on its surface, and is migrated between particles by annealing at an intermediate temperature between an amorphous phase and a polycrystalline phase by changing the growth conditions of the polysilicon. ) Is formed. The HSG can increase the capacitance required by the DRAM by increasing the surface area of the capacitor in a relatively easier way than the aforementioned methods.

상기 커패시터의 표면적 증가는 HSG 성장 시의 안정화 온도, 시딩(seeding) 공정, 어닐 온도 그리고, 폴리실리콘의 농도 등의 공정 조건의 변경을 통해 얻을 수 있다.The increase in the surface area of the capacitor may be obtained by changing process conditions such as stabilization temperature, seeding process, annealing temperature, and polysilicon concentration during HSG growth.

상술한 조건들 중 폴리실리콘의 농도는 낮아질수록 HSG 성장이 보다 용이해지므로 커패시터의 표면적을 넓혀 정전 용량을 크게 할 수 있다.Among the above conditions, the lower the polysilicon concentration is, the easier HSG growth is, and thus the surface area of the capacitor can be increased to increase the capacitance.

그러나, 실제 커패시터에 테이터가 저장될 때에는 폴리실리콘에 공핍층이 형성되어 정전 용량을 감소시키게 되는데, 이는 폴리실리콘의 농도가 낮을수록 폴리실리콘 내에 형성되는 공핍층의 두께가 증가한다. 따라서, 정전 용량의 관점에서 볼때 HSG 성장을 극대화하기 위해 무한정 폴리실리콘의 농도를 낮출 수 없다는 제약이 따르게 된다.However, when data is actually stored in a capacitor, a depletion layer is formed on polysilicon to reduce the capacitance. As the concentration of polysilicon decreases, the thickness of the depletion layer formed in the polysilicon increases. Thus, in terms of capacitance, there is a constraint that the concentration of polysilicon indefinitely cannot be lowered in order to maximize HSG growth.

실제 이러한 문제를 해결하기 위하여 저농도 폴리실리콘으로 스토리지 전극을 형성하고, 상기 스토리지 전극 상에 HSG 성장을 시켜 표면적의 증가를 극대화하고, 이후 PH3등을 다시 폴리실리콘 표면에 도핑하여 농도를 증가시킴으로써 공핍층을 최소화하는 방법을 이용하기도 한다.In order to solve this problem, a storage electrode is formed of low-concentration polysilicon, and HSG growth is performed on the storage electrode to maximize the increase of the surface area, and then, by doping PH 3 again to the polysilicon surface, the concentration is increased. Other methods are used to minimize the pip layer.

HSG 시딩시 폴리실리콘 시드는 스토리지 전극의 표면 뿐만아니라 전극 사이 하부에 노출된 절연막에도 형성되는 선택성 손실(selectivity loss)이 발생된다. 상기 선택성 손실에 의해 절연막 위에 형성된 폴리실리콘 시드는 스토리지 전극간의 브리지(bridge)를 유발할 수 있으므로 유전막 형성전에 습식 식각 등의 방법으로 절연막 상에 불필요하게 형성된 폴리실리콘 시드를 제거하는 공정이 필요하다는 문제점이 있다.During HSG seeding, polysilicon seeds generate selectivity loss that is formed not only on the surface of the storage electrode but also on the insulating film exposed between the electrodes. Since the polysilicon seeds formed on the insulating film due to the selectivity loss may cause a bridge between the storage electrodes, there is a problem that a process of removing the unnecessary polysilicon seeds formed on the insulating film by wet etching or the like is necessary before the dielectric film is formed. .

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 커패시터 하부 전극의 폴리실리콘의 농도에 관계없이 동일한 셀 면적에서 대용량의 정전 용량을 확보할 수 있는 반도체 메모리 장치의 커패시터 제조 방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-described problems, and provides a method of manufacturing a capacitor of a semiconductor memory device capable of securing a large capacitance in the same cell area regardless of the concentration of polysilicon of the capacitor lower electrode. There is a purpose.

도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 메모리 장치의 커패시터 제조 방법의 공정들을 순차적으로 보여주는 흐름도.1A and 1B are flowcharts sequentially showing processes of a capacitor manufacturing method of a semiconductor memory device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 : 반도체 기판 102 : 절연막100 semiconductor substrate 102 insulating film

103 : 콘택홀 104 : 스토리지 전극103: contact hole 104: storage electrode

106 : 금속막 108 : 유전막106: metal film 108: dielectric film

110 : 도전막110: conductive film

(구성)(Configuration)

상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 메모리 장치의 커패시터 제조 방법은, 반도체 기판 상에 절연막을 형성하는 단계와; 콘택홀 형성용 마스크를 사용하여 상기 반도체 기판의 표면이 노출될 때까지 상기 절연막을 식각하여 콘택홀을 형성하는 단계와; 상기 콘택홀을 도전 물질로 채워서 상기 반도체 기판과 전기적으로 접속되는 스토리지 전극을 형성하는 단계와; 상기 스토리지 전극의 표면에 반구형의 금속막을 형성하는 단계를 포함한다.According to the present invention for achieving the above object, a capacitor manufacturing method of a semiconductor memory device comprises the steps of forming an insulating film on a semiconductor substrate; Forming a contact hole by etching the insulating layer until the surface of the semiconductor substrate is exposed using a contact hole forming mask; Filling the contact hole with a conductive material to form a storage electrode electrically connected to the semiconductor substrate; Forming a hemispherical metal film on a surface of the storage electrode.

(작용)(Action)

도 1a를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 메모리 장치의 커패시터 제조 방법은, 콘택홀 형성용 마스크를 사용하여 반도체 기판의 표면이 노출될 때까지 절연막을 식각함으로써 콘택홀이 형성된다. 콘택홀을 도전 물질로 채워서 반도체 기판과 전기적으로 접속되는 스토리지 전극 형성 후 스토리지 전극의 표면에 반구형의 금속막이 형성된다. 이와 같은 반도체 메모리 장치의 커패시터 제조 방법은, 스토리지 전극의 표면에 HSG막 대신 반구형의 금속막을 형성함으로써, 폴리실리콘 상에만 선택적으로 형성되어 브리지를 방지할 수 있고, 스토리지 전극 내의 공핍층에 의해 유전율이 감소되는 것을 방지할 수 있으며, 스토리지 전극의 표면적을 증가시켜 큰 정전 용량을 확보할 수 있다.Referring to FIG. 1A, in a method of manufacturing a capacitor of a novel semiconductor memory device according to an embodiment of the present invention, a contact hole is formed by etching an insulating film until the surface of the semiconductor substrate is exposed using a contact hole forming mask. . After forming the storage electrode electrically connected to the semiconductor substrate by filling the contact hole with a conductive material, a hemispherical metal film is formed on the surface of the storage electrode. In such a method of manufacturing a capacitor of a semiconductor memory device, by forming a hemispherical metal film instead of an HSG film on the surface of the storage electrode, it is selectively formed only on polysilicon to prevent bridges, and the dielectric constant of the depletion layer in the storage electrode It can be prevented from being reduced and a large capacitance can be secured by increasing the surface area of the storage electrode.

(실시예)(Example)

이하, 도 1a 내지 도 1b를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1A to 1B.

도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 메모리 장치의 커패시터 제조 방법의 공정들을 순차적으로 보여주는 흐름도이다.1A and 1B are flowcharts sequentially illustrating processes of a capacitor manufacturing method of a semiconductor memory device according to an embodiment of the present invention.

도 1a를 참조하면, 활성 영역과 비활성 영역이 정의된 반도체 기판(100) 상에 게이트 전극층이 형성된다.(도면에 미도시) 상기 게이트 전극층을 포함하여 상기 반도체 기판(100) 상에 절연막(102)이 형성된다.Referring to FIG. 1A, a gate electrode layer is formed on a semiconductor substrate 100 having active and inactive regions defined therein (not shown). An insulating film 102 is formed on the semiconductor substrate 100 including the gate electrode layer. ) Is formed.

콘택홀 형성용 마스크를 사용하여 상기 반도체 기판(100)의 표면이 노출될 때까지 상기 절연막(102)이 식각되어 콘택홀(103)이 형성된다. 상기 콘택홀(103)을 포함하여 상기 절연막(102) 상에 도전막이 형성된다.(도면에 미도시) 상기 도전막은 폴리실리콘(polysilicon)으로 형성된다.The insulating layer 102 is etched by using the contact hole forming mask until the surface of the semiconductor substrate 100 is exposed to form the contact hole 103. A conductive film is formed on the insulating film 102 including the contact hole 103 (not shown). The conductive film is made of polysilicon.

상기 도전막 상에 스토리지 전극 형성용 포토레지스트 패턴이 형성된다.(도면에 미도시) 상기 포토레지스트 패턴을 마스크로 사용하여 상기 도전막 식각되어 스토리지 전극(104)이 형성된다. 상기 스토리지 전극(104)은 커패시터의 하부 전극으로써의 역할도 하지만 동시에 3차원적 커패시터의 전극 면적을 확보한다.A photoresist pattern for forming a storage electrode is formed on the conductive layer. (Not shown in the drawing) The conductive layer is etched using the photoresist pattern as a mask to form a storage electrode 104. The storage electrode 104 also serves as a lower electrode of the capacitor but at the same time secures an electrode area of the three-dimensional capacitor.

상기 스토리지 전극(104) 상에 금속막(106)이 형성된다. 상기 금속막(106)은 예를 들어, 알루미늄(Al)으로 형성되고, CVD(chemical vapor deposition) 공정으로 증착된다. 상기 금속막(106)은 선택적으로 상기 스토리지 전극(104) 상에만 형성되며, 반구 형태의 표면을 갖는다. 상기 CVD 공정에서 상기 금속막(106)은 금속유기(metal organic) 화합물을 증착원으로 하기 때문에 200℃의 낮은 온도에서 형성할 수 있다.The metal film 106 is formed on the storage electrode 104. The metal film 106 is formed of, for example, aluminum (Al), and is deposited by a chemical vapor deposition (CVD) process. The metal film 106 is selectively formed only on the storage electrode 104 and has a hemispherical surface. In the CVD process, the metal film 106 may be formed at a low temperature of 200 ° C. because the metal organic compound is a deposition source.

상기 금속막(106)은 공정 조건에 따라 알맞은 온도에서 핵생성(nucleation)과 성장(growth) 기구에 의해 성장하기 때문에 반구 형태의 표면을 띄게 된다. 그리고, 상기 반구 형태의 금속막(106)은 폴리실리콘의 HSG 성장과 마찬가지로 전극의 표면적을 크게 증가시킬 수 있다.Since the metal film 106 is grown by nucleation and growth mechanism at a suitable temperature according to the process conditions, the metal film 106 has a hemispherical surface. In addition, the hemispherical metal film 106 may increase the surface area of the electrode as in the case of HSG growth of polysilicon.

종래의 HSG를 이용하여 표면적을 증가시킨 경우에는 상술한 바와 같이, HSG 성장의 정도와 공핍층(depletion layer) 형성이 폴리실리콘의 도핑 농도와 밀접하게 관련되어 있기 때문에 HSG가 무한정 성장할 수 없다.In the case of increasing the surface area using the conventional HSG, as mentioned above, HSG cannot grow indefinitely because the degree of HSG growth and the formation of a depletion layer are closely related to the doping concentration of polysilicon.

그러나, 본 발명의 경우에는 금속막(108) 내에 공핍층의 형성이 없으므로 Toxeq(equivalent thickness of oxide)의 값이 후속 공정에서 형성될 유전막의 두께에 의해 영향을 받으므로 반구형 금속막의 성장을 자유롭게 조절할 수 있다.However, in the present invention, since there is no formation of a depletion layer in the metal film 108, the value of equivalent thickness of oxide (Toxeq) is influenced by the thickness of the dielectric film to be formed in a subsequent process, thereby freely controlling the growth of the hemispherical metal film. Can be.

또한, 후속 공정에서 폴리실리콘의 경우 산화(oxidation)에 의해 유전 물질이 생겨 Toxeq의 값을 증가시키는 단점이 있는데 반해 본 발명에서는 알루미늄과 같은 치밀한 산화막을 이용할 경우, 상술한 바와 같은 문제를 방지할 수 있다.In addition, in the subsequent process, polysilicon has a disadvantage of increasing the value of Toxeq due to the generation of dielectric material by oxidation (oxidation), whereas in the present invention, when using a dense oxide film such as aluminum, it is possible to prevent the above problems have.

실제 공정에 있어서, HSG나 본 발명에 따른 반구 형태의 금속막(106)은 모두 셀들 간의 분리를 위해 스토리지 전극 상에만 형성되어야 한다.In a practical process, both the HSG or the hemispherical metal film 106 according to the present invention should be formed only on the storage electrode for separation between cells.

본 발명에 따른 CVD 공정으로 형성된 반구 형태의 금속막(106)은 상기 HSG에 비해 우수한 선택 증착 특성을 보이기 때문에 선택성 마진(selectivity margin)을 개선한다.Since the hemispherical metal film 106 formed by the CVD process according to the present invention exhibits excellent selective deposition characteristics compared to the HSG, the selectivity margin is improved.

상기 금속막(106)을 포함하여 상기 절연막(102) 상에 커패시터 유전막(108)이 형성된다. 상기 커패시터 유전막(108)은 예를 들어 NO, ONO, SiO2등으로 형성된다. 상기 커패시터 유전막(108) 상에 도전막(110)이 형성되어 도 1b에 도시된 바와 같이 커패시터가 형성된다.The capacitor dielectric layer 108 is formed on the insulating layer 102 including the metal layer 106. The capacitor dielectric layer 108 is formed of, for example, NO, ONO, SiO 2, or the like. A conductive layer 110 is formed on the capacitor dielectric layer 108 to form a capacitor as shown in FIG. 1B.

다른 실시예로써, 상술한 바와 같은 스택형(stack type) 커패시터 이외에 트렌치형(ternch type) 커패시터 등 대부분의 커패시터에도 HSG 대신 반구형의 금속막의 적용이 가능하다.In another embodiment, a hemispherical metal film may be applied to most capacitors, such as trench type capacitors, in addition to the stack type capacitors as described above.

본 발명은 스토리지 전극의 표면에 HSG막 대신 반구형의 금속막을 형성함으로써, 폴리실리콘 상에만 선택적으로 형성되어 브리지를 방지할 수 있고, 스토리지 전극 내의 공핍층에 의해 유전율이 감소되는 것을 방지할 수 있으며, 스토리지 전극의 표면적을 증가시켜 큰 정전 용량을 확보할 수 있는 효과가 있다.According to the present invention, by forming a hemispherical metal film instead of an HSG film on the surface of the storage electrode, it is selectively formed only on polysilicon to prevent the bridge, and to prevent the dielectric constant from being reduced by the depletion layer in the storage electrode. Increasing the surface area of the storage electrode has the effect of ensuring a large capacitance.

Claims (4)

반도체 기판(100) 상에 절연막(102)을 형성하는 단계와;Forming an insulating film (102) on the semiconductor substrate (100); 콘택홀 형성용 마스크를 사용하여 상기 반도체 기판(100)의 표면이 노출될 때까지 상기 절연막(102)을 식각하여 콘택홀(103)을 형성하는 단계와;Forming a contact hole (103) by etching the insulating film (102) until the surface of the semiconductor substrate (100) is exposed using a contact hole forming mask; 상기 콘택홀(103)을 도전 물질로 채워서 상기 반도체 기판(100)과 전기적으로 접속되는 스토리지 전극(104)을 형성하는 단계와;Filling the contact hole (103) with a conductive material to form a storage electrode (104) electrically connected to the semiconductor substrate (100); 상기 스토리지 전극(104)의 표면에 반구형의 금속막(106)을 형성하는 단계를 포함하는 반도체 메모리 장치의 커패시터 제조 방법.Forming a hemispherical metal film (106) on a surface of the storage electrode (104). 제 1 항에 있어서,The method of claim 1, 상기 반구형의 금속막(106)은 CVD(chemical vapor deposition) 공정으로 증착되는 반도체 메모리 장치의 커패시터 제조 방법.The hemispherical metal film (106) is a capacitor manufacturing method of a semiconductor memory device is deposited by a chemical vapor deposition (CVD) process. 제 1 항 및 제 2 항에 있어서,The method according to claim 1 and 2, 상기 금속막(106)은 예를 들어, 알루미늄(Al)인 반도체 메모리 장치의 커패시터 제조 방법.The metal film (106) is, for example, aluminum (Al) capacitor manufacturing method of a semiconductor memory device. 제 3 항에 있어서,The method of claim 3, wherein 상기 알루미늄의 증착은 200℃의 온도에서 수행되는 반도체 메모리 장치의 커패시터 제조 방법.The deposition of the aluminum is carried out at a temperature of 200 ℃ capacitor manufacturing method of a semiconductor memory device.
KR1019980020582A 1998-06-03 1998-06-03 Method for forming capacitor of semiconductor memory device KR20000000761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020582A KR20000000761A (en) 1998-06-03 1998-06-03 Method for forming capacitor of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020582A KR20000000761A (en) 1998-06-03 1998-06-03 Method for forming capacitor of semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20000000761A true KR20000000761A (en) 2000-01-15

Family

ID=19538277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020582A KR20000000761A (en) 1998-06-03 1998-06-03 Method for forming capacitor of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20000000761A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858880B1 (en) * 2002-07-05 2008-09-17 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device
KR100935727B1 (en) * 2007-12-20 2010-01-08 주식회사 하이닉스반도체 Method for forming bottom electrode of capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858880B1 (en) * 2002-07-05 2008-09-17 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device
KR100935727B1 (en) * 2007-12-20 2010-01-08 주식회사 하이닉스반도체 Method for forming bottom electrode of capacitor

Similar Documents

Publication Publication Date Title
US6255159B1 (en) Method to form hemispherical grained polysilicon
US4882649A (en) Nitride/oxide/nitride capacitor dielectric
KR100301369B1 (en) Capacitor Manufacturing Method of Semiconductor Memory Device
KR100851080B1 (en) Production of semiconductor integrated circuit
US6140177A (en) Process of forming a semiconductor capacitor including forming a hemispherical grain statistical mask with silicon and germanium
KR100293714B1 (en) Method for manufacturing capacitor with platinum electrode
KR100268412B1 (en) A method of fabricating capacitor for semiconductor memory device
JP2000012800A (en) Capacitor of semiconductor device and manufacture thereof
KR20000000761A (en) Method for forming capacitor of semiconductor memory device
KR100379331B1 (en) Bottom electrode of capacitor and fabricating method thereof
KR20010059517A (en) Method for forming cylinder type bottom electrode intergrated memory device
KR100398567B1 (en) Method of fabricating a semiconductor device
KR100338822B1 (en) Method of forming storage node electorde in semiconductor device
KR20010008604A (en) Method of forming bottom electrode of capacitor in high integrated semiconductor device
KR100351455B1 (en) Method of forming storge node in semiconductor device
KR100307294B1 (en) Method for manufacturing semiconductor device
KR100384841B1 (en) A method for forming capacitor in semiconductor device using hemispherical silicon grain
US6204121B1 (en) Method for bottom electrode of capacitor
KR100818074B1 (en) Method for forming capacitor of semiconductor device
KR20000000566A (en) Method for forming capacitor of semiconductor using hemispherical grain silicon layer
KR19990030207A (en) Selective hemispherical grain electrode for increasing capacitance
KR100381028B1 (en) Method for forming capacitor capable of reducing leakage current
KR100463245B1 (en) Capacitor Manufacturing Method of Memory Device_
KR0126624B1 (en) Method for forming capacitors of semiconductor device
KR20010054265A (en) Method of forming a storage node of a capacitor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid