KR19990086636A - 도전층 형성방법 - Google Patents

도전층 형성방법 Download PDF

Info

Publication number
KR19990086636A
KR19990086636A KR1019980019720A KR19980019720A KR19990086636A KR 19990086636 A KR19990086636 A KR 19990086636A KR 1019980019720 A KR1019980019720 A KR 1019980019720A KR 19980019720 A KR19980019720 A KR 19980019720A KR 19990086636 A KR19990086636 A KR 19990086636A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
insulating substrate
opening
photoresist layer
Prior art date
Application number
KR1019980019720A
Other languages
English (en)
Inventor
노재우
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980019720A priority Critical patent/KR19990086636A/ko
Publication of KR19990086636A publication Critical patent/KR19990086636A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 이온 주입방법을 이용하여 보조 도전층을 형성하여 기형성된 도전층이 손상되지 않는 도전층 형성방법에 관한 것으로, 전기 도금에 의한 방법으로 도전층을 형성할 때 이온 주입에 의한 방법으로 개구에 의해 노출된 절연기판의 내부에 보조 도전층을 형성하므로 별도의 보조 도전층을 제거하는 공정이 필요없으므로 도전층이 손상되는 것을 방지할 수 있다.

Description

도전층 형성방법
본 발명은 도전층 형성방법에 관한 것으로서, 특히 이온 주입방법을 이용하여 보조 도전층을 형성하여 기형성된 도전층이 손상되지 않는 도전층 형성방법에 관한 것이다.
일반적으로, 반도체 공정에 있어서 도전층은 표면 배선 역할을 수행한다. 도전층은 우수한 전기 전도도를 가지며 패펀 형성이 용이한 물질로 형성된다.
도전층은 주로 진공 증착(vaccum evaporation), 스퍼터링(sputtering) 또는 화학기상증착(Chemical Vapor Deposition : CVD)에 의한 방법으로 형성하였다.
진공 증착은 도전층 물질에 외부에너지를 공급하여 도전층을 형성하는 방법으로서, 도전층에 외부에너지를 공급하는 방식에 따라 필라멘트(filament) 증착, 전자빔(E-beam) 증착과 플래쉬(flash) 증착으로 나뉜다.
스퍼터링 방법은 진공 증착과는 달리 물질적인 증착 방법인데, 도전층 물질을 가열할 필요가 없다. 스퍼터링은 도전층 물질에 양성으로 충전된 아르곤(Ar) 원자를 충돌시켜 기판 상부에 도전층을 형성하는 방법이다.
화학기상증착 방법은 도전층 물질을 기체상태의 화합물로 분해한 후, 화학 적 반응에 의해 기판의 상부에 도전층을 형성하는 방법이다. 화학기상증착 방법은 도전충 물질의 원자를 포함한 화학물질을 반응실에 주입한 후, 다른 가스와 화학적 반응을 일으켜 기판의 상부에 도전층을 형성하는 방법이다. 이때, 화학반응에서 원하지 않는 부산물은 배출된다.
그러나, 도전층은 전류량을 많이 흘려주기 위해서 후막으로 적층해야 한다. 따라서, 도전층을 후막으로 적층하기 위해서 상술한 진공 증착, 스퍼터링 또는 화학기상증착에 의한 방법으로 형성할 경우 도전층이 형성되는 시간이 오래 걸리는 문제점이 있었다. 따라서, 근래에는 도전층은 전기 도금(electroplating)에 의한 방법으로 형성한다.
이하, 전기 도금방법에 의해 도전층을 형성하는 방법을 상세하게 설명한다.
도 1a 내지 도 1d는 종래의 도전층 형성방법에 대한 제조 공정도이다.
도 1a를 참조하면, 절연기판(10)의 상부에 보조 도전층(20)을 형성한다. 절연기판(10)은 실리콘(Si) 또는 산화알루미늄(Al2O3)등의 절연성 물질로 형성된다. 보조 도전층(20)은 절연기판(10)과 접착이 용이한 물질, 예를 들어 티타늄(Ti) 또는 크롬(Cr)로 제 1층(20a)을 형성하고, 제 1층(20a)의 상부에 전기 도전성이 우수한 물질, 예를 들어 구리(Cu)로 제 2층(20b)을 형성한다.
다음, 보조 도전층(20)의 상부에 포토레지스트층(30)을 형성한 후, 소정의 형상을 갖도록 마스크(도시되지 않음)를 사용하여 선택적으로 제거한다. 따라서, 포토레지스트층(30)의 일부는 제거되어 보조 도전층(20)의 일부가 노출되는 개구(50)가 형성된다.
도 1b를 참조하면, 개구(50)의 내부에 전기 도금방법에 의한 방법으로 도전층(40)을 형성한다. 보다 상세하게 설명하면, 보조 도전층(20)의 제 2층(20b)에 전류를 제공한다. 이어서, 도전층 물질, 예를 들어 구리(Cu) 또는 금(Au)을 개구(50)와 포토레지스트층(30)의 상부에 도포한다. 이때, 도전층 물질은 선택적으로 형성되는데 개구(50)의 내부에 적층되지만, 포토레지스트층(30)의 상부에는 적층되지 않는다. 왜냐하면, 개구(50)의 내부에는 전류가 제공된 보조 도전층(20)이 노출되어 도전층(40)이 형성되지만, 포토레지스트층(30)은 절연성 물질이므로 전류가 흐르지 않기 때문에 도전층(40)이 형성되지 않는다. 따라서, 포토레지스트층(30)은 마스크의 기능을 수행한다.
도 1c를 참조하면, 보조 도전층(20)의 상부에 형성된 포토레지스트층(30)을 제거하여 보조 도전층(20)을 노출시킨다. 따라서, 보조 도전층(20)의 상부에는 도전층(40)만 형성된다.
도 1d를 참조하면, 절연기판(10)의 전표면에는 보조 도전층(20)이 형성되기 때문에 모든 도전층(40)은 보조 도전층(20)에 의해 전기적으로 연결된다. 따라서, 각 도전층(40)을 전기적으로 분리하기 위하여 도전층(40)의 하부에 형성된 보조 도전층(20)을 제외하고 나머지 보조 도전층(20)을 습식 식각에 의한 방법으로 제거하여 절연기판(10)을 외부로 노출시킨다. 따라서, 각 도전층(40)은 전기적으로 분리되어 각각 독립된 전기신호가 제공된다. 이때, 도전층(40)과 보조 도전층(20)은 동일한 금속으로 형성되기 때문에 보조 도전층(20)을 제거하는 공정에서 기형성된 도전층(40)이 보조 도전층(20)의 높이만큼 손상된다.
그런데, 상술한 바와 같이 종래의 도전층 형성방법은 각 도전층을 전기적으로 분리하기 위하여 보조 도전층을 선택적으로 제거하는 공정에서 도전층과 보조 도전층이 동일한 금속으로 손상되기 때문에 도전층이 보조 도전층의 높이만큼 손상되는 문제점이 있었다.
본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 보조 도전층을 이온 주입에 의한 방법으로 형성하여 도전층을 전기적으로 분리하기 위하여 보조 도전층을 제거하는 공정에서 도전층이 손상되는 것을 방지할 수 있는 도전층 형성방법을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 달성하기 위하여 본 발명은, 절연기판의 상부에 포토레지스트층을 적층하는 단계와; 포토레지스트층이 소정의 형상을 갖도록 패터닝하여 절연기판의 일부가 노출되는 개구를 형성하는 단계와; 개구에 의해 노출된 절연기판과 포토레지스트층의 내부에 도전성 이온을 주입하여 이온 주입층을 형성하는 단계와; 포토레지스트층의 내부에 형성된 이온 주입층을 제거하여 포토레지스트층을 노출시키는 단계와; 개구에 의해 노출된 절연기판의 내부에 형성된 이온 주입층에 전류를 제공하는 단계와; 개구의 내부에 도전층을 형성하는 단계와; 절연기판의 상부에 형성된 포토레지스트층을 제거하여 절연기판을 노출시키는 단계를 포함한다.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.
도 1a 내지 도 1d는 종래의 도전층 형성방법에 대한 제조 공정도,
도 2a 내지 도 2d는 본 발명에 따른 도전층 형성방법에 대한 제조 공정도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 절연기판 120 : 포토레지스트층
130 : 이온 주입층 140 : 도전층
150 : 개구
도 2a 내지 도 2d는 본 발명에 따른 도전층 형성방법에 대한 제조 공정도이다.
도 2a를 참조하면, 절연기판(110)의 상부에 포토레지스트층(120)을 형성한다. 절연기판(110)은 실리콘(Si) 또는 산화알루미늄(Al2O3)등의 절연성 물질로 형성된다. 다음, 포토레지스트층(120)이 소정의 형상을 갖도록 마스크(도시되지 않음)를 사용하여 선택적으로 제거한다. 따라서, 포토레지스트층(120)의 일부는 제거되어 절연기판(110)의 일부가 노출되는 개구(150)가 형성된다.
도 2b를 참조하면, 개구(150)의 내부와 포토레지스트층(120)의 상부에 나트륨 이온(Na+), 리튬 이온(Li+) 또는 구리 이온(Cu2+)을 주입하여 이온 주입층(130)을 형성한다. 따라서, 이온 주입층(130)은 개구(150)에 의해 노출된 절연기판(110)과 포토레지스트층(120)의 내부에 형성된다.
이어서, 포토레지스트층(120)의 상부에 형성된 이온 주입층(130)을 제거하여 포토레지스층(150)을 노출시킨다. 이때, 개구(150)에 의해 노출된 절연기판(110)의 내부에 형성된 이온 주입층(130)은 제거되지 않고 도 1에 도시된 보조 도전층(20)의 기능을 수행한다.
도 2c를 참조하면, 도 1에 도시된 보조 도전층(20)의 기능을 수행하는 이온 주입층(130)에 전류를 제공하고 전기 도금에 의한 방법으로 도전층(140)을 형성한다. 보다 상세하게 설명하면, 개구(150)에 의해 노출된 절연기판(110)의 내부에 형성된 이온 주입층(130)에 전류를 제공한다. 이어서, 도전층 물질, 예를 들어 구리(Cu) 또는 금(Au)을 개구(150)와 포토레지스트층(120)의 상부에 도포한다. 이때, 도전층 물질은 선택적으로 형성되는데 개구(150)의 내부에 적층되지만, 포토레지스트층(120)의 상부에는 적층되지 않는다. 왜냐하면, 개구(150)의 내부에는 전류가 제공된 이온 주입층(130)이 노출되어 도전층(140)이 형성되지만, 포토레지스트층(120)은 절연성 물질이므로 전류가 흐르지 않기 때문에 도전층(140)이 형성되지 않는다. 따라서, 포토레지스트층(120)은 마스크의 기능을 수행한다.
도 2d를 참조하면, 절연기판(110)의 상부에 형성된 포토레지스트층(120)을 제거하여 절연기판(110)을 노출시킨다. 따라서, 절연기판(110)의 상부에는 도전층(140)만 형성된다.
상술한 바와 같이, 본 발명에 따른 도전층 형성방법은 전기 도금에 의한 방법으로 도전층을 형성할 때 이온 주입에 의한 방법으로 개구에 의해 노출된 절연기판의 내부에 보조 도전층을 형성하므로 별도의 보조 도전층을 제거하는 공정이 필요없으므로 도전층이 손상되는 것을 방지할 수 있는 효과가 있다.
상술한 바와 같이, 본 발명을 도면을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (2)

  1. 절연기판(110)의 상부에 포토레지스트층(120)을 적층하는 단계와;
    상기 포토레지스트층(120)이 소정의 형상을 갖도록 패터닝하여 상기 절연기판(110)의 일부가 노출되는 개구(150)를 형성하는 단계와;
    상기 개구(150)에 의해 노출된 상기 절연기판(110)과 상기 포토레지스트층(120)의 내부에 도전성 이온을 주입하여 이온 주입층(130)을 형성하는 단계와;
    상기 포토레지스트층(120)의 내부에 형성된 이온 주입층(130)을 제거하여 상기 포토레지스트층(120)을 노출시키는 단계와;
    상기 개구(150)에 의해 노출된 상기 절연기판(110)의 내부에 형성된 상기 이온 주입층(130)에 전류를 제공하는 단계와;
    상기 개구(150)의 내부에 도전층(140)을 형성하는 단계와;
    상기 절연기판(110)의 상부에 형성된 상기 포토레지스트층(120)을 제거하여 상기 절연기판(110)을 노출시키는 단계를 포함하는 도전층 형성방법.
  2. 제 1 항에 있어서, 상기 절연기판(110)이 실리콘 또는 산화알루미늄중에 하나로 형성되고, 상기 도전성 이온이 나트륨 이온(Na+), 리튬 이온(Li+) 또는 구리 이온(Cu2+)중에 하나이며, 상기 도전층(140)이 전기 도금에 의한 방법으로 형성되는 것을 특징으로 하는 도전층 형성방법.
KR1019980019720A 1998-05-29 1998-05-29 도전층 형성방법 KR19990086636A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019720A KR19990086636A (ko) 1998-05-29 1998-05-29 도전층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019720A KR19990086636A (ko) 1998-05-29 1998-05-29 도전층 형성방법

Publications (1)

Publication Number Publication Date
KR19990086636A true KR19990086636A (ko) 1999-12-15

Family

ID=65899737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019720A KR19990086636A (ko) 1998-05-29 1998-05-29 도전층 형성방법

Country Status (1)

Country Link
KR (1) KR19990086636A (ko)

Similar Documents

Publication Publication Date Title
US6264709B1 (en) Method for making electrical and electronic devices with vertically integrated and interconnected thin-film type battery
CN102931154B (zh) 半导体装置
JP2005203785A (ja) 接触構造部の製造方法
JPH05501631A (ja) 封止層内に電極を有する冷陰極電界放出デバイス
EP0076105A2 (en) Method of producing a bipolar transistor
DE10261466A1 (de) Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserten Haft- und Widerstandseigenschaften
KR20050106467A (ko) 하우징없이 부품들상에 직접적으로 형성된 자기 지지 접촉구조들
EP0296658B1 (en) Semiconductor device comprising a capacitor and a buried passivation layer
US5985750A (en) Manufacturing method of semiconductor device
JP2000216240A (ja) 接点/バイアの接着層を製造するための方法
KR19990086636A (ko) 도전층 형성방법
US4698125A (en) Method of producing a layered structure
US20220359415A1 (en) Superconducting through substrate vias
KR100187686B1 (ko) 반도체 소자의 금속층 형성 방법
CN110223970B (zh) 一种孔槽式的电容结构及制作方法
KR100591236B1 (ko) 상호 접속 도전 경로에 대한 선택적 성능 향상
CN112018071A (zh) 一种多功能tsv结构及其制备方法
EP0037040B1 (en) Method of manufacturing a semiconductor device
KR910010223B1 (ko) 반도체소자의 다층금속배선 공정방법
JPH053215A (ja) 半導体装置の製造方法
KR980011877A (ko) 반도체장치의 층간 접속방법
KR0156122B1 (ko) 반도체장치의 제조방법
US6586325B2 (en) Process for making an electronic device having a multilevel structure
KR100444610B1 (ko) 반도체 소자의 금속 배선 형성 방법
EP0168535B1 (en) A method of producing a layered structure

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination