KR19990086481A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR19990086481A KR19990086481A KR1019980019474A KR19980019474A KR19990086481A KR 19990086481 A KR19990086481 A KR 19990086481A KR 1019980019474 A KR1019980019474 A KR 1019980019474A KR 19980019474 A KR19980019474 A KR 19980019474A KR 19990086481 A KR19990086481 A KR 19990086481A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- forming
- pattern
- layer
- bump
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 패드부를 개방한 다음 범프를 형성하기 위한 도금공정을 실시한 다음 상부의 요철 부위를 그라인딩하므로서 범프의 상부 표면의 단차를 제거하여 범프의 높이 제어와 표면 거칠기 문제 그리고 제품의 수율 및 소자특성을 개선하도록 한 반도체장치의 범프 제조방법에 관한 것이다. 이를 위하여 본 발명은 반도체기판 위에 제 1 금속층패턴을 형성하는 단계와, 제 1 금속층패턴을 포함하는 반도체기판 표면에 패시베이션층을 형성하는 단계와, 패시베이션층의 소정부위를 제거하여 제 1 금속층패턴의 일부 표면을 노출시키는 단계와, 노출된 제 1 금속층패턴의 표면과 패시베이션층의 전면에 제 2 금속층을 형성하는 단계와, 제 1 금속층패턴 상부에 위치한 제 2 금속층의 표면을 노출시키는 마스크층을 형성하는 단계와, 마스크층으로 보호되지 아니하는 제 2 금속층 표면에 제 3 금속층을 형성하는 단계와, 마스크층과 제 3 금속층의 표면을 평탄화하는 단계와, 마스크층과 제 2 금속층의 소정부위를 제거하여 범프를 완성하는 단계로 이루어진다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서 특히, 패드부를 개방한 다음 범프를 형성하기 위한 도금공정을 실시한 다음 상부의 요철 부위를 그라인딩하므로서 범프의 상부 표면의 단차를 제거하여 범프의 높이 제어와 표면 거칠기 문제 그리고 제품의 수율 및 소자특성을 개선하도록 한 반도체장치의 범프 제조방법에 관한 것이다.
종래의 금으로 만들어진 범프의 역할은 패키지 방식의 일종인 티씨피(tape carrier package)를 진행하기 위하여 웨이퍼의 패드부에 금을 소정의 두께로 두껍게 형성하는 것으로서 일반적인 패키지 방식인 와이어본딩(wire bonding)을 이용하지 아니하고 패키지공정을 진행한다. 이때 금 범프의 역할은 와이어본딩의 역할과 동일하지만 이를 위하여 패키지공정 진행시 아이엘비(inner lead bonding)을 실시한다. 아이엘비 기술이란 필름 캐리어(film carrier)의 리드와 소자의 전극을 범프를 매개체로 하여 연결하는 기술이고, 티씨피 기술이란 테이프상에 설계된 다양한 모양의 리드들을 칩위에 동시에 접착시키므로서 칩과 패키지 리드를 직접 연결시키는 기술이다.
금 범프공정은 패드형성방법중의 하나이므로 반도체소자의 전 제조공정에 관한 설명은 생략하고 패드형성방법에 관하여 설명하기로 한다.
도 1a 내지 도 1d는 종래의 기술에 의한 반도체장치의 제조공정중 금범프를 플레이팅(plating)하는 방법을 도시한 공정단면도이다.
도 1a를 참조하면, 알루미늄으로 제 1 금속층(2)을 기판(1)의 표면에 스퍼터링방법으로 증착하여 형성한 후 다시 사진식각공정을 실시하여 잔류한 제 1 금속층으로 이루어진 제 1 금속층패턴(2)으로 패드를 형성한다.
제 1 금속층패턴(2)의 표면을 포함하는 기판(1)의 전표면에 패시베이션층(3)으로 아이엘디(interlayer dielectric)층을 증착하여 형성한 다음 다시 패드의 소정부위를 개방시키기 위한 사진식각공정을 실시하여 패시베이션층(3)의 소정부위를 제거하여 제 1 금속층패턴(2)의 표면 일부를 노출시킨다. 이때 사용한 패드 개방용 마스크의 크기는 제 1 금속층패턴(2)형성용 마스크보다 작은 것을 사용한다.
그리고, 기판(1)의 전면에 제 2 금속층(도시안함)을 TiW로 스퍼터링방법으로 증착하여 형성한 다음 그 위에 씨드용 금(seed Au)을 역시 스퍼터링으로 제 3 금속층(4)을 형성한다.
도 1b를 참조하면, 제 3 금속층(4) 위에 포토레지스트를 도포한 후 패드형성용 마스크보다 노광 부위가 큰 마스크를 이용한 사진공정을 실시하여 노출된 패드부위를 포함하는 상부에 위치한 제 3 금속층(4) 표면을 개방하는 포토레지스트패턴(5)을 정의한다.
도 1c에 있어서, 금 도금(gold plating)을 실시하여 포토레지스트패턴(5)으로 보호되지 아니하는 제 3 금속층(4) 위에 제 4 금속층(6)을 두껍게 형성한다. 이때 형성된 제 4 금속층(6) 패턴은 범프의 일부가 되며 그 중앙 부위는 그 하부에 위치한 패드 개방부위의 토포그래피 때문에 움푹 꺼져서 표면단차가 발생한다.
그 다음 포토레지스트패턴(5)을 제거한 다음, 도시되지는 아니하였으나 제 4 금속층(6) 패턴을 식각마스크롤 이용한 식각을 실시하여 제 3 금속층(4)과 제 2 금속층(3)의 소정 부위를 제거하여 잔류한 제 2(도시안함), 제 3(4), 제 4 금속층(6)으로 이루어진 패턴을 형성하여 범프(4, 6)를 형성한다.
이후 도면에 표시되지는 아니하였으나 이후 공정에서 금범프(6)는 리드와 연결된다.
그러나, 상술한 종래 기술에 따라 금범프를 형성하는 경우 패드부위의 토포그래피 차이로 인하여 금범프의 중앙부위가 그 모서리 부위와 비교하여 함몰되어 형성되고 그 표면이 거칠어져서 웨이퍼의 검사 및 티씨피의 아이엘비공정시 접촉불량 및 접촉저항의 증가로 소자가 불량품이 되는 문제가 있으며, 도금작업의 높이 제어를 위한 작업시 일정 높이를 얻기가 어려우며, 또한 리드와 접촉할 수 있는 부위가 토포그래피가 양호한 경우와 비교하여 작으므로 소자의 재현성의 불안정을 유발하여 신뢰성을 약화시키는 문제점이 있다.
따라서, 본 발명의 목적은 금을 이용한 범프(gold bump)공정을 채택하는 반도체장치의 제조공정중 소자의 검사 및 패키지공정 진행시 표면단차에 의한 문제점을 개선하기 위하여 표면이 평탄화된 범프를 형성하므로서 범프 상부 표면의 단차를 개선시키는 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명은 반도체기판 위에 제 1 금속층패턴을 형성하는 단계와, 제 1 금속층패턴을 포함하는 반도체기판 표면에 패시베이션층을 형성하는 단계와, 패시베이션층의 소정부위를 제거하여 제 1 금속층패턴의 일부 표면을 노출시키는 단계와, 노출된 제 1 금속층패턴의 표면과 패시베이션층의 전면에 제 2 금속층을 형성하는 단계와, 제 1 금속층패턴 상부에 위치한 제 2 금속층의 표면을 노출시키는 마스크층을 형성하는 단계와, 마스크층으로 보호되지 아니하는 제 2 금속층 표면에 제 3 금속층을 형성하는 단계와, 마스크층과 제 3 금속층의 표면을 평탄화하는 단계와, 마스크층과 제 2 금속층의 소정부위를 제거하여 범프를 완성하는 단계로 이루어진다.
도 1a 내지 도 1d 는 종래 기술에 따른 반도체장치의 제조방법을 도시하는 공정단면도
도 2a 내지 도 2e 는 본 발명의 실시예에 따른 반도체장치의 제조방법을 도시하는 공정단면도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2e 는 본 발명의 실시예에 따른 반도체장치의 제조방법을 도시하는 공정단면도이다.
도 2a에 있어서, 알루미늄으로 제 1 금속층(22)을 기판(21)의 표면에 스퍼터링방법으로 증착하여 형성한 후 다시 사진식각공정을 실시하여 잔류한 제 1 금속층으로 이루어진 제 1 금속층패턴(22)으로 패드를 형성한다.
제 1 금속층패턴(22)의 표면을 포함하는 기판(21)의 전표면에 패시베이션층(23)으로 아이엘디(interlayer dielectric)층을 증착하여 형성한 다음 다시 패드(22)의 소정부위를 개방시키기 위한 사진식각공정을 실시하여 패시베이션층(23)의 소정부위를 제거하여 제 1 금속층패턴(22)의 표면 일부를 노출시킨다. 이때 사용한 패드 개방용 마스크의 크기는 제 1 금속층패턴(22)형성용 마스크보다 작은 것을 사용한다.
그리고, 기판(21)의 전면에 제 2 금속층(도시안함)을 TiW로 스퍼터링방법으로 증착하여 형성한 다음 그 위에 씨드용 금(seed Au)을 역시 스퍼터링으로 제 3 금속층(24)을 형성한다.
도 2b를 참조하면, 제 3 금속층(24) 위에 포토레지스트를 도포한 후 패드형성용 마스크보다 노광 부위가 큰 마스크를 이용한 사진공정을 실시하여 노출된 패드부위를 포함하는 상부에 위치한 제 3 금속층(24) 표면을 개방하는 포토레지스트패턴(25)을 정의한다. 이때 형성된 포토레지스트패턴(25)의 형성 두께는 원래 도금될 두께보다 높게 한다.
도 2c를 참조하면, 금 도금(gold plating)을 실시하여 포토레지스트패턴(25)으로 보호되지 아니하는 제 3 금속층(24) 위에 제 4 금속층(26)을 금으로 요구되는 두께보다 두껍게 형성한다. 이때 형성된 제 4 금속층(26) 패턴은 범프의 일부가 되며 그 중앙 부위는 그 하부에 위치한 패드 개방부위의 토포그래피 때문에 표면단차가 발생한다.
그 다음 A-A 선을 따라 제 4 금속층(26) 및 포토레지스트패턴(25)에 그라인딩을 실시한다.
도 2d를 참조하면, 그라인딩(grinding) 작업을 제 4 금속층(26)패턴의 표면이 평탄화 될 때까지 실시한다. 이때 단차가 개선되며 동시에 범프 상부의 거칠기가 개선되어 이후 티씨피 공정 등에서의 접착성이 향상된다.
도 2e를 참조하면, 그 다음 포토레지스트패턴을 제거한 다음, 도시되지는 아니하였으나 제 4 금속층(26) 패턴을 식각마스크롤 이용한 식각을 실시하여 제 3 금속층(24)과 제 2 금속층(도시안함)의 소정 부위를 제거하여 잔류한 제 2(도시안함), 제 3(24), 제 4 금속층(26)으로 이루어진 패턴을 형성하여 범프를 형성한다.
이후 도면에 표시되지는 아니하였으나 이후 공정에서 금범프(26)는 리드와 연결된다.
따라서, 본 발명은 패드부와 리드를 전기적으로 연결시키는 방법에 있어서 금범프를 사용하며 그러한 금범프를 형성하는데 있어서, 범프의 형성높이 제어를 용이하게 하고 그 상부 표면이 평탄화되도록 형성하므로서 프로브검사(probe test) 및 티씨피의 아이엘비공정시 콘택홀의 전극 내지는 비어홀의 도전체와의 접촉불량발생을 방지 할 수 있으며 그러한 접촉불량을 예방하므로서 소자의 재현성 및 신뢰성을 향상시키는 장점이 있다.
Claims (5)
- 반도체기판 위에 제 1 금속층패턴을 형성하는 단계와,상기 제 1 금속층패턴을 포함하는 상기 반도체기판 표면에 패시베이션층을 형성하는 단계와,상기 패시베이션층의 소정부위를 제거하여 상기 제 1 금속층패턴의 일부 표면을 노출시키는 단계와,상기 노출된 제 1 금속층패턴의 표면과 상기 패시베이션층의 전면에 제 2 금속층을 형성하는 단계와,상기 제 1 금속층패턴 상부에 위치한 상기 제 2 금속층의 표면을 노출시키는 마스크층을 형성하는 단계와,상기 마스크층으로 보호되지 아니하는 상기 제 2 금속층 표면에 제 3 금속층을 형성하는 단계와,상기 마스크층과 상기 제 3 금속층의 표면을 평탄화하는 단계와,상기 마스크층과 상기 제 2 금속층의 소정부위를 제거하여 범프를 완성하는 단계로 이루어진 반도체장치의 제조방법.
- 청구항 1에 있어서, 상기 마스크층은 포토레지스트패턴으로 설계 두께보다 높게 형성하는 것이 특징인 반도체장치의 제조방법.
- 청구항 1에 있어서, 상기 제 2 금속층은 버퍼용 금속과 씨드용 금속으로 이루어진 이중금속층으로 형성하는 것이 특징인 반도체장치의 제조방법.
- 청구항 1에 있어서, 상기 제 3 금속층은 설계 두께 보다 높게 형성하는 것이 특징인 반도체장치의 제조방법.
- 청구항 1에 있어서, 상기 평탄화 단계는 그라인딩 방법으로 실시하는 것이 특징인 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019474A KR19990086481A (ko) | 1998-05-28 | 1998-05-28 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019474A KR19990086481A (ko) | 1998-05-28 | 1998-05-28 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990086481A true KR19990086481A (ko) | 1999-12-15 |
Family
ID=65900117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980019474A KR19990086481A (ko) | 1998-05-28 | 1998-05-28 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990086481A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450242B1 (ko) * | 2002-04-09 | 2004-09-24 | 아남반도체 주식회사 | 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법 |
-
1998
- 1998-05-28 KR KR1019980019474A patent/KR19990086481A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450242B1 (ko) * | 2002-04-09 | 2004-09-24 | 아남반도체 주식회사 | 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285867B2 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| US20210193636A1 (en) | Semiconductor package and method of fabricating the same | |
| KR100455404B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20070224798A1 (en) | Semiconductor device and medium of fabricating the same | |
| US6258705B1 (en) | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip | |
| US6861749B2 (en) | Semiconductor device with bump electrodes | |
| US11862596B2 (en) | Semiconductor package | |
| US8309373B2 (en) | Method of manufacturing semiconductor device | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| US11705341B2 (en) | Method of fabricating a semiconductor package having redistribution patterns including seed patterns and seed layers | |
| KR19990086481A (ko) | 반도체장치의 제조방법 | |
| KR100278990B1 (ko) | 반도체장치의제조방법 | |
| JP2001118994A (ja) | 半導体装置 | |
| US20190214357A1 (en) | Semiconductor device having a bump structure and method for manufacturing the same | |
| KR100245249B1 (ko) | 반도체장치의 제조방법 | |
| KR100275949B1 (ko) | 반도체장치의제조방법 | |
| KR100277851B1 (ko) | 반도체 소자의 패드 및 그의 형성방법 | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| JP4099667B2 (ja) | 半導体装置の製造方法 | |
| KR100247700B1 (ko) | 반도체장치의 제조방법 | |
| KR20020030150A (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| KR20050036464A (ko) | 웨이퍼 상에 범프를 형성하는 방법 및, 그에 의한 범프를구비한 반도체 팩키지 | |
| KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 | |
| KR20040057516A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| KR101092989B1 (ko) | 금속막 구조물 및 이의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |