KR19990086255A - Manufacturing method of chip type solid electrolytic capacitor - Google Patents

Manufacturing method of chip type solid electrolytic capacitor Download PDF

Info

Publication number
KR19990086255A
KR19990086255A KR1019980019157A KR19980019157A KR19990086255A KR 19990086255 A KR19990086255 A KR 19990086255A KR 1019980019157 A KR1019980019157 A KR 1019980019157A KR 19980019157 A KR19980019157 A KR 19980019157A KR 19990086255 A KR19990086255 A KR 19990086255A
Authority
KR
South Korea
Prior art keywords
layer
oxide film
foil
conductive
anode
Prior art date
Application number
KR1019980019157A
Other languages
Korean (ko)
Other versions
KR100341148B1 (en
Inventor
김경호
최수진
유남산
이상빈
이종록
Original Assignee
변동준
삼영전자공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 변동준, 삼영전자공업 주식회사 filed Critical 변동준
Priority to KR1019980019157A priority Critical patent/KR100341148B1/en
Publication of KR19990086255A publication Critical patent/KR19990086255A/en
Application granted granted Critical
Publication of KR100341148B1 publication Critical patent/KR100341148B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture

Abstract

본 발명은 칩형 고체 전해콘덴서의 제조방법에 관한 것으로, 그 제조공정은 산화 피막을 형성할 수 있는 금속박 상부에 유전체 산화피막층(5)을 형성하고, 상기 유전체 산화피막층 위에 전해중합시 산화 피막층 보호를 위해 전기 절연성과 경도를 가지는 화성박 보호용 절연체(3), 가용성 전도성 고분자를 용매에 녹여 음극으로 사용되는 유전체 산화 피막층과 화성박 보호용 절연층 하부까지 중첩되도록 용액 합침법으로 형성된 가용성 전도성 고분자층(6, 제1전도층), 상기 유전체 산화 피막과 화성박 보호용 절연층 상부에 중첩된 가용성 전도성 고분자층에 중합용 전극(4)을 접촉시켜 전해중합에 의해 고전도성의 고체 전해질층(7, 제2전도층), 상기 고체 전해질층에 다층 구조의 도전성 음극층(8, 9)을 형성시켜 리드 프레임과 접속시키며, 용량 확대를 위해 금속박의 양극은 음극면의 한쪽에서 일정 길이로 인출하며 양극박의 폭 간격만큼 좌측 또는 우측으로 설계되어 재단되어진 것을 수매 적층하는 것을 특징으로 한다.The present invention relates to a method of manufacturing a chip-type solid electrolytic capacitor, the manufacturing process of forming a dielectric oxide film layer (5) on the metal foil capable of forming an oxide film, and to protect the oxide film layer during electrolytic polymerization on the dielectric oxide film layer Hazardous electrically conductive polymer (3) having an electrically insulating property and hardness, and a soluble conductive polymer layer formed by solution bonding so that the soluble conductive polymer is dissolved in a solvent and overlaps the dielectric oxide layer used as a cathode and the lower portion of the HF protective insulating layer (6 , The first conductive layer), the highly conductive solid electrolyte layer 7 and the second electrode by electrolytic polymerization by contacting the polymerizing electrode 4 with the soluble conductive polymer layer superimposed on the dielectric oxide film and the upper portion of the chemical protection foil. Conductive layer) and the conductive cathode layers 8 and 9 of the multi-layer structure are formed on the solid electrolyte layer to be connected to the lead frame and to increase the capacity. The anode of the metal foil is characterized by withdrawing a predetermined length, and stacking the purchase been designed and cut to the right or left by the width spacing of the anode foil on one side of the cathode surface.

Description

칩형 고체 전해콘덴서의 제조방법Manufacturing method of chip type solid electrolytic capacitor

본 발명은 칩(Chip)형 고체 전해 콘덴서의 제조방법에 관한 것으로, 고전도성의 고분자박막을 전해질로 사용하여 저ESR과 저임피던스 특성을 가지면서 표면실장이 가능한 칩 형상의 고체 전해 콘덴서의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a chip-type solid electrolytic capacitor. The present invention relates to a method of manufacturing a chip-shaped solid electrolytic capacitor having a low ESR and low impedance characteristics and surface mount using a highly conductive polymer thin film as an electrolyte. It is about.

일반적인 고체전해 콘덴서의 구조는 전해 에칭된 금속박 상에 유전체 산화피막을 형성시키고, 그 상부에 도전성 고체 전해질층을 도포하여 형성되는 권취된 알루미늄박을 단자가 내재되어 있는 원형의 알루미늄 케이스에 감아 넣은 후 알루미늄 케이스 외부를 외형수지로 감싼 구조로 되어 있다. 이때 상기 도전성 고체 전해질의 종류 및 형성 방법에 따라 제조되는 고체 전해 콘덴서의 전기적 특성도 달라지게 된다.In general, the structure of a solid electrolytic capacitor is formed by forming a dielectric oxide film on an electrolytically etched metal foil, winding a wound aluminum foil formed by applying a conductive solid electrolyte layer on top of it, and then wrapping it in a circular aluminum case having an internal terminal. The exterior of the aluminum case is wrapped with resin. At this time, the electrical characteristics of the solid electrolytic capacitor manufactured according to the type and the formation method of the conductive solid electrolyte is also changed.

상술한 알루미늄 고체 전해 콘덴서에 사용되는 고체전해질은 크게 무기 고체 전해질과 유기 고체 전해질로 나눌 수 있으며, 상기 유기 고체 전해질은 다시 유기 반도체형과 고분자 전해질형으로 세분된다. 상기 무기 고체 전해질로 대표적인 것은 이산화망간과 이산화납이 있다. 여기서 고체 전해콘덴서의 경우는 탄탈 소결체 내부에 질산망간 수용액을 함침 시킨 후, 열분해에 의해 생성되는 이산화망간을 고체 전해질 층으로 이용한 탄탈 전해 콘덴서가 개발되어 실용화 되었다.The solid electrolyte used in the aluminum solid electrolytic capacitor described above can be broadly divided into an inorganic solid electrolyte and an organic solid electrolyte, and the organic solid electrolyte is subdivided into an organic semiconductor type and a polymer electrolyte type. Typical inorganic solid electrolytes include manganese dioxide and lead dioxide. In the case of a solid electrolytic capacitor, a tantalum electrolytic capacitor was developed by impregnating an aqueous solution of manganese nitrate into a tantalum sintered body and using manganese dioxide produced by pyrolysis as a solid electrolyte layer.

또한, 상기 유기 반도체로는 테트라시아노퀴논디메탄(이하, TCNQ) 착염이 있다. 이 TCNQ 착염을 이용한 고체 전해 콘덴서는 이미 개발되어 상품화되었으나 TCNQ 역시 전도도가 그다지 높지 못하여 고주파 특성이 좋지 못하고 열용융함침법에 의해 형성되므로 제조상의 문제점 및 TCNQ의 열적 안정성이 좋지 못한 결점을 가지고 있다.In addition, the organic semiconductor is tetracyanoquinone dimethane (TCNQ) complex salt. The solid electrolytic capacitor using TCNQ complex salt has already been developed and commercialized, but TCNQ also has a high conductivity and a poor high frequency characteristic and is formed by thermal melting impregnation, so that it has manufacturing problems and poor thermal stability of TCNQ.

또한, 다른 유기 고체전해질로서는 폴리아닐린, 폴리피롤 등의 도전성 고분자 물질을 대표적으로 들 수 있다. 전해산화중합에 의해 생성되는 폴리피롤은 전도도가 102S/㎝이상으로 매우 높고 열적 안정성이 우수한 도전성 고분자로 알려져 있어 이 도전성 고분자를 고체 전해질로 이용한 고체 전해 콘덴서의 경우 필름 콘덴서에 근접하는 고주파 특성을 나타내며 열적 안정성도 우수하여 제품의 칩화가 가능하다는 장점을 가지고 있다.In addition, examples of other organic solid electrolytes include conductive polymer materials such as polyaniline and polypyrrole. Polypyrrole produced by electrolytic oxidation polymerization is known as a conductive polymer having a very high conductivity and excellent thermal stability of 10 2 S / cm or more. It also has excellent thermal stability, which makes it possible to chip the product.

따라서, 종래의 고체 전해 콘덴서의 문제점을 극복하고 칩화가 가능한 유기 고체 전해질을 사용하여 칩형 고체 전해콘덴서를 제조하여 상용화 하였다.Therefore, a chip-type solid electrolytic capacitor was manufactured and commercialized using an organic solid electrolyte capable of chipping, overcoming the problems of the conventional solid electrolytic capacitor.

종래의 칩형 고체 전해 콘덴서는 유전체 산화 피막 형성이 가능한 금속박을 표면의 조도화를 높이기 위하여 전해에칭을 통하여 표면적을 확대시킨 후 소자 형상을 위해 금형을 이용하여 금속박을 재단하고 일정 크기의 평판형 금속박에는 양극과 음극을 분리하는 절연체 밴드를 형성시켜 음극 부분만 화성을 하여 이 위에 이산화망간, 이산화납, 또는 화학중합에 의해 전도성 고분자층을 형성하는 제1전도층과, 전해 중합에 의한 제 2전도층, 다층의 도전성 음극 재료인 카본과 은페이스트를 순차적으로 도포하는 제조방법에 의해 제조되었다.In the conventional chip type solid electrolytic capacitor, a metal foil capable of forming a dielectric oxide film is enlarged through electrolytic etching to increase the surface roughness, and then the metal foil is cut using a mold to form a device. A first conductive layer forming an insulator band separating the positive electrode and the negative electrode and forming a conductive polymer layer by manganese dioxide, lead dioxide, or chemical polymerization on only the negative electrode portion, and a second conductive layer by electrolytic polymerization, It produced by the manufacturing method which apply | coats carbon and silver paste which are multilayer conductive cathode materials sequentially.

그러나, 상술한 제조방법에 의해 제조된 칩형 고체 전해 콘덴서는 유전체 산화 피막층 형성이 가능한 금속박을 리드 프레임과 전기적 접속을 위한 양극과 전도성 고분자 재료와 도전성 음극 재료가 순차적으로 도포될 수 있는 음극 면적을 구분시키기 위한 절연체 밴드 형성 공정이 표면을 확대시키는 에칭 공정과 유전체층을 형성시키는 화성 공정 사이에 들어가게 되어 작업의 연속성이 떨어진다는 문제점이 있었다.However, the chip-type solid electrolytic capacitor manufactured by the above-described manufacturing method distinguishes a metal foil capable of forming a dielectric oxide film layer from a cathode for electrically connecting a lead frame and a cathode area to which a conductive polymer material and a conductive cathode material can be sequentially applied. The insulator band forming process for the purpose is to enter between the etching process for enlarging the surface and the chemical conversion process for forming the dielectric layer, resulting in poor work continuity.

또한, 제1전도층 형성시 열분해를 하거나 유전체 산화 피막층이 형성된 금속박을 모노머에 함침시킨 후 산화시키는 공정을 수회 반복해야 하며 전해 중합으로 제2전도층 형성시 중합 전극이 유전체 산화 피막층 위에 형성된 제1전도층에 직접 접속시키므로 소자 제작 후 누설전류 특성이 매우 불량해진다. 결국 상기 서술한 기존의 공정은 전반적인 제품 수율의 저하와 생산성 감소의 원인이 된다는 문제점이 있었다.In addition, during the formation of the first conductive layer, a process of thermally decomposing or immersing the metal foil having the dielectric oxide film layer formed therein into the monomer and oxidizing the same may be repeated several times. The first electrode formed on the dielectric oxide film layer when the second electrode is formed by electrolytic polymerization is formed. Direct connection to the conductive layer results in very poor leakage current characteristics after fabrication. As a result, the existing process described above has a problem that causes a decrease in overall product yield and a decrease in productivity.

또한 용량 확대를 위해 금속박 소자를 적층시켜 병렬로 연결할 때 적층된 양극박의 두께로 인해 용접시 불량이 발생하는 문제점을 가지고 있다.In addition, due to the thickness of the laminated positive electrode foil when the metal foil elements are laminated in order to increase the capacity, there is a problem that a defect occurs during welding.

본 발명은 상술한 문제점을 해결하기 위하여 산화피막을 형성할 수 있는 금속박 상부에 유전체 산화층을 형성하고, 적층 가능한 화성박 형상으로 재단 한 후, 상기 피막층 상부에 전해 중합시 산화피막층을 보호하는 절연체를 형성한 다음, 상기 절연층 하부까지 용액 함침법으로 제1전도층을 형성한다. 다음에 그 상부에 중합용 전극을 접촉시켜 제2전도층을 전해 산화 중합에 의해 형성 후, 상기 제2전도층 위에 다층 구조의 도전성 음극층을 형성시켜 리드 프레임과 접속시킴으로써 제조시간을 단축시키고, 소자 제작후 누설전류 특성 및 제품의 수율을 향상시키는 것을 목적으로 한다.The present invention forms a dielectric oxide layer on top of the metal foil capable of forming an oxide film, and cut in the shape of a stackable chemical foil to solve the above-described problems, and then insulates the insulating film to protect the oxide film layer during electrolytic polymerization on the coating layer. After the formation, the first conductive layer is formed by a solution impregnation method to the lower portion of the insulating layer. Next, the electrode for polymerization is brought into contact with the upper portion thereof to form a second conductive layer by electrolytic oxidation polymerization, and then a conductive cathode layer having a multilayer structure is formed on the second conductive layer and connected to a lead frame to shorten the production time. The purpose is to improve leakage current characteristics and product yield after device fabrication.

도1a 내지 도1d는 본 발명에 따른 적층 소자를 제작할 때 금속박의 재단 형상을 나타낸 도면.Figures 1a to 1d is a view showing the cutting shape of the metal foil when manufacturing the laminated device according to the present invention.

도2a 내지 도2e는 본 발명에 따른 칩형 고체 전해 콘덴서의 제조공정을 순차적으로 나타낸 단면도.2a to 2e are cross-sectional views sequentially showing the manufacturing process of the chip-shaped solid electrolytic capacitor according to the present invention.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

1 : 양극 2 : 음극1 anode 2 cathode

3 : 화성박 보호용 절연체 4 : 중합용 보조 전극3: chemical protection foil insulator 4: polymerization auxiliary electrode

5 : 유전체 산화 피막 6 : 제 1전도층5: dielectric oxide film 6: first conductive layer

7 : 제 2전도층 8 : 카본층7: second conductive layer 8: carbon layer

9 : 은페이스트층 10 : 리드 프레임의 음극9 silver paste layer 10 cathode of lead frame

11 : 리드 프레임의 양극 a : 양극박 폭11: anode of lead frame a: anode foil width

12 : 적층시 제 1층 소자 13 : 적층시 제 2층 소자12: first layer element in lamination 13: second layer element in lamination

14 : 적층시 제 3층 소자 15 : 적층시 제 4층 소자14: third layer element in the lamination 15: fourth layer element in the lamination

이하 도면을 참조로하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도1a 내지 도1d는 본 발명에 따른 칩형 전해 콘덴서의 한 실시예를 나타낸 것으로, 유전체 산화 피막(5)이 형성되어 있는 금속박을 음극재료가 형성된 소자를 병렬로 적층시킬 경우 조립을 원활하게 하기 위하여 양극(1)의 형성 위치가 다른 금속박의 재단 형상을 나타낸 것이다. 먼저 도1a는 음극 재료가 형성된 소자를 적층하지 않을 경우의 금속박을 나타낸 것으로 양극(1)이 일정한 폭(a)으로 음극(2)의 한쪽에 위치하도록 형성되며, 도1b는 한 개의 음극재료가 형성된 소자를 적층하기 위한 금속박의 재단 형상을 나타낸 것으로, 도1a의 양극(1)이 형성된 폭(a) 만큼 안쪽에 일정한 폭(a)를 갖도록 음극(2)에 형성된 것을 나타낸 것이며, 도1c는 두 개의 음극재료가 형성된 소자를 적층하기 위한 금속박의 재단 형상으로, 일정한 폭(a)를 갖도록 도1a의 최초 양극(1) 위치보다 2a 안쪽에 형성되며, 도1d는 세 개의 음극재료가 형성된 소자를 적층하기 위한 금속박의 재단 형상을 나타낸 것으로 양극(1)은 도1a의 양극(1)보다 3a 안쪽에 형성된다. 이때 음극재료가 형성된 적층소자의 폭은 양극(1)의 폭과 동일하도록 제조하며, 적층되는 소자는 전도성 접착제에 의해 부착된다. 또한, 동일폭의 위치가 다른 양극박은 스펏 용접(Spot welding), 초음파 용접, 레이저 용접, 스티치(Stich) 공정들을 이용하여 양극 프레임에 전기적인 접속을 하게 된다.1A to 1D show an embodiment of a chip type electrolytic capacitor according to the present invention, in order to facilitate assembly when a metal foil on which a dielectric oxide film 5 is formed is stacked in parallel with a device in which a cathode material is formed. The formation position of the metal foil in which the anode 1 was formed is shown. First, FIG. 1A shows a metal foil when a device in which a negative electrode material is not stacked is formed so that the positive electrode 1 is positioned at one side of the negative electrode 2 with a predetermined width a. The cutting shape of the metal foil for laminating the formed element is shown, and it is shown that it was formed in the cathode 2 so that the anode 1 of FIG. 1A may have a constant width a inside as much as the width a formed, and FIG. It is a cutting shape of a metal foil for stacking elements formed with two cathode materials, and is formed inside 2a from the position of the first anode 1 of FIG. 1A to have a constant width (a), and FIG. 1D is an element having three cathode materials formed thereon. It shows the cutting shape of the metal foil for laminating the anode 1 is formed in the inside 3a than the anode 1 of Fig. 1a. At this time, the width of the laminated element on which the negative electrode material is formed is manufactured to be the same as the width of the positive electrode 1, and the stacked elements are attached by a conductive adhesive. In addition, anode foils having different positions of the same width are electrically connected to the anode frame by using spot welding, ultrasonic welding, laser welding, and stitch processes.

다음에 도2a 내지 도2e는 본 발명에 따른 칩형 전해 콘덴서의 제조공정을 순차적으로 나타낸 단면도로서, 먼저 도2a는 산화 피막을 형성할 수 있는 금속박 상부에 유전체 산화 피막(5)을 형성하고, 도1a 내지 도1d에서 설명한 바와 같이 적층이 가능한 화성박 형상으로 재단한 것을 나타낸 것이고, 도2b는 상기 유전체 산화 피막(5) 상부에 전해 중합시 산화 피막(5) 보호를 위해 전기 절연성과 경도를 가지는 화성박 보호용 절연체(3)를 극속박 양극(1) 부분이 리드 프레임과 용접하는 부분과 중첩되지 않고, 고체 전해 콘덴서의 소자가 되는 금속박 음극(2)부분의 상부를 최소면적으로 양면에 형성시키며 또한 화성박 보호용 절연체(3)가 형성된 면적의 측면까지 형성시킨 것을 나타낸 것이다. 이때 화성박 보호용 절연체(3)를 형성하는 재료는 에폭시 수지, 플루오르 수지, 아크릴 수지 등을 사용한다. 다음에 도2c는 가용성 전도성 고분자를 용매에 녹인 후 음극으로 사용될 면적의 유전체 산화 피막(5) 전체와 화성박 보호용 절연체(3)의 중간까지 중첩되도록 용액 함침법으로 가용성 전도성 고분자층(6, 이하 제1전도층)을 형성한 후 중합용 전극을 접속시킨 것을 나타낸 것이다. 이때, 제1전도층(6)인 용액 상태의 가용성 전도성 고분자는 음극으로 사용되는 화성박 보호용 절연체(3) 이하에 노출된 유전체 산화 피막(5) 전체(음극부분)와 화성박 보호용 절연체(3) 중간까지 함침시켜 형성한다. 다음에 도2d는 상기 유전체 산화 피막과 화성박 보호용 절연체(3) 상부에 중첩된 가용성 전도성 고분자층 위에 중합용 전극(4)을 접촉시켜 고전도성의 복소환식 고체 전해질층(7, 이하 제 2 전도층)을 전해 산화중합에 의해 형성한 후 중합용 전극(4)을 제거한 것을 나타낸 것이다. 이때 제2전도층(7)은 제1전도층(1)이 형성된 부분에만 형성되면서 유전체 산화 피막(5)에 물리적인 손상을 주지 않게 된다. 이러한 공정에 의해 형성된 제2전도층(7)은 고체 전해 콘덴서의 전해질 역할을 하게 된다. 도2d는 상기 고체 전해질층 위해 다층 구조의 도전성 음극층으로 카본층(8)과 은페이스트층(9)을 형성한 것을 나타낸 것이다. 다음에 상기 양극(1)과 음극(2)에 리드 프레임을 접속시켜 칩형 고체 전해 콘덴서를 제조한다.Next, FIGS. 2A to 2E are cross-sectional views sequentially illustrating a manufacturing process of a chip type electrolytic capacitor according to the present invention. First, FIG. 2A is a dielectric oxide film 5 formed on a metal foil on which an oxide film can be formed. As shown in FIGS. 1A to 1D, the cut sheet is cut into a shape of a chemically feasible foil, and FIG. 2B has electrical insulation and hardness for protecting the oxide film 5 during electrolytic polymerization on the dielectric oxide film 5. The upper portion of the metal foil cathode (2), which is an element of the solid electrolytic capacitor, is formed on both surfaces with the upper portion of the metal foil cathode insulator (3) not overlapping with the portion where the ultra-thin anode (1) is welded with the lead frame. In addition, it shows what was formed to the side surface of the area where the chemical protection foil insulator 3 was formed. At this time, an epoxy resin, a fluororesin, an acrylic resin, or the like is used as a material for forming the chemical protection foil insulator 3. Next, FIG. 2C shows the soluble conductive polymer layer 6 or less by solution impregnation so as to dissolve the soluble conductive polymer in a solvent and overlap the entire dielectric oxide film 5 having the area to be used as the cathode and the middle of the chemical protection foil insulator 3. After forming the 1st conductive layer), the electrode for superposition | polymerization is connected. At this time, the soluble conductive polymer in the solution state, which is the first conductive layer 6, includes the entire dielectric oxide film 5 (cathode portion) and the insulator for protecting the foil (3) exposed to the lower portion of the shield for protecting the foil (3) used as the cathode. ) Formed by impregnation to the middle. Next, FIG. 2D shows a superconducting heterocyclic solid electrolyte layer 7 (hereinafter referred to as second conduction) by contacting the polymerizing electrode 4 over the soluble conductive polymer layer superimposed on the dielectric oxide film and the HF protective insulator 3. Layer) was formed by electrolytic oxidation polymerization, and then the electrode 4 for polymerization was removed. In this case, the second conductive layer 7 is formed only at the portion where the first conductive layer 1 is formed, and thus does not physically damage the dielectric oxide film 5. The second conductive layer 7 formed by this process serves as an electrolyte of the solid electrolytic capacitor. FIG. 2D shows that the carbon layer 8 and the silver paste layer 9 are formed of the conductive cathode layer having the multilayer structure for the solid electrolyte layer. Next, a lead frame is connected to the positive electrode 1 and the negative electrode 2 to produce a chip type solid electrolytic capacitor.

또한, 제품의 용량 확대를 위하여 고체 전해질과 도전성 음극층이 형성된 금속박을 병렬로 연결한다. 이때 음극은 도전성 접착제를 사용한다. 양극은 금속박이 병렬로 적층된 두께로 인한 용접 불량을 줄이기 위하여, 양극박이 동일폭으로 위치가 다른 금속박을 적층시켜 이 부분을 용접시킴으로서 소자를 제조한다.In addition, in order to expand the capacity of the product, a solid electrolyte and a metal foil having a conductive cathode layer are connected in parallel. At this time, the negative electrode uses a conductive adhesive. In order to reduce the welding defect due to the thickness of the metal foil laminated in parallel, the anode is fabricated by welding the portions by laminating metal foils of different positions in the same width.

상술한 바와 같은 칩형 전해 콘덴서의 제조방법을 실시예를 들어 설명하기로 한다.A method of manufacturing the chip type electrolytic capacitor as described above will be described with reference to Examples.

먼저 유전체산화 피막 형성이 가능한 금속박은 에칭과 화성 공정을 거쳐 유전체 산화 피막층을 형성한다. 이때, 에칭박은 디암모늄아디페이트를 150g/ℓ의 농도로 제조한 후 60℃에서 10㎃/㎠의 정전류로 9V까지 화성을 실시했다. 고체 전해질과 도전성 재료가 형성되는 음극 부분의 면적은 6×4㎜로 재단한 후 상기에 언급한 일정 부분에 화성박 보호용 절연체를 형성한다. 화성박 보호용 절연체 중간과 음극으로 사용될 산화 피막층에 제1전도층, 제2전도층, 카본, 그리고 은페이스트를 순차적으로 형성시킨 후, 에폭시 몰딩컴파운드를 이용한 트랜스퍼 몰딩법으로 외장을 형성하였다. 이렇게 제조한 소자는 6.3V, 10㎌급이 되며 ESR은 80mΩ(100㎑)로 매우 뛰어난 소자의 특성을 갖게 되었다.First, a metal foil capable of forming a dielectric oxide film forms a dielectric oxide film layer through an etching and chemical conversion process. At this time, the etching foil produced diammonium adipate at the density | concentration of 150 g / L, and performed chemical conversion to 9V by the constant current of 10 mA / cm <2> at 60 degreeC. The area of the negative electrode portion on which the solid electrolyte and the conductive material are formed is cut to 6 × 4 mm, and then a chemical protection foil insulator is formed on the above-mentioned predetermined portion. The first conductive layer, the second conductive layer, carbon, and silver paste were sequentially formed on the intermediate layer of the HF protective insulator and the oxide film to be used as the cathode, and then the exterior was formed by a transfer molding method using an epoxy molding compound. The manufactured device is 6.3V, 10V class and ESR is 80mΩ (100㎑), which has very excellent device characteristics.

본 발명의 특성 평가를 위하여 일반적인 절연체 밴드와 화성박 보호용 절연체를 사용한 소자의 누설 전류 특성과 수율을 비교하였다. 표1의 값은 6.3V 전압을 120초 동안 인가하였을 경우 전류값이며 1㎂ 이하를 양품으로 하였다.For evaluating the characteristics of the present invention, the leakage current characteristics and yields of the devices using the general insulator band and the chemical protection foil for insulator were compared. The value in Table 1 is the current value when 6.3V voltage is applied for 120 sec.

표1에 나타난 것과 같이 본 발명의 제조방법에 의해 제조된 칩형 고체 전해콘덴서는 누설전류 값과 제품의 수율이 절연체 밴드를 사용할 때보다 향상되었음을 알수 있으며, 표2는 상기 조건으로 제작한 적층 소자의 용량 값을 나타냈다.As shown in Table 1, the chip-type solid electrolytic capacitor manufactured by the manufacturing method of the present invention can be seen that the leakage current value and the yield of the product are improved than when using an insulator band. Dose values are shown.

누설 전류값과 제품 수율Leakage Current Value and Product Yield 절연체 밴드(㎂)Insulator band 화성박 보호용절연체(㎂)Hwaseong Foil Protective Insulator 1One 10.510.5 0.010.01 22 18.918.9 0.020.02 33 0.020.02 0.010.01 44 215215 0.050.05 55 불 량Defective 0.010.01 66 불 량Defective 0.010.01 77 0.030.03 0.030.03 88 불 량Defective 0.020.02 99 불 량Defective 0.060.06 1010 불 량Defective 0.080.08 수율yield 20%20% 100%100%

적층된 소자의 용량값Capacitance value of stacked devices 적층수Stacked Number 용 량(㎌)Capacity 1매1 sheet 1111 2매2 sheets 2323 3매3 sheets 3636 4매4 sheets 4747

화성박 보호용 절연체 일정 부분과 화성박 보호용 절연체 이하의 유전체 산화피막 전체에 용액 상태의 가용성 전도성 고분자인 제1전도층을 형성시킨 후 중합용 보조 전극을 화성박 보호용 절연체와 제1전도층이 중첩되는 곳의 양면에서 접촉시켜 전해 중합을 행하면 시간이 단축과 균일한 제2전도층을 얻을 수 있다. 또한, 소자 제작 후 누설전류 특성 및 제품 수율이 매우 향상된다.After forming a first conductive layer of a soluble conductive polymer in a solution state on a portion of the HF protective insulator and the dielectric oxide film below the HF protective insulator, the auxiliary electrode for polymerization overlaps the HF protective insulator and the first conductive layer. When the electrolytic polymerization is carried out by contacting from both sides of the place, the time can be shortened and a uniform second conductive layer can be obtained. In addition, leakage current characteristics and product yield are greatly improved after fabrication.

또한, 제품의 용량 확대를 위하여 병렬 적층시 양극박이 동일폭 간격으로 위치가 다른 금속박을 적층시켜 이 부분을 용접시킬 경우 용접 불량 발생이 현저히 감소하게 되어 용량 확대에 따른 수율을 향상시킬 수 있다.In addition, in order to increase the capacity of the product, when the anode foil is laminated with metal foils having different positions at the same width interval, the welding defects are greatly reduced, and the yield according to the capacity expansion can be improved.

Claims (5)

산화 피막을 형성할 수 있는 금속박 상부에 유전체 산화피막층(5)을 형성하는 단계와,Forming a dielectric oxide film layer (5) on top of the metal foil to form an oxide film, 상기 유전체 산화피막층 위에 전해중합시 산화 피막층 보호를 위해 전기 절연성과 경도를 가지는 화성박 보호용 절연체를 형성하는 단계와,Forming an insulator for protecting the chemical foil having electrical insulation and hardness to protect the oxide film layer during electrolytic polymerization on the dielectric oxide film layer; 상기 화성박 보호용 절연체 일부와 화성박 보호용 절연체 이하에 위치한 음극으로 사용될 유전체 산화 피막층 전체를 용액 함침법으로 가용성 전도성 고분자층(제1전도층)을 중첩시켜 형성하는 단계와,Forming an entire dielectric oxide film layer to be used as a cathode positioned below the HF protective insulator and the HF protective insulator by superimposing a soluble conductive polymer layer (first conductive layer) by a solution impregnation method; 상기 화성박 보호용 절연체 상부에 중첩된 가용성 전도성 고분자층 위에 중합용 전극을 양쪽면에서 접촉시켜 전해중합에 의해 고전도성의 고체 전해질층(제2전도층)을 형성하는 단계와,Forming a highly conductive solid electrolyte layer (second conductive layer) by electrolytic polymerization by contacting the electrodes for polymerization on both sides of the soluble conductive polymer layer superimposed on the HF protective insulator; 상기 고체 전해질층에 다층 구조의 도전성 음극 재료인 카본(8)과 은페이스트(9)를 형성시켜 리드 프레임과 전기적 접속시키는 것을 특징으로 하는 칩형 고체 전해콘덴서의 제조방법.And a carbon paste (8) and a silver paste (9), which are conductive cathode materials having a multilayer structure, are electrically connected to the lead frame in the solid electrolyte layer. 제 1 항에 있어서,The method of claim 1, 상기 전해중합시 화성박을 보호하기 위한 화성박 보호용 절연체는 금속박 양극 부분이 리드 프레임과 용접하는 부분과 중첩되지 않으며, 제1전도층과 제2전도층의 일부분이 반드시 화성박 보호용 절연체 상부에 형성되어 중첩된 구조를 가진 것을 특징으로 하는 칩형 고체 전해 콘덴서의 제조방법.In the electrolytic polymerization, the insulator for protecting the HF foil does not overlap a portion where the metal foil anode part is welded with the lead frame, and a part of the first conductive layer and the second conductive layer must be formed on the HF protective insulator. The method of manufacturing a chip-type solid electrolytic capacitor, characterized in that the overlapping structure. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 화성박 보호 절연체는 에폭시 수지, 플루오르 수지 또는 아크릴 수지 등을 사용하여 형성하는 것을 특징으로 하는 칩형 고체 전해 콘덴서의 제조방법.The chemical protection foil protective insulator is formed using an epoxy resin, a fluorine resin, an acrylic resin, or the like. 제 1 항에 있어서,The method of claim 1, 상기 고체 전해 콘덴서에 음극층이 형성된 소자를 2매 이상 적층을 할 경우 음극 부분에서 인출되어진 양극박은 최하층의 금속박으로 기준으로 제2층 형성시 양극박 폭 간격(a) 만큼 좌측 또는 우측으로 재단되며, 제 3층도 제 2층 양극박의 간격만큼 좌측 또는 우측으로 양극 폭의 두배(2a) 만큼 재단되어 각 층의 양극박이 리드 프레임과 직접 접촉되어 전기적 접속할 수 있도록 형성되는 것을 특징으로 하는 칩형 고체 전해 콘덴서의 제조방법.When stacking two or more elements having a cathode layer formed on the solid electrolytic capacitor, the anode foil drawn out from the cathode portion is cut left or right by the anode foil width spacing (a) when forming the second layer based on the metal foil of the lowermost layer. The third layer is also cut to the left or the right side by two times the width of the anode (2a) by the distance between the anode foil of the second layer is formed so that the anode foil of each layer is in direct contact with the lead frame and electrically connected. Method of manufacturing an electrolytic capacitor. 제 4 항에 있어서,The method of claim 4, wherein 상기 각각 동일폭의 위치가 다른 양극박은 스펏용접(Spot welding), 초음파 용접, 레이저 용접, 스티치(Stich) 공정 등을 이용하여 양극 리드 프레임(11)에 전기적 접속을 하는 것을 특징으로 하는 칩형 고체 전해 콘덴서의 제조방법.The positive electrode foils having different positions of the same width may be electrically connected to the anode lead frame 11 by using spot welding, ultrasonic welding, laser welding, stitch, or the like. Method for manufacturing a capacitor
KR1019980019157A 1998-05-27 1998-05-27 Method for fabricating chip type solid electrolytic capacitor KR100341148B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019157A KR100341148B1 (en) 1998-05-27 1998-05-27 Method for fabricating chip type solid electrolytic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019157A KR100341148B1 (en) 1998-05-27 1998-05-27 Method for fabricating chip type solid electrolytic capacitor

Publications (2)

Publication Number Publication Date
KR19990086255A true KR19990086255A (en) 1999-12-15
KR100341148B1 KR100341148B1 (en) 2002-11-07

Family

ID=37488195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019157A KR100341148B1 (en) 1998-05-27 1998-05-27 Method for fabricating chip type solid electrolytic capacitor

Country Status (1)

Country Link
KR (1) KR100341148B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055095A (en) * 2001-12-26 2003-07-02 삼화전기주식회사 Method of fabricating a solid electrolytic capacitor
KR100455940B1 (en) * 2002-07-24 2004-11-06 삼화전기주식회사 Method of fabricating a solid electrolytic capacitor
KR100775028B1 (en) * 2006-08-07 2007-11-08 주식회사 디지털텍 Stacking method of unit electrode for the stacked type of polymer-condenser
KR100914587B1 (en) * 2006-11-27 2009-08-31 산요덴키가부시키가이샤 Solid electrolytic capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055095A (en) * 2001-12-26 2003-07-02 삼화전기주식회사 Method of fabricating a solid electrolytic capacitor
KR100455940B1 (en) * 2002-07-24 2004-11-06 삼화전기주식회사 Method of fabricating a solid electrolytic capacitor
KR100775028B1 (en) * 2006-08-07 2007-11-08 주식회사 디지털텍 Stacking method of unit electrode for the stacked type of polymer-condenser
KR100914587B1 (en) * 2006-11-27 2009-08-31 산요덴키가부시키가이샤 Solid electrolytic capacitor

Also Published As

Publication number Publication date
KR100341148B1 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
KR100356194B1 (en) Solid electrolytic capacitor and method for maunfacturing the same
KR101451685B1 (en) Solid electrolytic condenser
US7457103B2 (en) Solid electrolytic capacitor which can easily be lowered in ESL
JP4757698B2 (en) Solid electrolytic capacitor
JP5004232B2 (en) Solid electrolytic capacitor, solid electrolytic capacitor element and manufacturing method thereof
JP4688675B2 (en) Multilayer solid electrolytic capacitor
JPS622520A (en) Manufacture of electrolytic capacitor and electrolytic capacitor manufactured thereby
KR101117013B1 (en) Multilayer solid electrolytic capacitor and its manufacturing process
KR100341148B1 (en) Method for fabricating chip type solid electrolytic capacitor
JPH08273983A (en) Aluminum solid capacitor
JP2969692B2 (en) Manufacturing method of multilayer solid electrolytic capacitor
JPH07240351A (en) Electrolytic capacitor
JP2645562B2 (en) Manufacturing method of multilayer solid electrolytic capacitor
JPH05234823A (en) Manufacture of solid electrolytic capacitor
JP3469756B2 (en) Solid electrolytic capacitor and method of manufacturing the same
KR20120006996A (en) Capacitor and manufacturing method therefor
JP4936458B2 (en) Multilayer solid electrolytic capacitor
JPH09312240A (en) Layered solid-state chip capacitor
JP2007059854A (en) Solid electrolytic capacitor
JP3135072B2 (en) Method for manufacturing solid electrolytic capacitor
JP3206776B2 (en) Method for manufacturing solid electrolytic capacitor
JPH038313A (en) Manufacture of solid electrolytic capacitor
JPH04154107A (en) Manufacture of solid electrolytic capacitor
JPS63263713A (en) Laminated solid electrolytic capacitor
JPH06314641A (en) Manufacture of slid-state electrolytic capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140508

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150522

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160511

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170517

Year of fee payment: 16

EXPY Expiration of term