KR19990082750A - 전문업데이트및브랜치명령을이용하는밀리코드플래그 - Google Patents
전문업데이트및브랜치명령을이용하는밀리코드플래그 Download PDFInfo
- Publication number
- KR19990082750A KR19990082750A KR1019990008700A KR19990008700A KR19990082750A KR 19990082750 A KR19990082750 A KR 19990082750A KR 1019990008700 A KR1019990008700 A KR 1019990008700A KR 19990008700 A KR19990008700 A KR 19990008700A KR 19990082750 A KR19990082750 A KR 19990082750A
- Authority
- KR
- South Korea
- Prior art keywords
- millicode
- flag
- instruction
- instructions
- milli
- Prior art date
Links
- 238000012360 testing method Methods 0.000 claims abstract description 32
- 230000006870 function Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000013461 design Methods 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 230000007774 longterm Effects 0.000 claims 1
- 238000009666 routine test Methods 0.000 claims 1
- 238000013519 translation Methods 0.000 abstract description 27
- 238000012545 processing Methods 0.000 abstract description 4
- 230000000717 retained effect Effects 0.000 abstract description 2
- 230000006872 improvement Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 101150031117 MGR1 gene Proteins 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
- G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
Claims (14)
- 하드웨어 제어 실행 유닛에서 비교적 간단한 명령 세트를 실행하고 상기 하드웨어 제어 실행 유닛에서 간단한 명령의 밀리코드 시퀀스 (millicode sequence)와의 밀리-모드 (milli-mode) 설계 상태로 비교적 복잡한 명령 세트를 실행하는 파이프라인 컴퓨터 프로세서 (pipelined computer processor)를 갖춘 컴퓨터 시스템에서, 전문 업데이트 및 브랜치 (update and branch) 명령으로 조건들을 설정 및 테스트하는 밀리코드 방법에 있어서,내부 코드 어레이에 밀리-모드 루틴을 상기 간단한 밀리코드 명령의 세트로 저장하는 단계; 및상기 프로세서의 명령 레지스터에 연결된 밀리-모드 검출 논리부가, 복호화되고 있는 매크로-명령 (macro-instruction)가 상기 밀리-모드 설계 동작 상태에서 해석되어야 하는 종류인 것으로 검출하면, 상기 밀리-모드 설계 상태가 밀리-모드 인식 신호로 인에이블되고, 상기 프로세서에 의한 매크로-모드 (macro-mode) 복호화가 중단되어 상기 시스템이 계속하여 프로세서 밀리-레지스터를 사용하도록 하는 단계를 포함하며,상기 내부 코드 어레이에 저장된 밀리코드의 어드레스를 지정하기 위해, 상기 내부 코드 어레이로부터 인출되어 상기 프로세서 명령 레지스터로 전달되는 밀리-모드 엔트리 지점 어드레스가 발생되고, 상기 프로세서의 디코더는 이들을 복호화하여 프로세서 밀리-모드로의 엔트리에서의 실행을 위해 스케쥴처리하고,또한 상기 밀리-모드 설계 상태 밀리코드 루틴으로의 엔트리 이후에 하나 이상의 밀리코드 플래그 (millicode flag)가 밀리코드 명령에 대해 특별히 설정되거나 클리어 (clear)되는 방법.
- 제1항에 있어서,상기 밀리코드 플래그 세트는 전문 밀리코드 명령의 세트에 의해 명확하게 설정 및 변경되고, 상기 플래그는 또한 확장된 조건 코드로 동작되는 편집 기능에 대한 전문 밀리코드 명령에 의해 함축적으로 업데이트되고, 번역 및 테스트에 대한 전문 밀리코드 명령의 실행을 변경시킬 수 있는 방법.
- 제2항에 있어서,상기 플래그는 확장된 밀리코드 조건 코드로 동작되는 편집 기능에 대한 전문 밀리코드 명령의 밀리코드에 할당되는 추가 하드웨어 싸이클 없이 엔트리에서 특별히 설정되거나 클리어되고, 초기 실행시, 상기 밀리코드 플래그는 또한 장기 이동 (Move Long) 및 장기 비교 (Compare Long)와 제어 로드 (Load Control)에 대한 특수 조건을 나타낼 수 있는 방법.
- 제1항에 있어서,상기 밀리코드 플래그는 정적 브랜치 분해능에 대한 브랜치점에 대한, 또한조건상의 브랜치 (Branch on Condition) 명령과 유사한 방식으로 동적인 브랜치 예측이 행해진, 다양하게 조합된 밀리코드 플래그 설정에서 밀리코드가 분기되는 것을 허용하는 밀리코드에 의해 사용되도록 정의된 조건부 브랜치 명령으로서, 플래그상의 브랜치 (Branch on Flag) 명령으로 사용되는 방법.
- 제1항에 있어서,전문 밀리코드 명령에 대한 상기 밀리코드는 플래그 설정 (Set Flag), 플래그 재설정 (Reset Flag), 플래그 로드 (Load Flag), 및 플래그상의 브랜치 (Branch on Flag)를 포함하는 방법.
- 제5항에 있어서,플래그 설정 명령에 대해, 제2 오퍼랜드 어드레스 D2(B2)는 저장기를 억세스하는데 사용되지 않지만, 이 어드레스의 하위 4개 비트 (비트 28:31)는 어느 밀리코드 플래그가 설정되어야 하는가를 선택하기 위한 마스크 (mask)로 사용되는 방법.
- 제6항에 있어서,플래그 설정 명령에 대해, 대응하는 마스크 비트가 '1'b인 플래그는 '1'b로 설정되고, 대응하는 마스크 비트가 '0'b인 플래그는 변하지 않는 방법.
- 제7항에 있어서,플래그 설정 명령에 대해, 결과의 플래그는 이어지는 플래그상의 상대적 브랜치 (Branch Relative on Flag) 동작의 결과에 반영되고, 밀리코드 루틴은 플래그 설정 밀리코드 명령과 이 명령에 의해 업데이트되는 밀리코드 플래그값을 테스트하는 특수한 상대적 브랜치 (Branch Relative Special) 명령 사이에 충분한 파이프라인 (pipeline) 공간을 제공하는 방법.
- 제5항에 있어서,플래그 재설정 명령에 대해, 밀리코드 플래그가 재설정될 때, 제2 오퍼랜드 어드레스 D2(B2)는 저장기를 억세스하는데 사용되지 않지만, 이 어드레스의 하위 4개 비트 (비트 28:31)는 어느 밀리코드 플래그가 설정되어야 하는가를 선택하기 위한 마스크 (mask)로 사용되는 방법.
- 제9항에 있어서,밀리코드 플래그가 재설정될 때, 대응하는 마스크 비트가 '1'b인 플래그는 '0'b로 설정되고, 대응하는 마스크 비트가 '0'b인 플래그는 변하지 않는 방법.
- 제10항에 있어서,결과의 플래그는 이어지는 플래그상의 상대적 브랜치 (Branch Relative on Flag) 동작의 결과에 반영되고, 밀리코드 루틴은 이 명령과 이 명령에 의해 업데이트되는 밀리코드 플래그값을 테스트하는 특수한 상대적 브랜치 (Branch Relative Special) 명령 사이에 충분한 파이프라인 공간이 있도록 보장하는 방법.
- 제5항에 있어서,플래그 로드 명령에 대해, 밀리코드 플래그가 로드될 때, 제2 오퍼랜드 어드레스 D2(B2)는 저장기를 억세스하는데 사용되지 않지만, 대신에 이 어드레스의 하위 4개 비트 (비트 28:31)는 플래그 설정 (Set Flag), 플래그 재설정 (Reset Flag), 플래그 로드 (Load Flag), 및 플래그상의 브랜치 (Brancj on Flag)에 기록되어, 결과의 플래그는 이어지는 플래그상의 상대적 브랜치 (Branch Relative on Flag) 동작의 결과에 반영되고, 밀리코드 루틴은 이 명령과 이 명령에 의해 업데이트되는 밀리코드 플래그값을 테스트하는 특수한 상대적 브랜치 (Branch Relative Special) 명령 사이에 충분한 파이프라인 공간이 있도록 보장하는 방법.
- 제5항에 있어서,플래그상의 브랜치 명령에 대해, 밀리코드 명령 어드레스는 M1및 M3로 지정된 밀리코드 플래그의 논리적 기능이 논리적인 것이면 브랜치 어드레스에 의해 대치되고, 그렇지 않은 경우에는 업데이트된 밀리코드 명령 어드레스로 정상적인 명령 순차가 진행되는 방법.
- 제1항에 있어서,플래그를 설정함으로서 명확하게 또는 함축적으로 결정된 플래그 설정과 조합하여 밀리코드를 내부 코드로 사용함으로서, 브랜치점과 복합 조건 코드가 모두 결정되는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/056,485 US6055624A (en) | 1998-04-07 | 1998-04-07 | Millicode flags with specialized update and branch instructions |
US09/056,485 | 1998-04-07 | ||
US9/056,485 | 1998-04-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990082750A true KR19990082750A (ko) | 1999-11-25 |
KR100322725B1 KR100322725B1 (ko) | 2002-02-07 |
Family
ID=22004714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990008700A KR100322725B1 (ko) | 1998-04-07 | 1999-03-15 | 전문 갱신 및 분기 명령을 이용하는 밀리코드 플래그 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6055624A (ko) |
KR (1) | KR100322725B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001188691A (ja) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | 検証プログラム自動生成方法及び検証プログラム自動生成プログラムを記録したコンピュータ読み取り可能な記録媒体 |
TWI265093B (en) * | 2005-12-29 | 2006-11-01 | Ind Tech Res Inst | Integrated circuit of inkjet print system and control circuit thereof |
CN100530164C (zh) * | 2007-12-29 | 2009-08-19 | 中国科学院计算技术研究所 | 一种risc处理器及其寄存器标志位处理方法 |
US7913068B2 (en) * | 2008-02-21 | 2011-03-22 | International Business Machines Corporation | System and method for providing asynchronous dynamic millicode entry prediction |
US9086886B2 (en) | 2010-06-23 | 2015-07-21 | International Business Machines Corporation | Method and apparatus to limit millicode routine end branch prediction |
US9223714B2 (en) | 2013-03-15 | 2015-12-29 | Intel Corporation | Instruction boundary prediction for variable length instruction set |
CN117008977B (zh) * | 2023-08-08 | 2024-03-19 | 上海合芯数字科技有限公司 | 一种可变执行周期的指令执行方法、系统和计算机设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4541048A (en) * | 1978-10-06 | 1985-09-10 | Hughes Aircraft Company | Modular programmable signal processor |
JPS63245522A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | マイクロプロセツサ |
JPS63317828A (ja) * | 1987-06-19 | 1988-12-26 | Fujitsu Ltd | マイクロコ−ド読み出し制御方式 |
US5471593A (en) * | 1989-12-11 | 1995-11-28 | Branigin; Michael H. | Computer processor with an efficient means of executing many instructions simultaneously |
CA2060555A1 (en) * | 1991-04-24 | 1992-10-25 | Robert J. Bullions, Iii | System and method for draining an instruction pipeline |
US5226164A (en) * | 1991-04-24 | 1993-07-06 | International Business Machines Corporation | Millicode register management and pipeline reset |
US5345567A (en) * | 1991-06-10 | 1994-09-06 | International Business Machines Corporation | System and method for modifying program status word system mask, system access key, and address space code with overlap enabled |
JPH06290043A (ja) * | 1992-06-15 | 1994-10-18 | Matsushita Electric Ind Co Ltd | データ処理用プロセッサ |
JPH07129399A (ja) * | 1993-10-28 | 1995-05-19 | Motohiro Kurisu | 命令属性レジスターを使用して多機能命令を実行する マイクロコンピュータ |
US5694617A (en) * | 1995-03-31 | 1997-12-02 | International Business Machines Corporation | System for prioritizing quiesce requests and recovering from a quiescent state in a multiprocessing system with a milli-mode operation |
US5694587A (en) * | 1995-03-31 | 1997-12-02 | International Business Machines Corporation | Specialized millicode instructions for test PSW validity, load with access test, and character translation assist |
US5802359A (en) * | 1995-03-31 | 1998-09-01 | International Business Machines Corporation | Mapping processor state into a millicode addressable processor state register array |
JP3663710B2 (ja) * | 1996-01-17 | 2005-06-22 | ヤマハ株式会社 | プログラムの生成方法およびプロセッサの割込制御方法 |
US5754810A (en) * | 1996-03-12 | 1998-05-19 | International Business Machines Corporation | Specialized millicode instruction for certain decimal operations |
-
1998
- 1998-04-07 US US09/056,485 patent/US6055624A/en not_active Expired - Lifetime
-
1999
- 1999-03-15 KR KR1019990008700A patent/KR100322725B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6055624A (en) | 2000-04-25 |
KR100322725B1 (ko) | 2002-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10664269B2 (en) | Function virtualization facility for function query of a processor | |
US5748951A (en) | Specialized millicode instructions which reduce cycle time and number of instructions necessary to perform complex operations | |
US5303356A (en) | System for issuing instructions for parallel execution subsequent to branch into a group of member instructions with compoundability in dictation tag | |
KR100513358B1 (ko) | Risc형명령세트및슈퍼스칼라마이크로프로세서 | |
US5504932A (en) | System for executing scalar instructions in parallel based on control bits appended by compounding decoder | |
EP0071028B1 (en) | Instructionshandling unit in a data processing system with instruction substitution and method of operation | |
EP0381471B1 (en) | Method and apparatus for preprocessing multiple instructions in a pipeline processor | |
KR100315739B1 (ko) | 다중명령세트를사용하는데이터처리장치 | |
US6594754B1 (en) | Mapping destination logical register to physical register storing immediate or renamed source register of move instruction and using mapping counters | |
US6351804B1 (en) | Control bit vector storage for a microprocessor | |
JP6807383B2 (ja) | 転送プレフィックス命令 | |
JP5808348B2 (ja) | マシン状態に基づいた命令の分割 | |
US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
KR100308512B1 (ko) | 편집 기능을 위한 전문 밀리코드 지시 | |
KR100322726B1 (ko) | 번역 및 테스트를 위한 전문 밀리코드 명령 | |
KR100317769B1 (ko) | 압축 기억된 십진수 나눗셈에 대한 전문 밀리코드 명령 | |
US6957323B2 (en) | Operand file using pointers and reference counters and a method of use | |
US8549266B2 (en) | System and method of instruction modification | |
KR100322725B1 (ko) | 전문 갱신 및 분기 명령을 이용하는 밀리코드 플래그 | |
US5713035A (en) | Linking program access register number with millicode operand access | |
KR20010053623A (ko) | 명령들의 철회시 물리적인 레지스터들을 선택적으로자유롭게 사용하도록 구성된 프로세서 | |
US5754810A (en) | Specialized millicode instruction for certain decimal operations | |
EP0545927B1 (en) | System for preparing instructions for instruction parallel processor and system with mechanism for branching in the middle of a compound instruction | |
EP1235139B1 (en) | System and method for supporting precise exceptions in a data processor having a clustered architecture | |
EP0825529A2 (en) | System for preparing instructions for instruction parallel processor and system with mechanism for branching in the middle of a compound instruction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20141215 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20161228 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20171227 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |