KR19990080504A

KR19990080504A - 에이티엠 교환기에서 저속 물리층 어셈블리 시스템

Info

Publication number: KR19990080504A
Application number: KR1019980013821A
Authority: KR
Inventors: 임종근
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1998-04-17
Filing date: 1998-04-17
Publication date: 1999-11-15

Abstract

본 발명은 ATM 교환기에 관한 것으로, 특히 저속 가입자를 수용하여 ATM 서비스를 제공하도록 한 ATM 교환기에서 저속 물리층 어셈블리(Low Speed Physical Layer Assembly) 시스템에 관한 것이다.

본 발명에 의해 T1급 또는 E1급의 4 링크를 다중화하여 ATM 처리 장치로 전송하고 ATM 처리 장치로부터 수신된 셀을 역다중화하여 T1급 또는 E1급 물리층 인터페이스를 4 링크 수용할 수 있으므로 ATM 교환기에 연결하여 여러 가입자를 대상으로 ATM 서비스를 가능하게 한다.

Description

에이티엠 교환기에서 저속 물리층 어셈블리 시스템

일반적인 ATM 교환기는 크게 프로세서, 스위치 및 가입자로 이루어지며, 해당 가입자는 155(MHz)의 고속과, 45(MHz)의 중속과, 2.048 또는 1.544(MHz)의 저속으로 나눌 수 있다.

여기서, 해당 가입자의 장치는 ATM 교환기를 통해 서로 정보를 주고 받으며, 하나의 스위치 포트에 연결된 가입자는 155(MHz)의 STM-1급을 수용할 수 있다.

그런데, 기존에는 상술한 기술을 수용하여 해당 저속 가입자인 1.544(MHz)의 T1급 가입자와 2.048(MHz)의 E1급 가입자를 수용할 수 있는 ATM 인터페이스 장치가 없었다.

상술한 바와 같은 문제점을 해결하기 위해, 본 발명은 ATM 교환기에 있어 1.544(MHz)의 T1급 가입자와 2.048(MHz)의 E1급 가입자인 물리층 ATM 가입자의 ATM 셀로의 다중화 및 역다중화하는 ATM 저속 물리층 어셈블리 시스템에 관한 것으로, T1급 또는 E1급의 4 링크를 다중화하여 ATM 처리 장치로 전송하고 ATM 처리 장치로부터 수신된 셀을 역다중화하여 T1급 또는 E1급 가입자를 수용하므로써 ATM 교환기에 연결하여 해당 T1급 또는 E1급 가입자에 대한 ATM 서비스를 가능하도록 하는 것을 목적으로 한다.

도 1은 본 발명의 실시예에 따른 ATM 교환기에서 저속 물리층 어셈블리 시스템을 나타낸 구성 블록도.

도 2는 도 1에 있어 물리층과 ATM층 간의 셀 흐름을 나타낸 구성 블록도.

도 3은 도 2에 있어 T1급 송수신부의 B8ZS 코딩을 나타낸 타이밍도.

* 도면의 주요부분에 대한 부호의 설명 *

10 : 클럭 분배부 20 : 물리층 처리부

30 : LSAA(Low Speed ATM Layer Assembly) 인터페이스부

40-1 ~ 40-4 : T1 또는 E1 송수신부

50-1 ~ 50-4 : PLPP(Physical Layer Protocol Processor)

60 : 송신 처리부 70 : 수신 처리부

80 : CPU 61, 71-1 ~ 71-4 : 입력 버퍼

62 : 송신 프로세서 63-1 ~ 63-4 : FIFO

72 : 수신 프로세서 73 : 출력 버퍼

상기와 같은 목적을 달성하기 위한 본 발명은 내부에서 생성한 12.352(MHz) 클럭과, 외부의 23.474(MHz) 및 11.737(MHz) 클럭 또는 외부의 16.384(MHz) 클럭을 분배해 주는 클럭 분배부와; 상기 클럭 분배부로부터 16.384(MHz) 클럭 또는 12.352(MHz) 클럭을 인가받고 HEC를 이용해 T1급 또는 E1급 가입자의 T1 또는 E1 프레임에서 53(Bytes)의 ATM 셀을 추출하고 T1급 또는 E1급 가입자에 송출할 셀을 인가받아 포인트 대 포인트 또는 포인트 대 멀티포인트의 서비스인지를 확인하여 T1 또는 E1 프레임에 실어 송출하는 물리층 처리부와; 상기 클럭 분배부로부터 23.474(MHz) 클럭과 11.7372(MHz) 클럭을 인가받고 상기 물리층 처리부에서 추출한 셀을 셀 버스를 통해 LSAA로 송출하고 해당 LSAA로부터 수신되는 셀을 상기 물리층 처리부에 인가하는 LSAA 인터페이스부를 포함하여 이루어진 것을 특징으로 한다.

이하 첨부된 도면을 참고하여 다음과 같이 설명한다.

도 1은 본 발명의 실시예에 따른 ATM 교환기에서 저속 물리층 어셈블리 시스템을 나타낸 구성 블록도이고, 도 2는 도 1에 있어 물리층과 ATM층 간의 셀 흐름을 나타낸 구성 블록도이고, 도 3은 도 2에 있어 T1급 송수신부의 B8ZS 코딩을 나타낸 타이밍도이다.

본 발명의 실시예에 따른 ATM 교환기에서 저속 물리층 어셈블리 시스템은 LSIH(Low Rate Subscriber Interface Block) 내의 물리층을 담당하는 어셈블리로 4 개 가입자의 T1 또는 E1을 수용하고 16(Bits)의 셀 버스를 통해 LSAA(Low Speed ATM Layer Assembly)와는 최대 16 매까지 정합되어지는데, 도 1에 도시된 바와 같이, 클럭 분배부(10)와, 물리층 처리부(20)와, LSAA 인터페이스부(30)로 크게 3 개의 처리부를 구비하여 이루어진다.

상기 클럭 분배부(10)는 외부의 클럭 공급 장치로부터 23.474(MHz)와 11.737(MHz), 또는 16.384(MHz)의 클럭을 인가받고 내부적으로 12.352(MHz)의 클럭을 생성시키며, 해당 각 클럭들을 분배하여 23.474(MHz)와 11.737(MHz)의 클럭을 상기 LSAA 인터페이스부(30)에 인가하고 16.384(MHz) 또는 12.352(MHz)의 클럭을 상기 물리층 처리부(20)에 인가한다.

상기 물리층 처리부(20)는 상기 클럭 분배부(10)로부터 16.384(MHz) 또는 12.352(MHz)의 클럭을 인가받아 ATM HEC(Header Error Code)를 이용하여 4 개의 T1급 또는 E1급 가입자로부터 인가되는 1.544(MHz)의 T1 프레임 또는 2.048(MHz)의 E1 프레임에서 53(Bytes)의 ATM 셀을 추출하고 해당 추출된 ATM 셀을 상기 LSAA 인터페이스부(30)로 인가하며, 상기 LSAA 인터페이스부(30)로부터 인가되는 ATM 셀을

포인트 대 포인트인지 포인트 대 멀티포인트인지를 구분하고 포인트 대 포인트인 경우에 2(Bits)의 링크 번호를 통해 그리고 포인트 대 멀티포인트인 경우에 멀티 포인트 식별 번호를 통해 VPI/VCI 변환 테이블을 이용하여 멀티캐스팅(Multi-casting)을 수행한다.

상기 LSAA 인터페이스부(30)는 상기 클럭 분배부(10)로부터 23.474(MHz)와 11.7372(MHz)의 클럭을 인가받아 상기 물리층 처리부(20)로부터 인가되는 ATM 셀을 셀 버스를 통해 LSAA로 송출하며, 해당 LSAA로부터 해당 셀 버스를 통해 수신된 ATM 셀을 상기 물리층 처리부(20)에 인가한다.

여기서, 해당 LSAA는 64(16×4) 개의 가입자를 수용할 수 있는데, 최대 16 개의 저속 물리층 어셈블리 시스템으로부터 송출되는 ATM 셀을 다중화하여 ATM 스위치로 전송하는 장치로서 해당 수신된 각 ATM 셀에 3(Bytes)의 루팅 태그(Routing Tag)를 첨가하고 VPI/VCI(Virtual Path Identifier / Virtual Channel Identifier) 변환을 수행하며, 해당 각 저속 물리층 어셈블리 시스템에 대한 2(Bytes)의 식별 정보와 포인트 대 포인트(Point to Point) 또는 포인트 대 멀티포인트(Point to Multi-Point)의 구분 정보, 각 가입자에 대한 링크 번호(Link Number) 등의 어떤 가입자로 보내지는지를 알리는 정보가 추가되어 있는 56(Bytes)의 ATM 셀을 역다중화하여 해당 각 저속 물리층 어셈블리 시스템에 전송한다.

그리고, 도 2는 물리층과 ATM층 간의 셀 흐름을 나타낸 도면으로, 상기 물리층 처리부(20)와 LSAA 인터페이스부(30)는 T1 또는 E1의 4 개 송수신부(40-1 ~ 40-4)와, 4 개의 PLPP(Physical Layer Protocol Processor; 50-1 ~ 50-4)와, 송신 처리부(60)와, 수신 처리부(70)와, CPU(80)를 포함하여 이루어진다.

상기 송수신부(40-1 ~ 40-4)는 B8ZS 코드 또는 HDB3 코드로 1.544(MHz)의 T1 프레임 또는 2.048(MHz)의 E1 프레임을 각 가입자에게 송수신한다.

상기 PLPP(50-1 ~ 50-4)는 상기 송수신부(40-1 ~ 40-4)로부터 인가되는 T1 또는 E1 프레임에 실려 있는 53(Bytes)의 셀을 HEC 코드를 이용하여 도해(Delineation)하며, 상기 송신 처리부(60)로부터 인가되는 셀을 T1 또는 E1 프레임에 실어 송신하고 가입자로 송신할 셀이 없는 경우에는 아이들 셀(Idle Cell)을 생성한다.

상기 송신 처리부(60)는 상기 LSAA로부터 전송되는 16(Bit)의 데이터를 인가받아 보드 식별 번호로부터 자기 보드인지 아닌지를 검사하고 8(Bit)로 변환시켜 상기 PLPP(50-1 ~ 50-4)로 인가하는데, 입력 버퍼(61)와, 송신 프로세서(62)와, 4 개의 FIFO(63-1 ~ 63-4)를 구비하여 이루어진다.

상기 수신 처리부(70)는 상기 PLPP(50-1 ~ 50-4)로부터 인가되는 8(Bit)의 셀을 16(Bit)로 변환시켜 셀 버스를 통해 상기 LSAA로 송출하는데, 4 개의 입력 버퍼(71-1 ~ 71-4)와, 수신 프로세서(72)와, 출력 버퍼(73)를 구비하여 이루어진다.

상기 CPU(80)는 MC68340을 사용해 내부 신호 입출력, 타이머, 인터럽트, 콘트롤러 등을 이용하는데, 27512 두 개를 사용하는 128(KByte)의 ROM과 431000 두 개를 사용하는 256(KByte)의 RAM을 구비하고 RS232C 용 포트와 리셋 기능을 구비하며, 어드레스 디코드와 각 PLPP(50-1 ~ 50-4), 상기 송수신부(40-1 ~ 40-4)의 선택 등에관련된 신호 등을 발생시킨다.

먼저, 본 발명의 실시예에 따른 ATM 교환기에서 저속 물리층 어셈블리 시스템의 동작을 간략하게 살펴보면 다음과 같다.

4 개의 가입자로부터 인가되는 신호는 각각 T1 또는 E1의 4 개 송수신부(40-1 ~ 40-4)를 거쳐 PLPP(50-1 ~ 50-4)를 통해 ATM 셀로 추출된 후 다중화되어 수신 처리부(70)로 인가되고 해당 수신 처리부(70)에서 16(Bit)로 변환된 후 셀 버스를 통해 LSAA로 송출되며, 반대로 해당 LSAA로부터 해당 셀 버스를 통해 수신되는 셀은 송신 처리부(60)에서 포인트 대 멀티포인트인 변환 테이블에 의해 VPI/VCI가 각각 변환된 후 해당 PLPP(50-1 ~ 50-4)를 거쳐 해당 각각의 T1 또는 E1의 4 개 송수신부(40-1 ~ 40-4)를 통해 T1 또는 E1 프레임으로 각 가입자에게 송출된다.

여기서, 상기 수신 처리부(70)의 기능은 UPBI에 의해 구현되는데, 해당 UPBI는 테스트 셀을 송수신하는 판독 및 기록 클럭과, 각 디바이스를 선택하는 신호와, 테스트 온 및 오프 신호와, 루프백 온 및 오프 신호와 상위 FIFO로 데이터를 인가하기 위한 클럭을 생성하며, 50(MHz)의 클럭을 수신하고 해당 수신한 클럭을 분주해 25, 12.5, 3, 1.5(MHz) 등의 클럭을 공급하며, 상기 PLPP(50-1 ~ 50-4)로부터 셀 송수신 준비 신호를 인가받아 기록 인에이블 신호와 기록 클럭을 공급하여 셀을 FIFO로부터 전송받거나 상기 송신 처리부(60)로 전송하며, 해당 8(Bit)의 셀을 16(Bit)로 변환시키는 기능을 수행한다.

그리고, 상기 송신 처리부(60)의 기능은 DNBI에 의해 구현되는데, 해당 DNBI는 상기 LSAA로부터 전송되는 16(Bit)의 데이터를 8(Bit)로 변환하며, 보드 식별 번호로부터 자기 보드인지 아닌지를 검사하여 활성 비트(Active Bit)를 생성하며, 멀티포인트 셀인지를 체크하여 멀티 식별 번호를 추출하며, VPI/VCI 변환 테이블을 DPRAM으로부터 판독하여 최대 4 개 라인의 헤더를 생성하고 해당 생성된 헤더를 셀에 추가하여 출력하며, FIFO 기록 클럭을 생성하는 기능을 수행한다.

상술한 바와 같은 동작을 조금 더 자세히 살펴 보면 다음과 같다.

첫 번째로, 가입자 물리층으로부터 ATM 층으로 셀이 다중화되어 전송되는 동작을 설명하면, T1 또는 E1 가입자와 접속하고 있는 4 개의 송수신부(40-1 ~ 40-4)에서는 옵션 스위치에 의해 클럭 분배부(10)로부터 인가되는 16,384(KHz)의 클럭과 로컬 오실레이터에서 생성한 클럭 중에 선택하여 사용하는데, 해당 선택된 클럭에 따라 로컬 루프백 패스(Local Loop Back Pass)와 리모트 루프백 패스(Remote Loop Back Pass)를 제공하고 T1 또는 E1 가입자로부터 수신되는 T1 또는 E1 프레임을 상기 PLPP(50-1 ~ 50-4)로 인가한다.

즉, 상기 송수신부(40)-1 ~ 40-4)를 상기 1.544(MHz)의 T1급 가입자를 수용하기 위해서는 T1급으로 사용하고 2.048(MHz)의 E1급 가입자를 수용하기 위해서는 E1급으로 사용하게 된다.

이 때, 해당 T1급의 송수신부(40-1 ~ 40-4)에서는 1.544(MHz)의 T1급 프레임에서 데이터를 추출하기 위해 도 3에 도시된 바와 같은 T8ZS 코딩 방법을 사용하는데, 하나의 데이터가 인가된 후에 8(Bit) 이상의 데이터가 없으면 B8ZS의 펄스를 삽입시켜 상기 PLPP(50-1 ~ 50-4)에 직렬로 인가한다.

또한, 해당 E1급의 송수신부(40-1 ~ 40-4)에서는 2.048(MHz)의 일반 물리층 E1급 프레임에서 ATM 셀 형식으로 정보를 추출하기 위해서 가입자와 서로 직렬로 연결되어 있고 E1 프레임 신호를 HDB3 코드 방식으로 코딩하여 상기 PLPP(50-1 ~ 50-4)에 직렬로 인가한다.

이에, 상기 PLPP(50-1 ~ 50-4)는 ATM 셀의 53(Bytes) 중에서 상위 5(Bytes)인 헤더를 선택하여야 하는데, 헤더 오류 검사의 한 방법인 HEC 코드를 수행하여 이루어진다. 즉, 상기 송수신부(40-1 ~ 40-4)로부터 인가되는 T1 또는 E1 프레임에 실려 있는 53(Bytes)의 셀을 해당 HEC 코드를 이용하여 도해(Delineation)한다.

이에 따라, 수신 처리부(70)에서는 상기 PLPP(50-1 ~ 50-4)를 통해 전송되는 4 개의 가입자에 해당하는 53(Bytes)의 ATM 셀들을 다중화하여 ATM층으로 전송하는 역할을 수행하는데, 해당 수신 처리부(70) 내에 구비된 수신 프로세서의 기능을 구현하는 UPBI에서 거의 모든 기능을 수행하도록 설계되어 있다.

그리고, 해당 수신 처리부(70)의 기능을 크게 나누어 가입자 셀의 다중화 기능과 CPU(80)의 동작을 보조하는 기능을 수행하고 셀 버스를 통해 ATM 층으로 셀이 전송하게 된다.

여기서, 상기 ATM 셀의 다중화 방법은 상기 수신 처리부(70) 내에 구비되어 있는 수신 프로세서(72)의 버퍼 선택 신호를 서로 다르게 인가해 입력 버퍼(71-1 ~ 71-4)를 제어하여 두 가입자 이상에서 동시에 셀이 올라오는 현상을 방지하도록 한다. 즉, 4 개의 가입자에서 T1급 또는 E1급 신호가 인가되어 어느 정도 셀이 형성되면 해당 수신 프로세서(72)로 해당 셀이 존재하는 것을 알려주므로, 즉시 버퍼 출력 인에이블 신호를 출력시켜 셀을 포획(Capture)할 수 있다. 그리고, 이때 가입자에서 동시에 셀이 존재한다는 신호를 보낼 경우에는 우선 순위를 미리 부여한다.

이에, 상기 수신 프로세서(72)에서는 상기 버퍼 선택 신호가 중복되지 않도록 코딩하며, 해당 ATM 셀에 3(Bytes)의 정보를 추가하는데, 그 이유는 T1급 또는 E1급 가입자로부터 인가되는 정보에는 단순히 VPI/VCI 정보만 있을 뿐이므로 바로 상위에 있는 LSAA로 자신의 보드 식별 번호와 가입자 식별 번호를 추가하여 준다. 그런 다음에, 해당 셀을 출력 버퍼(73)에 저장하였다가 상기 LSAA에서 판독할 준비가 되어 있을 때에 출력하도록 한다.

다시 말해서, 상기 수신 처리부(70)는 상기 클럭 분배부(10)로부터 23.474와 11.737(MHz)의 클럭 또는 16.384(MHz)의 클럭을 수신하는데, 즉 T1급인 경우에는 23.474와 11.737(MHz)의 클럭을 수신하고 E1급인 경우에는 23.474, 11.737 및 16.384(MHz)의 클럭을 수신한다. 그리고, 해당 수신한 클럭에 따라 셀 버스 중 보드 비트 맵의 16(Bit)를 검사하여 자기 비트가 리셋되어 있으면 상기 PLPP(50-1 ~ 50-4)로부터 셀을 인가받으며, 다시 가입자 링크 번호를 체크하여 4 개의 T1 또는 E1 수용 보드의 가입자에 대응하는 입력 버퍼(71-1 ~ 71-4)에 저장한다. 또한, 로컬 루프백 패스를 제공하여 해당 시스템 내의 루프백이 온되어 있는 경우에는 상기 LSAA로 송신한 셀을 다시 수신하며, 소켓(Soc)을 상기 LSAA로부터 수신하여 셀의 시작을 안다.

두 번째로, ATM 층으로부터 가입자 물리층으로 역다중화되어 전송되는 동작을 설명하면, 우선 셀 버스를 통해 내려온 ATM 셀은 송신 처리부(60)를 통해 역다중화 기능과 포인트 대 포인트(Point to Point) 기능을 수행한다.

자세히 설명하면, 본 발명에 따른 ATM 교환기에서 저속 물리층 어셈블리 시스템은 4 개의 가입자를 수행하기 때문에 하나의 셀 버스를 통해 내려온 ATM 셀을 역다중화할 필요가 있고 ATM 교환기의 고유 기능인 포인트 대 포인트, 즉 다른 가입자에서 스위치를 통해 전송되어 온 셀이 하나의 가입자에게만 전송되는 기능을 수행하기 위해서는 해당 시스템의 4 개의 가입자 중에 원하는 가입자에게 셀을 전송시켜 주어야 한다. 그리고, 포인트 대 멀티포인트, 즉 다른 가입자에서 스위치를 통해 전송되어 온 셀이 여러 가입자에게 셀을 전송시켜 주기 위해서는 4 개의 가입자 중에서 원하는 가입자들을 선택하여 셀을 전송시켜 주어야 한다.

위와 같은 기능을 상기 송신 처리부(60) 내에 구비되어 있는 송신 프로세서(62)에서 수행하고 상기 PLPP(50-1 ~ 50-4), 송수신부(40-1 ~ 40-4) 등은 상기 수신 처리부(70)의 동작과 반대 기능을 수행한다.

그러면, 상기 LSAA에서 셀 버스를 통해 T1급 또는 E1급 가입자 라인으로 셀 정보를 보내 줄 경우, 먼저 상기 LSAA로부터 수신되는 셀은 상기 송신 처리부(60) 내에 구비되어 있는 입력 버퍼(61)에 저장되어진다.

이에, 상기 송신 프로세서(62)에서는 상기 입력 버퍼(61)에 저장된 ATM 셀의 헤더를 처리하는데, 해당 셀의 헤더에 추가된 3(Bytes)의 VPI/VCI를 통해 해당 셀이 어떤 T1급 또는 E1급 가입자로 가는지를 확인하여 4 개의 가입자 중에 하나를 선택하고 동시에 두 가입자 이상 복사되어 전송되는지, 즉 하나의 가입자로 가는지 아니면 동시에 여러 가입자로 가는지를 파악하여 여러 가입자로 가는 경우에 셀을 복사한다.

즉, 상기 송신 프로세서(62)에서는 멀티캐스팅 VPI/VCI 변환 기능을 수행하는데, 상기 입력 버퍼(61)에 저장된 ATM 셀의 헤더를 판독하며, 해당 판독한 셀이 멀티캐스팅의 셀이면 멀티 포인트 식별 번호를 이용하여 VPI/VCI 변환 테이블을 판독해 VPI/VCI를 변환하고 포인트 대 포인트의 셀이면 아무런 변환없이 하나의 메모리 역할을 수행하는 FIFO(63-1 ~ 63-4)로 인가한다. 여기서, 해당 VPI/VCI 변환 테이블 중 VTP의 값이 `1'이면 VPI만 변환하고 VCI는 그대로 전송하며, `0'이면 VPI와 VCI를 모두 변환하여 전송하며, 비트 맵이 `1'인 링크만 셀을 보낸다.

이에 따라, 상기 송신 프로세서(62)에서 처리된 셀은 상기 FIFO(63-1 ~ 63-4)로 인가되어지는데, 왜냐하면 상기 송신 프로세서(62)에서 셀을 해당 FIFO(63-1 ~ 63-4)에 기록하는 속도가 상기 PLPP(50-1 ~ 50-4)에서 해당 FIFO(63-1 ~ 63-4)를 판독하는 속도보다 빠르기 때문이다.

이렇게 상기 FIFO(63-1 ~ 63-4)에 기록 클럭과 함께 셀이 저장되면, 상기 PLPP(50-1 ~ 50-4)에서는 상기 FIFO(63-1 ~ 63-4)에 저장되어 있는 셀을 판독하고 해당 셀의 존재를 알리는 저장된 정보와 함께 T1 또는 E1 프레임에 실어 상기 송수신부(40-1 ~ 40-4)를 통해 T1급 또는 E1급 가입자 라인으로 정보를 넘겨 준다. 그리고, 해당 가입자로 송신할 셀이 없는 경우에 아이들 셀을 생성해 송신한다

다시 말해서, 상기 송신 처리부(60) 내에 구비되어 있는 입력 버퍼(61)는 53(Bytes) 셀을 인가받아 저장하게 되는데, 상기 송신 프로세서(62)에서는 해당 입력 버퍼(61)에 데이터가 있는 경우에 해당 데이터를 판독하여 1(Byte)의 링크 식별 번호를 포함한 3(Bytes)의 헤더를 붙여 상기 FIFO(63-1 ~ 63-4)에 저장하고 상기 LSAA로 요구 신호(Request Signal)를 송출한 후 상기 LSAA로부터 판독 인에이블 신호를 인가받으면 해당 셀 데이터와 소켓(Soc)를 보낸다.

한편, 본 발명의 저속 물리층 어셈블리 시스템과 LSAA 간에는 DPRAM을 이용하여 제어 버스의 정합을 통해 제어 정보를 송수신하는데, CPU(80)에서 가입자 선로의 상태, 가입자 선로 루프백 제어, 출력 헤더 변환 테이블 설정 및 해제 등을 수행할 수 있다.

그리고, 루프 테스트 FIFO는 상기 송신 처리부(60)의 입력 버퍼(61)와 동일한 레벨로 2 개의 테스트 송수신 FIFO를 연결하고 상기 CPU(60)에서 판독하고 기록할 수 있도록 하며, 해당 테스트 송신 FIFO에서 테스트 데이터를 송신하고 셀 버스 루프, 라인 루프백을 거쳐 해당 테스트 수신 FIFO에서 인가받아 확인한다.

그리고, 상기 클럭 분배부(10)가 없어도 자체 시험을 위해 로컬 오실레이터를 사용하여 12.352(MHz) 또는 16.384(MHz)를 발생시키고 23.474(MHz)와 11.737(MHz)를 발생시키는데, 실제로는 25(MHz)와 12.5(MHz)를 발생시킨다.

그리고, 시스템의 재시동이나 상기 LSAA의 리스타트 시에 본 발명의 저속 물리층 어셈블리 시스템을 초기화하여 재시도하는 기능인 소프트웨어 리셋 기능은 상기 LSAA에서 리셋을 원하는 해당 시스템의 DPRAM의 `7F0h'에 `55h'를 두 번 연속으로 기록함으로써 수행하는데, 한 번은 해당 시스템에서 리셋 모드로 전환하기 위함이고 또다른 한 번은 리셋 모드 상태에서 실제 리셋 기능을 수행하도록 하기 위함이다. 또한, 본 발명의 저속 물리층 어셈블리 시스템에서 해당 `7F0' 번지를 판독하고 난 후에 `00h'로 클리어함으로써, 상기 LSAA에서 기록 시에 이를 확인하여 해당 시스템이 수행했는지를 확인한다.

그리고, 포인트 대 포인트 루프백 테스트는 각 라인 별로 자체 테스트 기능을 구비하고 포인트 대 멀티포인트 루프백 테스트 기능을 수행한다.

상술한 기능 외에도 카드 식별 번호의 판독하고, LED를 구비하여 보드의 상태를 나타내고, CPU(60)의 동작 에러, 탈/실장 등을 경고하고, 백보드 하드웨어 신호로 상기 LSAA에 연결되어 상위에 보고한다.

이상과 같이, 본 발명에 의해 DS1(T1)급 또는 E1급 물리층 인터페이스를 4 링크 수용할 수 있으므로 ATM 시스템에서 여러 가입자를 대상으로 ATM 서비스, 예로 화상 회의 홈 쇼핑 화상 전화, VOD(Video On Demand) 등을 가능하게 한다.

Claims

내부에서 생성한 12.352(MHz) 클럭과, 외부의 23.474(MHz) 및 11.737(MHz) 클럭 또는 외부의 16.384(MHz) 클럭을 분배해 주는 클럭 분배부(10)와;

상기 클럭 분배부(10)로부터 16.384(MHz) 클럭 또는 12.352(MHz) 클럭을 인가받고 HEC를 이용해 T1급 또는 E1급 가입자의 T1 또는 E1 프레임에서 53(Bytes)의 ATM 셀을 추출하고 T1급 또는 E1급 가입자에 송출할 셀을 인가받아 포인트 대 포인트 또는 포인트 대 멀티포인트의 서비스인지를 확인하여 T1 또는 E1 프레임에 실어 송출하는 물리층 처리부(20)와;

상기 클럭 분배부(10)로부터 23.474(MHz) 클럭과 11.7372(MHz) 클럭을 인가받고 상기 물리층 처리부(20)에서 추출한 셀을 셀 버스를 통해 LSAA로 송출하고 해당 LSAA로부터 수신되는 셀을 상기 물리층 처리부(20)에 인가하는 LSAA 인터페이스부(30)를 포함하여 이루어진 것을 특징으로 하는 ATM 교환기에서 저속 물리층 어셈블리 시스템.
제1항에 있어서, 상기 포인트 대 포인트인 경우에 링크 번호를 통해, 그리고 상기 포인트 대 멀티포인트인 경우에 멀티 포인트 식별 번호를 통해 VPI/VCI 변환 테이블을 이용하여 멀티캐스팅을 수행하는 것을 특징으로 하는 ATM 교환기에서 저속 물리층 어셈블리 시스템.