KR19990069269A

KR19990069269A - Pulse width modulator

Info

Publication number: KR19990069269A
Application number: KR1019980003405A
Authority: KR
Inventors: 고성욱
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1998-02-06
Filing date: 1998-02-06
Publication date: 1999-09-06

Abstract

본 발명은 펄스폭 변조 장치에 관한 것으로, 종래의 장치에 있어서는 듀티 사이클이 낮은 펄스폭 변조 신호에서도 N비트의 카운터에서 N비트 전부를 카운팅을 해야하고, 비교부에서 N비트의 폭과 N비트 전체의 카운트값을 비교하기 때문에 그만큼 전력 소모가 많아지게 되는 문제점이 있었다. 따라서, 본 발명은 마이크로 프로세서로 부터 펄스폭 변조할 신호의 폭정보를 갖고 있는 폭정보 레지스터와; 상기 마이크로 프로세서로 부터 펄스의 주기정보를 갖고 있는 주기정보 레지스터와; 펄스폭 변조 동작을 전반적으로 제어하는 제어부와; 상기 제어부의 제어신호에 의해 펄스 한 주기의 길이를 카운트하는 카운터와; 상기 폭정보 레지스터, 카운터 및 주기정보 레지스터에 저장된 값을 입력 받아 비교하여 같으면 위상반전 제어신호를 출력하는 비교부와; 상기 비교부에서 출력되는 위상반전 제어신호에 의해 펄스의 위상을 반전시켜 출력하는 펄스출력부로 구성된 펄스폭 변조 장치에 있어서, 상기 제어부로 부터 펄스폭 정보를 입력받아 상기 카운터 및 비교부의 셀을 마스크 또는 디져블 시키는 폭정보 디코더를 더 포함하여 상기 폭정보 디코더에 의해 폭정보에 따라 카운터 및 비교부의 셀을 마스크 또는 디져블시킴으로써, 폭정보에 따라 그에 맞는 비트수의 카운터 및 비교부로 동작하게 되어 전력소모를 줄일 수 있도록 하는 효과가 있다.The present invention relates to a pulse width modulation apparatus. In a conventional apparatus, even in a pulse width modulation signal having a low duty cycle, the N bits must be counted in the counter of the N bits, and the width of the N bits and the entire N bits in the comparator. Since there is a problem in that the power consumption is increased by comparing the count value of. Accordingly, the present invention provides a width information register having width information of a signal to be pulse width modulated from a microprocessor; A period information register having period information of pulses from the microprocessor; A controller for controlling the pulse width modulation operation in general; A counter for counting the length of one pulse period by the control signal of the controller; A comparator for receiving and comparing the values stored in the width information register, the counter and the period information register and outputting a phase inversion control signal if they are equal to each other; A pulse width modulation device comprising a pulse output unit for inverting and outputting a phase of a pulse by a phase inversion control signal output from the comparator, the pulse width information being input from the controller to mask the cells of the counter and the comparator; The width information decoder further includes a dimmable width information decoder, and masks or deactivates the cells of the counter and the comparator according to the width information by the width information decoder, thereby operating as a counter and a comparator having a bit number corresponding to the width information. It is effective to reduce the

Description

Pulse width modulator

본 발명은 펄스폭 변조 장치에 관한 것으로, 특히 소리 발생용 펄스폭 변조 장치에서 펄스폭의 길이에 따라 카운터 동작과 비교동작을 줄여 전류 소비가 적게되도록 하는 펄스폭 변조 장치에 관한 것이다.The present invention relates to a pulse width modulator, and more particularly, to a pulse width modulator for reducing current consumption by reducing counter operation and comparison operation according to a pulse width length in a pulse width modulator for sound generation.

도1은 종래 펄스폭 변조 장치의 구성도로서, 이에 도시된 바와 같이 마이크로 프로세서(미도시)로 부터 펄스폭 변조할 신호의 폭정보를 갖고 있는 폭정보 레지스터(1)와; 상기 마이크로 프로세서로 부터 펄스의 주기정보를 갖고 있는 주기정보 레지스터(2)와; 펄스폭 변조 동작을 전반적으로 제어하는 제어부(3)와; 상기 제어부의 인에이블신호에 의해 펄스 한 주기의 길이를 카운트하는 N비트의 카운터(4)와; 상기 폭정보 레지스터(1), 카운터(4) 및 주기정보 레지스터(2)에 저장된 값을 입력 받아 비교하여 같으면 위상반전 제어신호를 출력하는 N비트의 비교부(5)와; 상기 비교부(5)에서 출력되는 위상반전 제어신호에 의해 펄스의 위상을 반전시켜 출력하는 펄스출력부(6)로 구성되는 종래 장치의 동작 및 작용을 설명하면 다음과 같다.1 is a configuration diagram of a conventional pulse width modulation apparatus, and as shown therein, a width information register 1 having width information of a signal to be pulse width modulated from a microprocessor (not shown); A period information register (2) having period information of pulses from the microprocessor; A controller 3 for controlling the pulse width modulation operation in general; A N-bit counter (4) for counting the length of one pulse period by the enable signal of the controller; An N-bit comparator (5) for receiving and comparing the values stored in the width information register (1), the counter (4) and the period information register (2) and outputting a phase inversion control signal if they are equal to each other; Referring to the operation and operation of the conventional apparatus comprising a pulse output unit 6 for inverting and outputting the phase of the pulse by the phase inversion control signal output from the comparison unit 5 as follows.

마이크로 프로세서(미도시)로 부터 펄스의 폭과 주기의 정보를 각각 폭정보 레지스터(1)와 주기정보 레지스터(2)에 입력시키고, 제어부(3)를 통하여 카운터(4)에 인에이블신호를 출력하면 상기 카운터(4)는 카운트를 시작하게 되고, 비교부(5)는 상기 카운터(5)에서 카운트되는 값과 상기 폭정보 레지스터(1)에 저장되어 있는 값을 계속 비교하여 그 값이 같으면 위상반전 제어신호를 펄스출력부(6)에 출력하고, 상기 펄스출력부(6)는 현재 출력되고 있는 펄스의 위상을 바꾼다. 즉, 현재 '로우'의 위상을 출력하고 있는 상태에서 상기 비교부(5)에서 출력되는 위상반전 제어신호를 입력받으면 '하이'의 위상으로 바꾸어 출력하게 되고, 계속해서 주기정보 레지스터(2)에 저장되어 있는 값과 상기 카운터(4)의 카운트값을 비교하여 같아지는 시점에서 위상반전 제어신호를 출력하면, 상기 펄스출력부(6)는 다시한번 위상을 반전시켜 출력하게 됨으로써 한 주기의 펄스폭 변조된 펄스를 출력하게 되며, 또한 상기 펄스출력부(6)는 상기 제어부(3)의 제어신호에 의해 필요에 따라 출력이 정지되거나 주기를 바꾸게 된다.The pulse width and the period information are inputted from the microprocessor (not shown) into the width information register 1 and the period information register 2, respectively, and the enable signal is output to the counter 4 through the control unit 3. When the counter 4 starts counting, the comparator 5 continuously compares the value counted by the counter 5 with the value stored in the width information register 1, and if the value is the same, phase The inversion control signal is output to the pulse output section 6, and the pulse output section 6 changes the phase of the pulse currently being output. That is, when the phase inversion control signal output from the comparator 5 is input while the phase of the current 'low' is being output, the phase shift control outputs the phase change to the high phase. When the stored value and the count value of the counter 4 are compared and the phase inversion control signal is output at the same time point, the pulse output unit 6 inverts the phase again and outputs the pulse width of one cycle. The modulated pulse is output, and the pulse output unit 6 stops the output or changes the cycle as necessary by the control signal of the controller 3.

그러나, 상기 종래의 장치에 있어서는 듀티 사이클(Duty Cycle)이 낮은 펄스폭 변조 신호에서도 N비트의 카운터에서 N비트 전부를 카운팅을 해야하고, 비교부에서 N비트의 폭과 N비트 전체의 카운트값을 비교하기 때문에 그만큼 전력 소모가 많아지게 되는 문제점이 있었다.However, in the conventional apparatus, even in a pulse width modulated signal having a low duty cycle, the N bit counter should count all the N bits, and the comparator determines the N bit width and the count value of the entire N bits. There is a problem in that the power consumption is increased that much.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 폭정보에 따라 카운터 및 비교부의 셀을 마스크(Mask) 또는 디져블(Disable)시킴으로써, 폭정보에 따라 그에 맞는 비트수의 카운터 및 비교부로 동작하게 되어 전력소모를 줄일 수 있도록 하는 펄스폭 변조 장치를 제공 하는데 그 목적이 있다.Accordingly, the present invention was created to solve the above-mentioned conventional problems, and by masking or disabling the cells of the counter and the comparator according to the width information, the number of bits corresponding to the width information can be adjusted. It is an object of the present invention to provide a pulse width modulation device that operates as a counter and a comparison unit to reduce power consumption.

도1은 종래의 펄스폭 변조 장치의 구성도.1 is a block diagram of a conventional pulse width modulation device.

도2는 본 발명에 의한 펄스폭 변조 장치의 구성도.2 is a block diagram of a pulse width modulation device according to the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10 : 폭정보 디코더10: width information decoder

이와 같은 목적을 달성하기 위한 본 발명의 구성은, 마이크로 프로세서(미도시)로 부터 펄스폭 변조할 신호의 폭정보를 갖고 있는 폭정보 레지스터와; 상기 마이크로 프로세서로 부터 펄스의 주기정보를 갖고 있는 주기정보 레지스터와; 펄스폭 변조 동작을 전반적으로 제어하는 제어부와; 상기 제어부의 제어신호에 의해 펄스 한 주기의 길이를 카운트하는 N비트의 카운터와; 상기 폭정보 레지스터, 카운터 및 주기정보 레지스터에 저장된 값을 입력 받아 비교하여 같으면 위상반전 제어신호를 출력하는 N비트의 비교부와; 상기 비교부에서 출력되는 위상반전 제어신호에 의해 펄스의 위상을 반전시켜 출력하고, 또한 상기 제어부의 제어신호에 의해 출력을 정지하거나 주기를 바꾸어 출력하는 펄스출력부로 구성된 펄스폭 변조 장치에 있어서, 상기 제어부로 부터 펄스폭 정보를 입력받아 상기 카운터 및 비교부의 셀을 마스크 또는 디져블 시키는 폭정보 디코더를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.A configuration of the present invention for achieving the above object comprises: a width information register having width information of a signal to be pulse-width modulated from a microprocessor (not shown); A period information register having period information of pulses from the microprocessor; A controller for controlling the pulse width modulation operation in general; A N-bit counter for counting the length of one pulse period by the control signal of the controller; An N-bit comparator for receiving and comparing the values stored in the width information register, the counter and the period information register and outputting a phase inversion control signal if they are equal to each other; A pulse width modulation device comprising a pulse output unit for inverting and outputting a phase of a pulse by a phase inversion control signal output from the comparison unit, and outputting the output by changing a period or stopping the output by a control signal of the control unit. It is achieved by further comprising a width information decoder for receiving the pulse width information from the control unit to mask or deserialize the cell of the counter and the comparator, which will be described in detail with reference to the accompanying drawings. As follows.

도2는 본 발명 펄스폭 변조 장치의 구성도로서, 이에 도시한 바와 같이 마이크로 프로세서(미도시)로 부터 펄스폭 변조할 신호의 폭정보를 갖고 있는 폭정보 레지스터(1)와; 상기 마이크로 프로세서로 부터 펄스의 주기정보를 갖고 있는 주기정보 레지스터(2)와; 펄스폭 변조 동작을 전반적으로 제어하는 제어부(3)와; 상기 제어부의 인에이블신호에 의해 펄스 한 주기의 길이를 카운트하는 카운터(4)와; 상기 폭정보 레지스터(1), 카운터(4) 및 주기정보 레지스터(2)에 저장된 값을 입력 받아 비교하여 같으면 위상반전 제어신호를 출력하는 비교부(5)와; 상기 비교부(5)에서 출력되는 위상반전 제어신호에 의해 펄스의 위상을 반전시켜 출력하고, 또한 상기 제어부의 제어신호에 의해 출력을 정지하거나 주기를 바꾸어 출력하는 펄스출력부(6)로 구성된 펄스폭 변조 장치에 있어서, 상기 제어부(3)로 부터 펄스폭 정보를 입력받아 상기 카운터(4) 및 비교부(5)의 셀을 마스크 또는 디져블 시키는 폭정보 디코더(10)를 더 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.Fig. 2 is a configuration diagram of the pulse width modulation device of the present invention, and as shown therein, a width information register 1 having width information of a signal to be pulse width modulated from a microprocessor (not shown); A period information register (2) having period information of pulses from the microprocessor; A controller 3 for controlling the pulse width modulation operation in general; A counter (4) for counting a length of one pulse period by an enable signal of the controller; A comparator (5) for receiving and comparing the values stored in the width information register (1), the counter (4) and the period information register (2) and outputting a phase inversion control signal if they are equal to each other; The pulse composed of a pulse output unit 6 for inverting the phase of the pulse by the phase inversion control signal output from the comparator 5 and outputting the output by changing the period or stopping the output by the control signal of the controller. The width modulation apparatus further includes a width information decoder 10 which receives pulse width information from the controller 3 and masks or deactivates the cells of the counter 4 and the comparator 5. The operation and operation of the present invention configured as described above will be described.

마이크로 프로세서(미도시)로 부터 펄스의 폭과 주기의 정보를 각각 폭정보 레지스터(1)와 주기정보 레지스터(2)에 입력시키는데, 좀더 구체적인 설명을 위해 카운터와 비교부가 16비트용이라고 가정을 하면 폭정보에 따라 상기 카운터(4)와 비교부(5)의 마스크 신호를 제어부(3)를 통하여 폭정보 디코더(10)에 입력시키면, 상기 폭정보 디코더(10)는 16비트용 마스크 데이터를 하기의 표 1과 같이 생성하게 된다.The width and period information of the pulse from the microprocessor (not shown) is input to the width information register 1 and the period information register 2, respectively. For a more detailed description, assume that the counter and the comparator are for 16 bits. When the mask signal of the counter 4 and the comparator 5 is input to the width information decoder 10 through the control unit 3 according to the width information, the width information decoder 10 performs 16-bit mask data. It will be generated as shown in Table 1.

M₃M₂M₁M₀ M ₃ M ₂ M ₁ M ₀ C₁₅C₁₄C₁₃C₁₂······C₀ _{_{_{_{C 15 C 14 C 13 C 12}}}} ······ C 0 0 0 0 00 0 0 10 0 1 00 1 0 0::1 1 1 10 0 0 00 0 0 10 0 1 00 1 0 0 :: 1 1 1 1 1 0 0 0 ······ 01 1 0 0 ······ 01 1 1 0 ······ 01 1 1 1 ······ 0::1 1 1 1 ······ 101 1 0 0 ... 1 0 1 0 1 0 1 1 1 1 0 ··· One

(여기서 M_N: 폭정보 디코더의 비트, C_N: 카운터 및 비교부의 비트를 나타낸다.)(Where M _N : bits of the width information decoder, C _N : counter and bit of the comparator).

상기와 같이 생성된 마스크 데이터(C₁₅C₁₄C₁₃C₁₂······C₀)는 카운터(4) 및 비교부(5)와 앤딩되어 카운터(4)와 비교부(5)의 셀을 마스크 또는 디져블 시킴으로써 펄스폭 정보에 따라 적당한 비트수의 카운터 및 비교부로 동작하게 되고, 상기 비교부(5)에서 출력된 위상반전 제어신호에 의해 펄스출력부(6)에서 출력되는 펄스의 위상이 바뀌게 되는데, 일단 펄스폭 정보에 따라 비교부(5)가 세트되면, 16비트 카운터(4)의 동작은 멈추고 펄스출력부(6)는 현재값을 주기가 끝날때까지 계속 유지시켜 주게 된다.Of the mask data _{_{_{(C 15 C 14 C 13 C}}} 12 ······ C 0) the counter 4 and the comparison unit is Ending and 5, the counter 4 and the comparison unit (5) produced as described above By masking or dimming the cell, the cell operates as a counter and a comparator having an appropriate number of bits according to the pulse width information. The phase is changed. Once the comparator 5 is set according to the pulse width information, the operation of the 16-bit counter 4 is stopped and the pulse output part 6 keeps the current value until the end of the cycle. .

이상에서 설명한 바와 같이 본 발명 펄스폭 변조 장치는 폭정보에 따라 카운터 및 비교부의 셀을 마스크 또는 디져블시킴으로써, 폭정보에 따라 그에 맞는 비트수의 카운터 및 비교부로 동작하게 되어 전력소모를 줄일 수 있도록 하는 효과가 있다.As described above, the pulse width modulator of the present invention masks or deactivates the cells of the counter and the comparator according to the width information, thereby acting as a counter and the comparator with the corresponding number of bits according to the width information, thereby reducing power consumption. It is effective.

Claims

A width information register having width information of a signal to be pulse-width modulated from the microprocessor; A period information register having period information of pulses from the microprocessor; A controller for controlling the pulse width modulation operation in general; A counter for counting the length of one pulse period by the control signal of the controller; A comparator for receiving and comparing the values stored in the width information register, the counter and the period information register and outputting a phase inversion control signal if they are equal to each other; A pulse width modulation device comprising a pulse output unit for inverting and outputting a phase of a pulse by a phase inversion control signal output from the comparison unit, and outputting the output by changing a period or stopping the output by a control signal of the control unit. And a width information decoder configured to receive pulse width information from a control unit and mask or deserialize the cells of the counter and the comparator.