KR19990069109A - Silicon film formation method having hemispherical grain - Google Patents

Silicon film formation method having hemispherical grain Download PDF

Info

Publication number
KR19990069109A
KR19990069109A KR1019980003145A KR19980003145A KR19990069109A KR 19990069109 A KR19990069109 A KR 19990069109A KR 1019980003145 A KR1019980003145 A KR 1019980003145A KR 19980003145 A KR19980003145 A KR 19980003145A KR 19990069109 A KR19990069109 A KR 19990069109A
Authority
KR
South Korea
Prior art keywords
temperature
vertical tube
silicon film
silicon
wafer
Prior art date
Application number
KR1019980003145A
Other languages
Korean (ko)
Inventor
임백균
김의석
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980003145A priority Critical patent/KR19990069109A/en
Publication of KR19990069109A publication Critical patent/KR19990069109A/en

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반구형 그레인을 갖는 실리콘막 형성방법에 관한 것으로, 하부의 개구부를 통하여 웨이퍼가 로딩되거나 언로딩되는 수직형 튜브를 사용하여 HSG 실리콘막을 형성하는 방법을 개시한다. 이 방법은 500℃ 이하의 대기 온도(idle temperature)로 가열된 수직형 튜브 내에 비정질 실리콘막 패턴이 표면에 형성된 복수의 웨이퍼를 로딩시킴과 동시에 수직형 튜브의 온도를 대기 온도보다 높은 공정 온도로 상승시키고, 공정 온도로 가열된 수직형 튜브 내에 실리콘 소스 가스를 주입시키어 비정질 실리콘막 패턴 표면에 복수의 실리콘 핵을 형성하고, 실리콘 소스 가스를 차단시킨 상태에서 복수의 실리콘 핵을 성장시키는 것을 특징으로 한다.The present invention relates to a method for forming a silicon film having hemispherical grains, and discloses a method for forming an HSG silicon film using a vertical tube in which a wafer is loaded or unloaded through an opening in a lower part thereof. This method loads a plurality of wafers formed on the surface of an amorphous silicon film pattern in a vertical tube heated to an idle temperature of 500 ° C. or lower, while simultaneously raising the temperature of the vertical tube to a process temperature higher than the ambient temperature. And the silicon source gas is injected into the vertical tube heated to the process temperature to form a plurality of silicon nuclei on the surface of the amorphous silicon film pattern, and the plurality of silicon nuclei are grown while the silicon source gas is blocked. .

Description

반구형 그레인을 갖는 실리콘막 형성방법Silicon film formation method having hemispherical grain

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반구형 그레인을 갖는 실리콘막(hemi-spherical grain silicon layer; 이하 "HSG 실리콘막"이라 한다)을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a hemi-spherical grain silicon layer (hereinafter referred to as an "HSG silicon film").

반도체소자 중에 DRAM과 같은 반도체 기억소자는 단위 셀이 하나의 셀 커패시터와 하나의 억세스 트랜지스터로 구성된다. DRAM 셀은 셀 커패시터의 용량이 클수록 우수한 특성을 보인다. 따라서, 제한된 면적 내에 큰 용량을 갖는 셀 커패시터를 제작하기 위한 노력이 지속적으로 행해지고 있다. 셀 커패시터의 용량을 증가시키는 방법에는 여러 가지가 있으며, 그 중에 전극의 표면적을 증가시키는 방법으로 HSG 실리콘막을 형성하는 방법이 제안된 바 있다. HSG 실리콘막은 반구형의 그레인들로 이루어진 실리콘막이며, HSG 실리콘막을 스토리지 전극의 표면에 형성함으로써 스토리지 전극의 표면적을 증가시킬 수 있다. 이러한 HSG 실리콘막을 형성하는 방법에는 크게 두 가지가 있으며, 하나는 한 장의 웨이퍼씩 처리하는 매엽식 공정이고 다른 하나는 여러장의 웨이퍼를 한번에 처리하는 배치(batch)형 공정이다. 배치형 공정은 매엽식 공정에 비하여 각 웨이퍼별 균일도 및 웨이퍼 내의 균일도가 불량한 반면에 생산성이 우수한 장점이 있다.Among semiconductor devices, semiconductor memory devices such as DRAMs have a unit cell composed of one cell capacitor and one access transistor. DRAM cells show better characteristics as the capacity of the cell capacitor increases. Therefore, efforts have been made to fabricate cell capacitors having a large capacity within a limited area. There are various methods of increasing the capacity of the cell capacitor, and among them, a method of forming an HSG silicon film has been proposed as a method of increasing the surface area of an electrode. The HSG silicon film is a silicon film made of hemispherical grains, and the surface area of the storage electrode can be increased by forming the HSG silicon film on the surface of the storage electrode. There are two methods for forming such an HSG silicon film. One is a single sheet process which processes one wafer one by one, and the other is a batch process which processes several wafers at once. Batch-type process has the advantage of excellent productivity while the uniformity of each wafer and uniformity in the wafer is poor compared to the single sheet process.

배치형 공정에 대한 종래의 HSG 실리콘막 형성방법은 약 565℃의 온도로 조절된 수직형 튜브 내에 여러장의 웨이퍼가 담겨진 보우트를 상승시키어 튜브 내에 웨이퍼를 로딩시키는 단계와, 웨이퍼가 로딩된 튜브 내에 실리콘 소스가스를 주입하여 웨이퍼 표면에 실리콘 핵을 형성하는 시딩(seeding) 단계와, 상기 실리콘 핵을 성장시키는 어닐링 단계와, 상기 보우트를 하강시키어 웨이퍼를 언로딩시키는 단계를 포함한다. 이때, 상기한 웨이퍼 로딩 단계, 시딩 단계, 어닐링 단계 및 언로딩 단계 등은 모두 동일한 온도, 즉 565℃에서 실시된다. 그리고, 상기 웨이퍼 상에는 비정질 실리콘막으로 형성된 스토리지 전극 패턴들이 존재한다. 따라서, 웨이퍼를 로딩시킬 때 스토리지 전극 패턴 표면에 자연산화막이 쉽게 형성되므로 실리콘 핵이 균일하게 형성되지 않는 문제점이 있다. 또한, 565℃의 높은 온도로 조절된 튜브 내에 웨이퍼가 로딩되므로 비정질 실리콘막으로 형성된 스토리지 전극 패턴들의 결정화가 쉽게 이루어진다. 따라서, 어닐링 단계시 스토리지 전극 패턴으로부터 실리콘원자가 공급되지 않으므로 실리콘 핵이 성장되지 않는 문제점이 있다. 또한, 하나의 튜브 내에 여러장의 웨이퍼가 로딩된 상태에서 HSG 실리콘막을 형성하므로 튜브의 위치에 따라 HSG 실리콘막이 국부적으로 형성되지 않는 문제점이 발생할 수 있다. 특히, 보우트에 웨이퍼를 담을 때 웨이퍼는 보우트의 아래부분부터 차례로 담겨진다. 이때, 보우트의 하부에 담긴 웨이퍼 표면에는 상부에 담긴 웨이퍼 표면에 비하여 두꺼운 자연산화막이 형성된다. 이는, 565℃의 높은 온도로 가열된 보우트의 하부에 담겨진 웨이퍼가 가장 오랜 시간동안 고온에서 존재하기 때문이다. 한편, 보우트에 웨이퍼를 담을 때 보우트의 위 부분부터 담으면, 오히려 보우트의 상부 및 하부에 담기는 웨이퍼들의 표면에 형성되는 자연산화막의 두께 균일도가 더욱 나빠진다. 이는, 565℃의 고온으로 유지되는 튜브와 보우트의 상부가 가깝게 위치하기 때문이다. 따라서, 튜브 내에 로딩되는 여러 장의 웨이퍼들의 표면에 모두 균일한 자연산화막을 형성하기가 어렵다.A conventional HSG silicon film formation method for a batch process involves raising a boat containing several wafers in a vertical tube controlled at a temperature of about 565 ° C. to load the wafer into the tube and then placing the silicon in the tube loaded wafer. A seeding step of injecting a source gas to form a silicon nucleus on the wafer surface, an annealing step of growing the silicon nucleus, and lowering the boat to unload the wafer. In this case, the wafer loading step, seeding step, annealing step and unloading step are all performed at the same temperature, that is, 565 ° C. In addition, storage electrode patterns formed of an amorphous silicon layer exist on the wafer. Therefore, the silicon oxide is not uniformly formed because the natural oxide film is easily formed on the surface of the storage electrode pattern when loading the wafer. In addition, since the wafer is loaded into a tube adjusted to a high temperature of 565 ° C., crystallization of the storage electrode patterns formed of the amorphous silicon film is easily performed. Therefore, since silicon atoms are not supplied from the storage electrode pattern during the annealing step, there is a problem that the silicon nucleus is not grown. In addition, since the HSG silicon film is formed in a state where a plurality of wafers are loaded in one tube, a problem may occur in that the HSG silicon film is not locally formed according to the position of the tube. In particular, when the wafer is placed in the boat, the wafer is loaded in turn from the bottom of the boat. At this time, a thicker natural oxide film is formed on the wafer surface contained in the lower part of the boat than in the wafer surface contained in the upper part. This is because the wafer contained in the bottom of the boat heated to a high temperature of 565 ° C. is present at a high temperature for the longest time. On the other hand, when the wafer is contained in the boat from the upper portion of the boat, rather than the thickness uniformity of the natural oxide film formed on the surface of the wafer contained in the upper and lower portion of the boat is worse. This is because the tube and the top of the boat, which are kept at a high temperature of 565 ° C, are located close to each other. Therefore, it is difficult to form a uniform natural oxide film on all surfaces of the wafers loaded in the tube.

상술한 바와 같이 종래의 HSG 실리콘막 형성방법은 웨이퍼 별로 균일한 HSG 실리콘막을 형성하기 어려울 뿐만 아니라 국부적으로 HSG 실리콘막이 형성되지 않는 문제점이 있다.As described above, the conventional HSG silicon film forming method is not only difficult to form a uniform HSG silicon film for each wafer, but also has a problem in that the HSG silicon film is not locally formed.

본 발명의 목적은 하나의 스토리지 전극 패턴의 표면은 물론, 한 장의 웨이퍼 전체 및 튜브 내에 로딩된 모든 웨이퍼에 걸쳐서 결함을 최소화시킬 수 있는 HSG 실리콘막 형성방법을 제공하는 데 있다.It is an object of the present invention to provide a HSG silicon film formation method capable of minimizing defects not only on the surface of one storage electrode pattern, but also on one wafer as a whole and all wafers loaded in a tube.

도 1은 본 발명에 사용되는 반구형 그레인을 갖는 실리콘막의 증착장비의 개략도이다.1 is a schematic diagram of a deposition apparatus for a silicon film having hemispherical grains used in the present invention.

도 2는 도 1의 공정모듈을 자세하게 도시한 개략도이다.2 is a schematic diagram showing in detail the process module of FIG.

도 3은 본 발명에 따른 반구형 그레인을 갖는 실리콘막을 형성하기 위한 공정 레서피이다.3 is a process recipe for forming a silicon film having hemispherical grains according to the present invention.

상기 목적을 달성하기 위하여 본 발명은 하부를 통하여 웨이퍼가 로딩되거나 언로딩되는 수직형 튜브를 사용하여 HSG 실리콘막을 형성하는 방법에 있어서, 500℃ 이하의 대기 온도(idle temperature)로 가열된 상기 수직형 튜브 내에 비정질 실리콘막 패턴이 표면에 형성된 복수의 웨이퍼를 로딩시킴과 동시에 상기 수직형 튜브의 온도를 상기 대기 온도보다 높은 공정 온도로 상승시키는 단계와, 상기 공정 온도로 가열된 수직형 튜브 내에 실리콘 소스 가스를 주입시키어 상기 비정질 실리콘막 패턴 표면에 복수의 실리콘 핵을 형성하는 단계와, 상기 실리콘 소스 가스를 차단시킨 상태에서 상기 복수의 실리콘 핵을 성장시키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for forming an HSG silicon film using a vertical tube in which a wafer is loaded or unloaded through a lower portion, wherein the vertical type is heated to an idle temperature of 500 ° C. or less. Raising the temperature of the vertical tube to a process temperature higher than the ambient temperature while simultaneously loading a plurality of wafers formed on the surface with an amorphous silicon film pattern in the tube; and a silicon source in the vertical tube heated to the process temperature. And injecting a gas to form a plurality of silicon nuclei on the surface of the amorphous silicon film pattern, and growing the plurality of silicon nuclei while the silicon source gas is blocked.

이하, 첨부한 도면을 참조하여 본 발명의 바람직할 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 사용되는 HSG 실리콘막의 증착장비의 개략도이다.Figure 1 is a schematic diagram of the deposition equipment of the HSG silicon film used in the present invention.

도 1을 참조하면, HSG 실리콘막 증착장비는 소정의 공정이 진행되어질 웨이퍼가 담긴 카셋트가 놓여지는 제1 카셋트 모듈(CM1)과, 소정의 공정이 완료된 웨이퍼를 담는 카셋트가 놓여지는 제2 카셋트 모듈(CM2)과, 상기 제1 카셋트 모듈(CM1)의 웨이퍼들을 공정 모듈(PM)로 전송시키는 전송 모듈(TM)로 구성된다. 상기 전송 모듈(TM)은 공정 모듈(PM)로부터 소정의 공정이 완료된 웨이퍼들을 상기 제2 카셋트 모듈(CM2)로 전송시키는 역할도 한다.Referring to FIG. 1, the HSG silicon film deposition apparatus includes a first cassette module CM1 in which a cassette containing a wafer to be subjected to a predetermined process is placed, and a second cassette module in which a cassette containing a wafer at which a predetermined process is completed is placed. And a transfer module TM for transferring the wafers of the first cassette module CM1 to the process module PM. The transfer module TM may also transfer wafers having a predetermined process from the process module PM to the second cassette module CM2.

도 2는 상기 도 1의 공정 모듈(PM)을 자세하게 도시한 개략도이다.FIG. 2 is a schematic view showing the process module PM of FIG. 1 in detail.

도 2를 참조하면, 공정 모듈(PM)은 하부가 개구된 수직형 튜브(TB)와, 상기 수직형 튜브(TB)의 측벽 외부를 감싸고 수직형 튜브(TB)의 온도를 조절하기 위한 복수의 코일(C)과, 상기 수직형 튜브(TB)의 개구부를 통하여 복수의 웨이퍼(W)를 로딩시키거나 언로딩시키기 위한 보우트(B)로 구성된다. 상기 수직형 튜브(TB)의 상부에는 수직형 튜브(TB) 내부로 소정의 가스, 예컨대 사일레인 가스와 같은 실리콘 소스 가스를 주입시키기 위한 가스 주입관(I)이 설치되어 있고, 상기 수직형 튜브(TB)의 하부에는 수직형 튜브(TB) 내로 주입된 실리콘 소스 가스 및 수직형 튜브(T) 내의 공기를 배출시키기 위한 가스 배출관(O)이 설치되어 있다. 상기 보우트(B) 내에 담긴 복수의 웨이퍼(W)는 보우트(B)를 상/하로 이동시킴으로써 수직형 튜브(TB) 내로 로딩되거나 언로딩된다. 상기 코일들(C)은 수직형 튜브(TB)의 위치에따라 구분되는 데, 바람직하게는 상부 코일(T), 중상부 코일(MT), 중하부 코일(MB), 및 하부 코일(B)로 구분된다.Referring to FIG. 2, the process module PM may include a plurality of vertical tubes TB having a lower opening and surrounding the outside of the side wall of the vertical tube TB and adjusting a temperature of the vertical tube TB. A coil C and a boat B for loading or unloading the plurality of wafers W through the opening of the vertical tube TB. The upper part of the vertical tube (TB) is provided with a gas injection tube (I) for injecting a predetermined gas, for example, silicon source gas, such as a silane gas, into the vertical tube (TB), the vertical tube The lower part of the TB is provided with a gas discharge tube O for discharging the silicon source gas injected into the vertical tube TB and the air in the vertical tube T. The plurality of wafers W contained in the boat B are loaded or unloaded into the vertical tube TB by moving the boat B up and down. The coils C are classified according to the position of the vertical tube TB. Preferably, the upper coils T, the upper middle coil MT, the lower middle coil MB, and the lower coil B are disposed. Separated by.

도 3은 본 발명에 따른 HSG 실리콘막을 형성하는 방법을 설명하기 위한 공정 레서피이다.3 is a process recipe for explaining a method of forming an HSG silicon film according to the present invention.

도 1, 도 2, 및 도 3을 참조하여 본 발명에 따른 HSG 실리콘막을 형성하는 방법을 설명하기로 한다. 먼저, 반도체 웨이퍼 상에 비정질 실리콘막으로 이루어진 스토리지 전극 패턴을 형성하고, 상기 스토리지 전극 패턴이 형성된 복수의 반도체 웨이퍼를 웨이퍼 카셋트에 담는다. 다음에, 상기 스토리지 전극 패턴이 형성된 복수의 반도체 웨이퍼가 담긴 웨이퍼 카셋트를 제1 카셋트 모듈(CM1)로 이동시킨다. 계속해서, 상기 공정 모듈(PM)의 수직형 튜브(TB)를 500℃ 이하의 대기온도(Ti; idle temperature), 예컨대 480℃의 온도로 가열시키고 수직형 튜브(TB) 내부에 실리콘 소스 가스, 예컨대 사일레인 가스를 주입시키는 예비코팅 단계를 실시한다(1). 그리고, 상기 수직형 튜브(TB) 내의 보우트(B)를 하강시키고, 상기 제1 카셋트 모듈(CM1)의 반도체 웨이퍼들(W)을 상기 전송모듈(TM)을 통하여 보우트(B)의 각 슬롯에 장착시킨다(3). 이때, 반도체 웨이퍼(W)들은 히팅 코일(C)에 의해 지속적으로 가열되고 있는 수직형 튜브(TB)로부터 가장 멀리 위치하는 부분인 보우트(B)의 맨 아래의 슬롯부터 채워지도록 전송된다. 이는, 보우트(B)의 각 슬롯에 채워지는 모든 반도체 웨이퍼들의 표면에 자연산화막이 형성되는 현상을 최대한 억제시키기 위함이다.A method of forming an HSG silicon film according to the present invention will be described with reference to FIGS. 1, 2, and 3. First, a storage electrode pattern made of an amorphous silicon film is formed on a semiconductor wafer, and a plurality of semiconductor wafers on which the storage electrode pattern is formed are contained in a wafer cassette. Next, the wafer cassette containing the plurality of semiconductor wafers on which the storage electrode pattern is formed is moved to the first cassette module CM1. Subsequently, the vertical tube TB of the process module PM is heated to an idle temperature (Ti) of 500 ° C. or less, for example, a temperature of 480 ° C., and a silicon source gas inside the vertical tube TB, For example, a precoating step of injecting a silane gas is performed (1). Then, the boat B in the vertical tube TB is lowered, and the semiconductor wafers W of the first cassette module CM1 are transferred to the slots of the boat B through the transfer module TM. (3). At this time, the semiconductor wafers W are transferred to be filled from the bottom slot of the boat B, which is the part located farthest from the vertical tube TB continuously being heated by the heating coil C. This is to minimize the phenomenon that a natural oxide film is formed on the surfaces of all the semiconductor wafers filled in each slot of the boat B. FIG.

보우트(B)에 복수의 반도체 웨이퍼들(W)이 모두 장착되면, 보우트(B)를 상승시키어 수직형 튜브(TB) 내부로 반도체 웨이퍼들(W)을 로딩시킴과 동시에, 수직형 튜브(TB)의 온도를 대기 온도(Ti)보다 높은 공정 온도(Tp)로 상승시킨다(5). 이때, 상기 공정 온도(Tp)는 수직형 튜브(TB)의 위치에따라 서로 다르게 조절하는 것이 바람직하다. 예를 들면, 수직형 튜브(TB)의 상부영역을 둘러싸는 히팅코일(T), 중상부 영역을 둘러싸는 히팅코일(MT), 중하부 영역을 둘러싸는 히팅코일(MB), 하부 영역을 둘러싸는 히팅코일(B)을 독립적으로 제어함으로써, 수직형 튜브(TB)의 상부 영역, 중상부 영역, 중하부 영역 및 하부 영역이 각각 565℃, 565℃, 566℃ 및 568℃의 온도로 가열시키는 것이 바람직하다. 상기한 온도 프로파일은 도 2에 보여진 공정 모듈(PM)의 구조에 적합하도록 설정된 것이다. 따라서, 수직형 튜브(TB)의 구조에따라 온도 프로파일은 변경될 수도 있다. 상기 온도 프로파일에 있어서, 수직형 튜브(TB)의 하부 온도를 가장 높게 설정하는 이유는 보우트(B)의 하부에 위치하는 반도체 웨이퍼(W)의 스토리지 전극 패턴 표면에 형성되는 자연산화막이 보우트(B)의 상부에 위치하는 반도체 웨이퍼(W)의 스토리지 전극 패턴 표면에 형성되는 자연산화막보다 두껍게 형성되기 때문이다. 이는, 상기한 바와 같이 반도체 웨이퍼들(W)을 보우트(B)의 맨 아래의 슬롯부터 채워지도록 전송시킬지라도, 보우트(B)의 하부에 위치하는 반도체 웨이퍼(W)가 대기온도(Ti)로 가열된 보우트(B)와 가장 오래 접촉하고 있기 때문이다. 따라서, 후속의 시딩 단계 및 어닐링 단계에서 보우트(B)의 하부에 위치하는 반도체 웨이퍼(W)에 좀 더 많은 에너지를 부여하여 보우트(B) 내의 모든 반도체 웨이퍼(W) 상에 균일한 실리콘 핵 형성 및 실리콘 핵의 성장을 도모하기 위함이다.When the plurality of semiconductor wafers W are mounted on the boat B, the boat B is raised to load the semiconductor wafers W into the vertical tube TB, and at the same time, the vertical tube TB ) Is raised to a process temperature Tp higher than the atmospheric temperature Ti (5). In this case, the process temperature (Tp) is preferably adjusted differently depending on the position of the vertical tube (TB). For example, the heating coil T surrounding the upper region of the vertical tube TB, the heating coil MT surrounding the upper middle region, the heating coil MB surrounding the lower middle region, and surrounding the lower region. By independently controlling the heating coil B, the upper region, the upper region, the lower region and the lower region of the vertical tube TB are heated to temperatures of 565 ° C, 565 ° C, 566 ° C and 568 ° C, respectively. It is preferable. The above temperature profile is set to be suitable for the structure of the process module PM shown in FIG. 2. Therefore, the temperature profile may be changed according to the structure of the vertical tube TB. In the temperature profile, the reason why the lower temperature of the vertical tube TB is set to be the highest is that the natural oxide film formed on the surface of the storage electrode pattern of the semiconductor wafer W positioned below the boat B is the boat B. This is because it is formed thicker than the natural oxide film formed on the surface of the storage electrode pattern of the semiconductor wafer (W) positioned on the upper side of). This transfers the semiconductor wafers W to be filled from the bottom slot of the boat B as described above, so that the semiconductor wafer W located below the boat B is brought to the atmospheric temperature Ti. This is because it is in contact with the heated boat B for the longest time. Thus, in subsequent seeding and annealing steps, more energy is applied to the semiconductor wafer W positioned below the boat B to form a uniform silicon nucleus on all the semiconductor wafers W in the boat B. And for the growth of the silicon nucleus.

상기한 온도 프로파일로 조절된 수직형 튜브(TB) 내부에 상기 가스 주입관(I)을 통하여 실리콘 소스 가스, 예컨대 사일레인 가스를 주입시킴으로써, 모든 반도체 웨이퍼(W)의 표면, 즉 모든 스토리지 전극 패턴의 표면에 균일한 실리콘 핵을 형성하는 시딩 단계를 실시한다(7). 이어서, 상기 실리콘 소스 가스를 차단시킴으로써, 실리콘 핵을 성장시키는 어닐링 단계를 실시한다(9). 이때, 실리콘 핵은 스토리지 전극 패턴, 즉 비정질 실리콘막 내부로부터 실리콘 원자들을 공급받아 성장되고, 이에 따라, 스토리지 전극 패턴 표면에 반구형의 그레인을 갖는 HSG 실리콘막이 형성된다. 상기 HSG 실리콘막이 형성된 후에, 보우트(B)를 하강시킨다(11). 이어서, 수직형 튜브(TB)의 온도를 다시 대기 온도(Ti)로 낮추고, 보우트(B) 내의 반도체 웨이퍼들(W)을 전송모듈(TM)을 통하여 제2 카셋트 모듈(CM2)로 전송시킨다(13, 15).By injecting a silicon source gas, for example, a silane gas, through the gas injection pipe I into the vertical tube TB controlled by the temperature profile, the surface of all the semiconductor wafers W, that is, all the storage electrode patterns. A seeding step is performed to form a uniform silicon nucleus on the surface of (7). Subsequently, an annealing step of growing the silicon nucleus is performed by blocking the silicon source gas (9). At this time, the silicon nucleus is grown by receiving silicon atoms from the inside of the storage electrode pattern, that is, the amorphous silicon film, thereby forming an HSG silicon film having hemispherical grains on the surface of the storage electrode pattern. After the HSG silicon film is formed, the boat B is lowered (11). Subsequently, the temperature of the vertical tube TB is lowered back to the atmospheric temperature Ti, and the semiconductor wafers W in the boat B are transferred to the second cassette module CM2 through the transfer module TM ( 13, 15).

본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.

상술한 바와 같이 본 발명에 따르면, 수직형 튜브를 사용하여 HSG 실리콘막을 형성하는 배치형 공정에 있어서, 실리콘 핵을 형성하기 전에 500℃ 이하의 저온에서 반도체 웨이퍼들을 로딩시킴으로써, 반도체 웨이퍼 표면에 자연산화막이 형성되는 현상을 최대한 억제시킬 있다. 또한, 500℃ 이상의 고온에서 실리콘 핵을 형성하는 시딩 단계 및 실리콘 핵을 성장시키는 어닐링 단계를 실시함으로써, 모든 반도체 웨이퍼 표면에 국부적으로 HSG 실리콘막이 형성되지 않는 결함을 극소화시키고 균일한 반구형 그레인을 갖는 HSG 실리콘막을 형성할 수 있다.As described above, according to the present invention, in a batch process of forming an HSG silicon film using a vertical tube, a natural oxide film is formed on a surface of a semiconductor wafer by loading semiconductor wafers at a low temperature of 500 ° C. or lower before forming a silicon nucleus. This phenomenon can be suppressed as much as possible. In addition, by performing a seeding step of forming a silicon nucleus and an annealing step of growing a silicon nucleus at a high temperature of 500 ° C. or higher, HSG having a uniform hemispherical grain and minimizing defects in which no HSG silicon film is locally formed on all semiconductor wafer surfaces. A silicon film can be formed.

Claims (5)

하부를 통하여 웨이퍼가 로딩되거나 언로딩되는 수직형 튜브를 사용하여 HSG 실리콘막을 형성하는 방법에 있어서,A method of forming an HSG silicon film using a vertical tube in which a wafer is loaded or unloaded through a lower portion, 500℃ 이하의 대기 온도(idle temperature)로 가열된 상기 수직형 튜브 내에 비정질 실리콘막 패턴이 표면에 형성된 복수의 웨이퍼를 로딩시킴과 동시에 상기 수직형 튜브의 온도를 상기 대기 온도보다 높은 공정 온도로 상승시키는 단계;While loading a plurality of wafers having an amorphous silicon film pattern formed on a surface of the vertical tube heated to an idle temperature of 500 ° C. or lower, the temperature of the vertical tube is raised to a process temperature higher than the atmospheric temperature. Making a step; 상기 공정 온도로 가열된 수직형 튜브 내에 실리콘 소스 가스를 주입시키어 상기 비정질 실리콘막 패턴 표면에 복수의 실리콘 핵을 형성하는 단계; 및Injecting a silicon source gas into a vertical tube heated to the process temperature to form a plurality of silicon nuclei on the surface of the amorphous silicon film pattern; And 상기 실리콘 소스 가스를 차단시킨 상태에서 상기 복수의 실리콘 핵을 성장시키는 단계를 포함하는 것을 특징으로 하는 HSG 실리콘막 형성방법.Growing the plurality of silicon nuclei in a state in which the silicon source gas is blocked. 제1항에 있어서, 상기 대기 온도는 480℃인 것을 특징으로 하는 HSG 실리콘막 형성방법.The method of claim 1, wherein the atmospheric temperature is 480 ° C. 제1항에 있어서, 상기 공정 온도는 상기 수직형 튜브의 위치에따라 서로 다르도록 조절되는 것을 특징으로 하는 HSG 실리콘막 형성방법.The method of claim 1, wherein the process temperature is controlled to be different from each other depending on the position of the vertical tube. 제3항에 있어서, 상기 공정 온도는 상기 수직형 튜브의 상부 영역의 온도, 중상부 영역의 온도, 중하부 영역의 온도, 및 하부 영역의 온도가 각각 565℃, 565℃, 566℃, 및 568℃로 가열되도록 조절되는 것을 특징으로 하는 HSG 실리콘막 형성방법.The process temperature of claim 3, wherein the process temperature is a temperature of an upper region of the vertical tube, a temperature of an upper middle region, a temperature of a middle lower region, and a temperature of a lower region of 565 ° C., 565 ° C., 566 ° C., and 568, respectively. HSG silicon film forming method characterized in that it is adjusted to be heated to ℃. 제1항에 있어서, 상기 실리콘 소스 가스는 사일레인 가스인 것을 특징으로 하는 HSG 실리콘막 형성방법.The method of claim 1, wherein the silicon source gas is a silane gas.
KR1019980003145A 1998-02-04 1998-02-04 Silicon film formation method having hemispherical grain KR19990069109A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980003145A KR19990069109A (en) 1998-02-04 1998-02-04 Silicon film formation method having hemispherical grain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003145A KR19990069109A (en) 1998-02-04 1998-02-04 Silicon film formation method having hemispherical grain

Publications (1)

Publication Number Publication Date
KR19990069109A true KR19990069109A (en) 1999-09-06

Family

ID=65893023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003145A KR19990069109A (en) 1998-02-04 1998-02-04 Silicon film formation method having hemispherical grain

Country Status (1)

Country Link
KR (1) KR19990069109A (en)

Similar Documents

Publication Publication Date Title
US5910218A (en) Systems for forming films having high dielectric constants
KR100247931B1 (en) Method for manufacturing semiconductor device having hsg-si layer
JP4422217B2 (en) Method for producing HSG-Si film
KR100299784B1 (en) A method for forming a textured polysilicon layer, a substrate processing apparatus used to implement this method, and a semiconductor memory device
US5854095A (en) Dual source gas methods for forming integrated circuit capacitor electrodes
KR100219482B1 (en) Method for capacitor in semiconductor device
KR19990069109A (en) Silicon film formation method having hemispherical grain
KR100224727B1 (en) A warm wall type reaction chamber and method for manufacturing using the same
JP3576790B2 (en) Method of manufacturing semiconductor device having hemispherical grain polycrystalline silicon film
US6383900B1 (en) Method and apparatus for forming polycrystal silicon film
US6943089B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
KR100246278B1 (en) Process for forming a capacitor incorporated in a semiconductor device
US6362044B1 (en) Method of forming on a semiconductor substrate a capacitor electrode having hemispherical grains
KR100263901B1 (en) Apparatus for semiconductor device, fabricating method of HSG-polysilicon film and fabrication method of capacitor having HSG-polysilicon film as an electrode
US6174765B1 (en) Method of reducing leakage current in dielectric
GB2327299A (en) Method of manufacturing silicon hemispherical grains
KR100705423B1 (en) Method for forming layer in semiconductor device
KR960003217B1 (en) Semiconductor capacitor device and the manufacturing method thereof
EP0902462B1 (en) A method for manufacturing a capacitor lower electrode of a semiconductor memory device
JP3872581B2 (en) Capacitor forming method for highly integrated semiconductor memory device using HSG polysilicon film
KR100238205B1 (en) Fabrication Method for Polysilicon layer having HSG-Si thereon
KR20010018996A (en) Method for controlling a wafer in a single wafer type apparatus for manufacturing a semiconductor device
JPH0645322A (en) Manufacture of silicon nitride film
KR100234383B1 (en) Method of manufacturing a capacitor for a semiconductor device
KR100450662B1 (en) Method for forming a bottom electrode of capacitor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination