KR19990069051A

KR19990069051A - 전하펌프 위상동기루프

Info

Publication number: KR19990069051A
Application number: KR1019980003070A
Authority: KR
Inventors: 백준현
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1998-02-04
Filing date: 1998-02-04
Publication date: 1999-09-06
Also published as: KR100272524B1

Abstract

본 발명은 불필요한 로킹시간(Locking Time)을 줄여 PLL의 주파수를 변경할 수 있는데 적당한 전하펌프 PLL에 관한 것으로서, 기준클럭을 기준으로 클럭신호를 동기시키기 위해 위상 검출기, 전하펌프회로, 저항과 커패시턴스가 직렬 연결된 루프 필터 그리고 전압제어 발진기로 구성된 전하펌프 PLL에 있어서, 상기 복수개의 기준클럭이 입력되며 외부의 선택신호를 받아 원하는 기준클럭을 출력하는 멀티플렉서와, 그리고 상기 전압제어 발진기는 직렬로 연결된 홀수개의 인버터와 서로 다른 인버터의 갯수를 갖는 복수개의 딜레이부로 구성되고, 상기 인버터와 각 딜레이부 사이에는 개별적으로 복수개의 스위칭부를 갖으면서 외부의 선택신호에 의해 인버터와 하나의 딜레이부가 연결되어 상기 각 스위칭부의 온,오프에 의해 스테이지수를 변화시키도록 구성됨을 특징으로 한다.

Description

전하펌프 위상동기루프

본 발명은 입력 디지털 데이터로부터 클럭신호를 추출하는 전하펌프 위상동기루프(Phase Locked Loop ; 이하, PLL이라 칭함)에 관한 것으로, 특히 불필요한 로킹시간(Locking Time)을 줄여 PLL의 주파수를 변경할 수 있는데 적당한 전하펌프 PLL에 관한 것이다.

대부분의 데이터 전송 시스템에서 정보를 변조 또는 비변조된 디지털 비트 형태로 송수신하며 하드웨어 구성비용을 절감하기 위해 클럭신호를 제외한 데이터신호만을 전송한다.

그러므로 수신기에서는 전달된 데이터로부터 송신부에서 사용된 클럭신호를 추출하고 이를 데이터 비트와 동기시켜 데이터 상태를 정확히 결정하는 클럭 및 데이터 복구회로를 필수적으로 포함하여야 한다.

이러한 클럭 및 데이터 복구회로는 디스크 드라이브, 근거리 통신망, 광통신 등 여러 분야에서 연구 및 응용되고 있으며 특히 최근에는 응답특성이 양호하고 온도 등 주변환경의 변화에도 비교적 영향을 적게 받는 전하펌프 PLL이 각광받고 있다.

여기서 상기 전하펌프 PLL이란 입력신호와 발진기의 출력신호의 위상차를 일정하게 유지하도록 피드백(Feed Back) 제어하고 있는 회로이다.

한편, 전하펌프 PLL의 기본구성은 위상 비교기, 로패스 필터 및 전압 제어 발진기의 3가지 회로로 구성되어 있다.

위상 비교기는 입력신호와 VCO 신호간의 위상차에 따라 전압을 발생한다. 이 전압은 로패스 필터로 평활되어 VCO의 제어전압으로 되며, 입력신호와 VCO의 주파수차가 작아지도록 제어한다.

이하, 첨부된 도면을 참고하여 종래 기술의 전하펌프 PLL을 설명하면 다음과 같다.

도 1은 종래 기술의 전하펌프 PLL을 나타낸 구성블럭도로써, 기준클럭과 클럭신호의 위상을 비교하여 위상차에 의한 업/다운(Up/Down)신호를 출력하는 위상 검출기(Phase Detecter)(11)와, 상기 위상 검출기(11)에서 출력된 업/다운신호를 받아 아날로그 값으로 전환하는 전하 펌프 회로(Charge Pump Circuit)(12)와, 상기 전하 펌프 회로(12)에서 아날로그 값으로 변환된 값의 고주파 성분을 제거하여 컨트롤 전압을 출력하는 로패스 필터(Low Pass Filter)(13)와, 상기 로패스 필터(13)에 의해 고주파가 제거된 컨트롤 전압을 이용하여 발진기의 동작 주파수를 가변하여 클럭신호를 출력하는 가변전압발진기(Variable Controlled Oscillator ; 이하, VCO라 칭함)(14)와, 상기 VCO(14)에서 출력되는 클럭신호를 다른 클럭신호로 나눈 값에 비례하는 클럭신호를 출력하여 위상 검출기(11)로 출력하는 분할기(Divider)(15)를 포함하여 구성된다.

상기와 같이 구성된 종래 기술의 전하펌프 PLL는 기준클럭과 클럭신호의 위상 차이가 위상 검출기(11)에서 검출되어 업,다운 신호가 발생한다.

이어, 상기 위상 검출기(11)의 업,다운 신호는 전하 펌프 회로(12)를 통해 아날로그 값으로 바뀌고 로패스 필터(13)를 통과한 후 VCO(14)의 컨트롤 전압으로 인가된다. 상기 컨트롤 전압은 VCO(14)의 주파수를 변화시키어 클럭신호를 출력하게 된다.

즉, 클럭신호가 기준클럭 보다 느리면 업 신호가 발생하고 결과적으로 컨트롤 전압이 높아지며 클럭신호(VCOout)가 빨라져서 클럭신호가 기준클럭을 따라 잡게 된다(반대의 경우 다운 신호가 클럭신호를 느리게 만든다).

도 2는 종래 기술에 의한 VCO를 나타낸 구성도이다.

도 2에 도시한 바와같이 VCO(14)는 인버터(Inverter)의 지연시간(Delay Time)과 인버터의 갯수를 이용하여 발진기의 동작 주파수를 가변할 수 있으며, 홀수개의 인버터로 구성하여 각 단마다 한 개의 출력을 하게 된다.

상기와 같은 동작을 하는 VCO(14)는 출력단에 입력단이 직렬로 연결되는 홀수개의 인버터(16)와, 상기 각 인버터(16)에 전원전압(Vdd) 및 각 인버터(16)의 클럭신호(VCOout)가 인가되며, 각 인버터(16)에 공통으로 드레인 단자가 연결되고 소오스 단자에 접지단이 연결되며 게이트에 컨트롤 신호가 인가되는 트랜지스터(17)로 구성된다.

일반적으로 전하펌프 PLL이 한 번 로킹(Locking)될 때까지는 보통 수백 μsec의 시간이 필요하다. 그러나 종래 기술의 전하펌프 PLL의 주파수를 변화시키고자 할 때마다 로크(Lock)가 풀어지게 되며 다시 로킹시키기 위하여 매번 수백 μsec의 시간이 필요하다는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 전하펌프 PLL의 주파수를 변화시킬 때 전하펌프 PLL이 풀어지지 않게 함으로써 불필요한 로킹 시간을 소모하지 않고 전하펌프 PLL의 주파수를 변경할 수 있도록 한 전하펌프 PLL을 제공하는데 그 목적이 있다.

도 1은 종래 기술의 전하펌프 PLL을 나타낸 구성블럭도

도 2는 종래 기술에 의한 VCO를 나타낸 구성도

도 3은 본 발명에 의한 전하펌프 PLL를 나타낸 구성블럭도

도 4는 본 발명에 의한 VCO를 나타낸 구성도

도면의 주요부분에 대한 부호의 설명

21 : 멀티플렉서 22 : 위상 검출기

23 : 전하 펌프 회로 24 : 로패스 필터

25 : VCO 26 : 분할기

27 : 인버터 28 : 딜레이부

29 : 제 1 스위칭부 30 : 제 2 스위칭부

31 : 트랜지스터

상기와 같은 목적을 달성하기 위한 본 발명에 의한 전하펌프 PLL은 기준클럭을 기준으로 클럭신호를 동기시키기 위해 위상 검출기, 전하펌프회로, 저항과 커패시턴스가 직렬 연결된 루프 필터 그리고 전압제어 발진기로 구성된 전하펌프 PLL에 있어서, 상기 복수개의 기준클럭이 입력되며 외부의 선택신호를 받아 원하는 기준클럭을 출력하는 멀티플렉서와, 그리고 상기 전압제어 발진기는 직렬로 연결된 홀수개의 인버터와 서로 다른 인버터의 갯수를 갖는 복수개의 딜레이부로 구성되고, 상기 인버터와 각 딜레이부 사이에는 개별적으로 복수개의 스위칭부를 갖으면서 외부의 선택신호에 의해 인버터와 하나의 딜레이부가 연결되어 상기 각 스위칭부의 온,오프에 의해 스테이지수를 변화시키도록 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 전하펌프 PLL을 상세히 설명하면 다음과 같다.

도 3은 본 발명에 의한 전하펌프 PLL를 나타낸 구성블럭도로써, 입력되는 복수개의 기준클럭중 외부의 선택신호를 받아 기준클럭을 출력하는 멀티플렉서(21)와, 상기 멀티플렉서(21)에서 선택된 기준클럭과 클럭신호의 위상을 비교하여 위상차에 의한 업/다운(Up/Down)신호를 출력하는 위상 검출기(Phase Detecter)(22)와, 상기 위상 검출기(22)에서 출력된 업/다운신호를 받아 아날로그 값으로 전환하는 전하 펌프 회로(Charge Pump Circuit)(23)와, 상기 전하 펌프 회로(23)에서 아날로그 값으로 변환된 신호의 고주파 성분을 제거하여 컨트롤 전압을 출력하는 로패스 필터(Low Pass Filter)(24)와, 상기 로패스 필터(24)에 의해 고주파가 제거된 컨트롤 전압을 이용하여 발진기의 동작 주파수를 가변하여 클럭신호를 출력하는 VCO(25)와, 상기 VCO(25)에서 출력되는 클럭신호를 다른 클럭신호로 나눈 값에 비례하는 클럭신호를 출력하여 위상 검출기(22)로 출력하는 분할기(Divider)(26)를 포함하여 구성된다.

여기서 상기 VCO(25)에는 상기 멀티플렉서(21)에 의해 선택된 클럭과 동일한 클럭이 인가된다.

한편, 본 발명에 의한 전하펌프 PLL의 VCO의 구성을 도 4에 도시하였다.

도 4에 도시한 바와같이 직렬로 연결된 홀수개의 인버터(27)와, 서로 다른 인버터의 갯수로 이루어진 복수개의 딜레이부(28)와, 상기 홀수개의 인버터(27)와 각 딜레이부(28)를 연결하는 제 1 스위칭부(29)와, 상기 각 인버터에 공통으로 드레인 단자가 연결되고 소오스 단자에 접지단이 연결되며 게이트에 컨트롤 전압이 인가되는 트랜지스터(30)로 구성된다.

한편, 상기 복수개의 딜레이부(28)에서 딜레이 되어 출력되는 클럭신호는 제 2 스위칭부(30)를 통해 상기 홀수개의 인버터(29)에 각각 입력된다.

즉, 상기 제 1, 제 2 스위칭부(29,30)의 온,오프에 의해 전압제어 발진기의 스테이지수를 변화시키어 PLL의 주파수를 출력한다.

상기와 같이 구성된 본 발명에 의한 전하펌프 PLL의 동작을 상세히 설명하면 다음과 같다.

먼저, 도 4에서와 같이 구성된 VCO(25)에 사용된 링 발진기(Ring Oscillator)의 단수를 변경함으로써 전하펌프 PLL의 주파수를 변화시킨다.

즉, VCO(25)의 컨트롤 전압을 그대로 유지시키고 링 발진기의 스테이지 수를 변화시켜서 전하펌프 PLL의 주파수를 변화시킨다.

여기서 VCO(25)의 스테이지 수는 도 4의 제 1, 제 2 스위칭부(29,30)를 열고 닫음으로 조절할 수 있다.

상기와 같이 변화된 VCO(25)의 클럭신호는 기준클럭과 위상의 차이를 갖는다. 그렇지만 상기 위상의 차이는 기준클럭의 분할기를 변경하므로써 제거할 수 있다(또는 피드백 경로의 분할기를 변경하여서도 가능하다).

즉, VCO(25)의 출력 주파수가 빨라지면 기준클럭의 분할된 값이 작은 것이 선택되게하여 위상의 차이를 제거한다. 이때 반대의 경우도 동일하다.

이와 같은 방법으로 로크가 풀어지지 않은 상태에서 전하펌프 PLL의 출력주파수로 바꿀 수 있고, 모드 전환시 소요되는 수백 μsec의 로딩시간에 따른 동작특성의 저하를 막을 수 있다.

이상에서 설명한 바와같이 본 발명에 의한 전하펌프 PLL에 있어서 DSP나 MCU를 오퍼레이션 모드(Operation Mode)에 따라 최적화된 클럭 주파수로 동작 시키고자 할 때 모드 전환시 로킹시간에 소모되는 시간을 획기적으로 줄임으로써 DSP나 MCU의 성능을 향상시키는 효과가 있다.

Claims

기준클럭을 기준으로 클럭신호를 동기시키기 위해 위상 검출기, 전하펌프회로, 저항과 커패시턴스가 직렬 연결된 루프 필터 그리고 전압제어 발진기로 구성된 전하펌프 PLL에 있어서,

상기 복수개의 기준클럭이 입력되며 외부의 선택신호를 받아 원하는 기준클럭을 출력하는 멀티플렉서와,

상기 전압제어 발진기는 직렬로 연결된 홀수개의 인버터와 서로 다른 인버터의 갯수를 갖는 복수개의 딜레이부로 구성되고, 상기 인버터와 각 딜레이부 사이에는 개별적으로 복수개의 스위칭부를 갖으면서 외부의 선택신호에 의해 인버터와 하나의 딜레이부가 연결되어 상기 각 스위칭부의 온,오프에 의해 스테이지수를 변화시키도록 구성됨을 특징으로 하는 전하펌프 PLL.
제 1 항에 있어서,

상기 멀티플렉서와 전압제어 발진기에 가해지는 외부 선택신호는 동일한 신호임을 특징으로 하는 전하펌프 PLL.