KR19990066631A

KR19990066631A - Manufacturing Method of Semiconductor Device

Info

Publication number: KR19990066631A
Application number: KR1019980002702A
Authority: KR
Inventors: 류재식
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1998-01-31
Filing date: 1998-01-31
Publication date: 1999-08-16

Abstract

본 발명은 반도체소자의 제조 방법에 관한 것으로서, 불순물영역이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 불순물영역의 소정 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 층간절연막 상에 상기 콘택홀의 표면을 덮는 Ti 및 TiN층을 순차적으로 형성하고 어닐링하는 공정과, 상기 TiN층의 표면을 플라즈마 에치하는 공정과, 상기 TiN층 상에 텅스텐층을 형성하고 상기 텅스텐층 및 Ti/TiN층을 상기 불순물영역과 대응하는 소정 부분에 잔류하도록 패터닝하는 공정을 구비한다. 따라서, 본 발명에 따른 반도체소자의 제조 방법은 어닐링으로 인해 TiN층의 표면에 발생한 크랙을 플라즈마 에치 방법으로 제거하여 텅스턴 실리사이드 반응물의 발생을 방지할 수 있는 이점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, comprising: forming an interlayer insulating film on a substrate on which an impurity region is formed and forming a contact hole exposing a predetermined portion of the impurity region by patterning the interlayer insulating film; Sequentially forming and annealing Ti and TiN layers covering the surface of the contact hole on the substrate, plasma etching the surface of the TiN layer, forming a tungsten layer on the TiN layer, and forming the tungsten layer and Ti And patterning the / TiN layer so as to remain in a predetermined portion corresponding to the impurity region. Therefore, the method of manufacturing a semiconductor device according to the present invention has an advantage of preventing generation of tungsten silicide reactants by removing cracks generated on the surface of the TiN layer due to annealing by a plasma etching method.

Description

Manufacturing Method of Semiconductor Device

본 발명은 반도체소자의 제조 방법에 관한 것으로서, 특히, 텅스텐 배선의 형성시에 아교층의 표면에 발생하는 미세 크랙으로인해 크랙 부분에 반응성 이물질이 발생되는 것을 방지 할 수 있는 반도체소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of preventing the generation of reactive foreign matters at a crack portion due to fine cracks generated on the surface of a glue layer during formation of tungsten wiring. It is about.

반도체소자의 제조시에 고융점의 내열금속으로 실리콘과 열적 안정성이 우수한 텅스텐은 콘택홀에서의 스텁 커버리지 특성이 양호하고 비저항이 낮아서 베리어 메탈, 또는, 플러그로 사용된다. 그러나, 텅스텐은 절연막과 접착성이 좋지않아서 절연막 상에 텅스텐층을 형성하고자 할 때, Ti 및 TiN층을 순차적으로 형성하여 아교층(Glue layer)을 형성하고 상기 아교층 상에 텅스텐을 증착하는 방법이 사용된다.In the manufacture of semiconductor devices, tungsten, which is a high melting point heat-resistant metal and has excellent thermal stability, is used as a barrier metal or a plug because of good stub coverage characteristics and low resistivity in contact holes. However, when tungsten has poor adhesiveness with an insulating film, and a tungsten layer is formed on the insulating film, a method of forming Ti and TiN layers sequentially to form a glue layer and depositing tungsten on the glue layer This is used.

도 1a 내지 도 1c는 종래 기술에 따른 반도체소자의 제조 방법을 도시하는 공정도이다.1A to 1C are process diagrams illustrating a method of manufacturing a semiconductor device according to the prior art.

종래에는 도 1a에 나타낸 바와 같이 불순물영역(12)이 형성된 기판(11) 상에 산화실리콘 등을 이용하여 층간절연막(13)을 형성하고 상기 층간절연막(13)을 포토리쏘그래피(Photlithograpy) 방법으로 패터닝하여 상기 기판(11)에 형성된 불순물영역(12)의 소정 부분을 노출시키는 콘택홀(14)을 형성한다.1A, an interlayer insulating film 13 is formed on a substrate 11 on which an impurity region 12 is formed using silicon oxide or the like, and the interlayer insulating film 13 is formed by a photolithography method. A contact hole 14 exposing a predetermined portion of the impurity region 12 formed in the substrate 11 is formed by patterning.

그리고, 도 1b와 같이 상기 층간절연막(13) 상에 상기 콘택홀(14)의 표면을 덮도록 Ti을 타겟(Target)으로 사용하여 스퍼터링(Sputtering) 방법으로 Ti층(15)을 형성하고, 상기 Ti층(15) 상에 TiN를 타겟으로 스퍼터하여 TiN층(17)을 형성한다. 상기 층간절연막(13) 상에 상기 콘택홀(14)의 표면을 덮는 Ti/TiN층(15)(17)을 형성한 후에 질소 분위기에서 어닐링(Annealing)을 하면 티타늄(Ti)이 실리콘(Si)과 반응하여 티타늄 실리사이드(TiSi_X)가 형성되어 상기 불순물영역(12)과의 접촉저항을 감소시킨다.1B, the Ti layer 15 is formed on the interlayer insulating layer 13 by sputtering using Ti as a target to cover the surface of the contact hole 14. TiN is sputtered on the Ti layer 15 as a target to form the TiN layer 17. After forming the Ti / TiN layers 15 and 17 covering the surface of the contact hole 14 on the interlayer insulating layer 13, when annealing is performed in a nitrogen atmosphere, titanium (Ti) becomes silicon (Si). Titanium silicide (TiSi _X ) is formed in reaction with to reduce contact resistance with the impurity region 12.

그런 후에, 도 1c에 나타낸 바와 같이 상기 어닐링을 한 TiN층(17) 상에 WF₆, SiH₄, 그리고, H₂가스 등을 이용한 화학 기상 증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 화학 기상 텅스텐층(19)을 형성하고 상기 텅스텐층(19) 및 Ti/TiN층(15)(17)을 상기 불순물영역(12)과 대응하는 소정 부분이 잔류하도록 패터닝하여 상기 텅스텐층(19) 및 Ti/TiN층(15)(17)이 상기 콘택홀(14)을 통해 소정 부분 노출된 불순물영역(12)과 전기적으로 연결되도록 한다. 상기에서 텅스텐층(19)은 절연막과 접착성이 좋지 않으므로 상기 층간절연막(13) 상에 텅스텐층(19)을 형성하기 전에 Ti/TiN층(15)(17)을 형성하여 층간절연막(13)과의 접착성 및 콘택홀(14)에 의한 스텝 커버리지 특성을 향상시키고, 또한, 상기 Ti/TiN층(15)(17)을 어닐링하여 형성한 티타늄 실리사이드로 인해 상기 불순물영역(12)과 텅스텐층(19)의 접촉 저항을 낮추게 된다.Thereafter, as illustrated in FIG. 1C, a chemical vapor deposition (hereinafter referred to as CVD) method using WF ₆ , SiH ₄ , and H ₂ gas or the like is performed on the annealed TiN layer 17. The tungsten layer 19 is formed by forming a chemical vapor phase tungsten layer 19 and patterning the tungsten layer 19 and the Ti / TiN layers 15 and 17 so that a predetermined portion corresponding to the impurity region 12 remains. And the Ti / TiN layers 15 and 17 are electrically connected to the impurity region 12 partially exposed through the contact hole 14. Since the tungsten layer 19 has poor adhesiveness with the insulating film, the Ti / TiN layers 15 and 17 are formed before the tungsten layer 19 is formed on the interlayer insulating film 13, thereby forming the interlayer insulating film 13. The impurity region 12 and the tungsten layer are improved due to the improved adhesion to the contact hole 14 and the step coverage characteristics caused by the contact hole 14 and the titanium silicide formed by annealing the Ti / TiN layers 15 and 17. The contact resistance of (19) is lowered.

상술한 바와 같이 종래에는 불순물영역이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 불순물영역의 소정부분을 노출시키는 콘택홀을 형성한다. 그리고, 상기 층간절연막 상에 Ti/TiN층을 순차적으로 형성하고 어닐링한 후, 상기 Ti/TiN층 상에 텅스텐층을 CVD 방법으로 형성하여 상기 불순물영역과 전기적으로 연결되는 텅스텐층을 형성하였다.As described above, in the related art, an interlayer insulating film is formed on a substrate on which an impurity region is formed, and the contact insulating layer exposing a predetermined portion of the impurity region is formed by patterning the interlayer insulating film. After sequentially forming and annealing the Ti / TiN layer on the interlayer insulating film, a tungsten layer was formed on the Ti / TiN layer by CVD to form a tungsten layer electrically connected to the impurity region.

그러나, 상기 절연막과의 접착성을 위해 형성한 Ti 및 TiN층을 어닐링하면 Ti층이 실리사이드가 되는 과정에서 체적변화가 발생하여 상부 TiN층 표면에 다수의 미세 크랙(Crack)이 발생한다. 때문에, 이후에 WF₆, SiH₄, 그리고, H₂등의 가스를 이용하여 CVD 방법으로 텅스텐을 증착하고자할때 상기 크랙에 SiH₄가스가 과잉 흡착되어 상기 크랙이 발생한 부분에 텅스텐 실리사이드(WSi_X) 반응물질이 생성되어 패터닝시에 식각선택비가 다른 상기 텅스텐 실리사이드로 인해 상기 크랙 부분에 도전물질이 잔류하는 문제가 발생한다.However, when the Ti and TiN layers formed for adhesion to the insulating film are annealed, a volume change occurs in the process of forming the Ti layer into the silicide, thereby generating a plurality of fine cracks on the surface of the upper TiN layer. Therefore, when tungsten is deposited by the CVD method using a gas such as WF ₆ , SiH ₄ , and H ₂ , the tungsten silicide (WSi _X ) is formed on the crack-exposed portion due to excessive adsorption of SiH ₄ gas. A problem arises in that a conductive material remains in the crack part due to the formation of a reactant and the tungsten silicide having a different etching selectivity during patterning.

따라서, 본 발명의 목적은 텅스텐을 사용하는 배선의 형성시에 TiN의 표면에 발생하는 미세 크랙을 제거하여 이상 반응물질을 제어할 수 있는 반도체소자의 제조 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of controlling abnormal reaction materials by removing fine cracks generated on the surface of TiN during formation of wires using tungsten.

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조 방법은 불순물영역이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 불순물영역의 소정 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 층간절연막 상에 상기 콘택홀의 표면을 덮는 Ti 및 TiN층을 순차적으로 형성하고 어닐링하는 공정과, 상기 TiN층의 표면을 플라즈마 에치하는 공정과, 상기 TiN층 상에 텅스텐층을 형성하고 상기 텅스텐층 및 Ti/TiN층을 상기 불순물영역과 대응하는 소정 부분에 잔류하도록 패터닝하는 공정을 구비한다.A method of manufacturing a semiconductor device according to the present invention for achieving the above object comprises the steps of forming an interlayer insulating film on a substrate on which an impurity region is formed and forming a contact hole exposing a predetermined portion of the impurity region by patterning the interlayer insulating film; And sequentially forming and annealing the Ti and TiN layers covering the surface of the contact hole on the interlayer insulating film, plasma etching the surface of the TiN layer, forming a tungsten layer on the TiN layer, and And patterning the tungsten layer and the Ti / TiN layer so as to remain in a predetermined portion corresponding to the impurity region.

도 1a 내지 도 1c는 종래 기술에 따른 반도체소자의 제조 방법을 도시하는 공정도.1A to 1C are process drawings showing a method for manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체소자의 제조 방법을 도시하는 공정도.2A to 2D are flowcharts illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

21 : 기판 22 : 불순물영역21 substrate 22 impurity region

23 : 층간절연막 25 : Ti 층23: interlayer insulating film 25: Ti layer

27 : TiN 층 29 : 텅스턴 배선27: TiN layer 29: tungsten wiring

이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체소자의 제조 방법을 도시하는 공정도이다.2A to 2D are flowcharts illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

본 발명의 방법은 도 2a에 나타낸 바와 같이 불순물영역(22)이 형성된 기판(21) 상에 산화실리콘 등을 사용하여 층간절연막(23)을 형성하고 상기 층간절연막(23)을 패터닝하여 상기 기판(21)에 형성된 불순물영역(22)의 소정 부분을 노출시키는 콘택홀(24)을 형성한다.As shown in FIG. 2A, an interlayer insulating film 23 is formed on a substrate 21 on which an impurity region 22 is formed using silicon oxide or the like, and the interlayer insulating film 23 is patterned to form the substrate ( A contact hole 24 exposing a predetermined portion of the impurity region 22 formed in 21 is formed.

그리고, 도 2b와 같이 상기 층간절연막(23) 상에 상기 콘택홀(24)의 표면을 덮도록 Ti을 타겟으로 사용하여 스퍼터링 방법으로 Ti층(25)을 형성하고, 상기 Ti층(25) 상에 TiN를 타겟으로 사용하고 스퍼터하여 TiN층(27)을 형성한다. 상기 층간절연막(23) 상에 상기 접촉홀(24)의 표면을 덮는 Ti 및 TiN층(25)(27)을 형성한 후에 질소 분위기에서 어닐링을 하면 상기 Ti층(25)의 티타늄(Ti)이 상기 불순물영역(22)의 실리콘(Si)과 반응하여 티타늄 실리사이드(TiSi_X)가 형성된다. 상기에서 티타늄 실리사이드의 형성으로 Ti층(25)에 채적변화가 일어나 상기 TiN층(27)의 표면에는 미세 크랙이 발생된다.As shown in FIG. 2B, the Ti layer 25 is formed by sputtering using Ti as a target to cover the surface of the contact hole 24 on the interlayer insulating layer 23, and then onto the Ti layer 25. TiN is used as a target and sputtered to form a TiN layer 27. After forming the Ti and TiN layers 25 and 27 covering the surface of the contact hole 24 on the interlayer insulating layer 23, annealing in a nitrogen atmosphere causes titanium (Ti) of the Ti layer 25 to be formed. Titanium silicide (TiSi _X ) is formed by reacting with silicon (Si) in the impurity region 22. As the titanium silicide is formed, a change in deposition occurs on the Ti layer 25 to generate fine cracks on the surface of the TiN layer 27.

그런 후에, 도 2c에 나타낸 바와 같이 상기 어닐링으로 인해 크랙이 형성된 TiN층(27)을 H₂, 또는, Ar 등의 가스를 이용하여 상기 TiN층(27)의 표면을 플라즈마 에치(Plasma etch)하여 상기 TiN층(27)의 표면에 발생한 미세 크랙들을 제거한다.Thereafter, as illustrated in FIG. 2C, the surface of the TiN layer 27 is plasma etched using a TiN layer 27 having cracks due to the annealing using H ₂ , or a gas such as Ar. Fine cracks generated on the surface of the TiN layer 27 are removed.

그리고, 도 2d에 나타낸 바와 같이 상기 크랙을 제거한 TiN층(27) 상에 WF₆, SiH₄, 그리고, H₂등의 가스를 이용한 CVD 방법으로 화학 기상 텅스텐층(29)을 형성하고 상기 텅스텐층(29) 및 Ti/TiN층(25)(27)을 상기 불순물영역(22)과 대응하는 소정 부분에 상기 도전물들이 잔류하도록 패터닝하여 상기 콘택홀(24)을 통해 기판(21)에 형성된 불순물영역(22)과 연결되는 텅스텐층(29)을 형성한다. 상기에서 텅스텐층(29)은 절연막과 접착성이 좋지 않으므로 상기 층간절연막(23) 상에 상기 텅스텐층(29)을 형성하기 전에 Ti/TiN층(25)(27)을 형성하여 접착성을 향상시키고, Ti/TiN층(25)(27)을 어닐링하면 티타늄 실리사이드가 형성되어 하부의 불순물영역(22)과 텅스텐층(29)의 접촉 저항을 낮추게 된다.As shown in FIG. 2D, a chemical vapor phase tungsten layer 29 is formed on the TiN layer 27 from which the crack is removed by a CVD method using gases such as WF ₆ , SiH ₄ , and H ₂ . (29) and the Ti / TiN layers 25 and 27 are patterned so that the conductive materials remain in a predetermined portion corresponding to the impurity region 22 to form impurities in the substrate 21 through the contact hole 24. A tungsten layer 29 is formed that is connected to the region 22. Since the tungsten layer 29 has poor adhesiveness with the insulating film, the Ti / TiN layers 25 and 27 are formed before the tungsten layer 29 is formed on the interlayer insulating film 23 to improve the adhesiveness. When the Ti / TiN layers 25 and 27 are annealed, titanium silicide is formed to lower the contact resistance between the lower impurity region 22 and the tungsten layer 29.

상술한 바와 같이 본 발명에서는 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 기판의 소정 부분을 노출시키는 콘택홀을 형성한다. 그리고, 상기 층간절연막 상에 상기 콘택홀을 덮는 Ti/TiN층을 순차적으로 형성하고 어닐링한 후, 플라즈마 에치하여 어닐링으로 인해 TiN층의 표면에 발생된 미세 크랙들을 제거한다. 그런 다음에 상기 TiN층 상에 CVD 방법으로 텅스텐층을 형성하여 배선을 형성한다.As described above, in the present invention, an interlayer insulating film is formed on the substrate, and the interlayer insulating film is patterned to form a contact hole for exposing a predetermined portion of the substrate. The Ti / TiN layer covering the contact hole is sequentially formed and annealed on the interlayer insulating layer, and then plasma etched to remove fine cracks generated on the surface of the TiN layer due to annealing. Then, a tungsten layer is formed on the TiN layer by CVD to form a wiring.

따라서, 본 발명에 따른 반도체소자의 제조 방법은 어닐링으로 인해 TiN층의 표면에 발생한 크랙을 플라즈마 에치 방법으로 제거하여 텅스턴 실리사이드 반응물의 발생을 방지할 수 있는 이점이 있다.Therefore, the method of manufacturing a semiconductor device according to the present invention has an advantage of preventing generation of tungsten silicide reactants by removing cracks generated on the surface of the TiN layer due to annealing by a plasma etching method.

Claims

Forming an interlayer insulating film on a substrate having an impurity region and patterning the interlayer insulating film to form a contact hole exposing a predetermined portion of the impurity region;

Sequentially forming and annealing the Ti and TiN layers covering the surface of the contact hole on the interlayer insulating film;

Plasma etching the surface of the TiN layer;

Forming a tungsten layer on the TiN layer and patterning the tungsten layer and the Ti / TiN layer to remain in a predetermined portion corresponding to the impurity region.