KR19990055788A - Manufacturing method of MOS field effect transistor - Google Patents
Manufacturing method of MOS field effect transistor Download PDFInfo
- Publication number
- KR19990055788A KR19990055788A KR1019970075743A KR19970075743A KR19990055788A KR 19990055788 A KR19990055788 A KR 19990055788A KR 1019970075743 A KR1019970075743 A KR 1019970075743A KR 19970075743 A KR19970075743 A KR 19970075743A KR 19990055788 A KR19990055788 A KR 19990055788A
- Authority
- KR
- South Korea
- Prior art keywords
- effect transistor
- field effect
- mos field
- manufacturing
- polycrystalline silicon
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 전계효과 트랜지스터의 제조방법에 관한 것으로, 금속차단막을 이용하여 전도성이 우수하고 결합력이 강한 양질의 티타늄 실리사이드를 형성함으로써, 금속 이온의 하부침투를 방지하여 안정적인 소자구현이 가능하고 또한 저항을 낮추어 신속한 신호전달이 가능케 한 모스 전계효과 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a MOS field effect transistor, and by using a metal barrier film to form a high quality titanium silicide having excellent conductivity and strong bonding force, it is possible to implement a stable device and prevent the lower penetration of metal ions The present invention relates to a method for manufacturing a MOS field effect transistor that enables low-speed signal transmission.
Description
본 발명은 모스 전계효과 트랜지스터의 제조방법에 관한 것으로, 금속차단막을 이용하여 전도성이 우수하고 결합력이 강한 양질의 티타늄 실리사이드를 형성함으로써, 금속 이온의 하부침투룰 방지하여 안정적인 소자구현이 가능케 한 모스 전계효과 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a MOS field effect transistor, by forming a high quality titanium silicide having excellent conductivity and strong bonding strength by using a metal barrier film, a moss electric field that enables stable device implementation by preventing the penetration of metal ions A method of manufacturing an effect transistor.
일반적으로, 모스 반도체 소자의 크기가 감소됨에 따라 접속저항 및 소오스/드레인 접합 영역의 얕은 접합으로 인한 면저항의 증가가 초래되어 신호지연의 원인이 되고 있다.In general, as the size of the MOS semiconductor device decreases, an increase in the sheet resistance due to the connection resistance and the shallow junction of the source / drain junction region causes a signal delay.
그래서, 종래에는 텅스텐 금속을 반도체 기판 전면에 증착시킨 다음, 고온에서 열처리를 실시하여 소오스/드레인 접합 영역 및 게이트 폴리 부분에 실리콘과 금속의 화합물인 텅스텐 실리사이드(WSi4) 를 형성함으로써 이를 개선하였다.Therefore, conventionally, tungsten metal is deposited on the entire surface of a semiconductor substrate, and then heat-treated at a high temperature to improve this by forming tungsten silicide (WSi 4 ), which is a compound of silicon and metal, in the source / drain junction region and the gate poly portion.
그런데, 상기 방법은 화학식 1 에 나타나듯이, WF6와 SiH4가 결합하여 텅스텐 실리사이드를 만드는 과정에서 플로우르기(F-)가 실리콘 표면을 식각하면서 침투하여 하부층의 결합을 유발시켜 텅스텐 금속이 얕은 접합부를 뚫고 들어가는 스파이킹 단락(spiking short)을 일으킨다.However, as shown in Chemical Formula 1, in the process of forming tungsten silicide by combining WF 6 and SiH 4 , flow (F − ) penetrates the silicon surface and induces bonding of the lower layer so that the tungsten metal is shallow. Causing a spiking short through the hole.
그래서, 누설전류와 회로의 단락등이 일어나며, 과잉 실리콘에 의해필요치 않은 자연산화막이 생성되어 신호 전달체계의 결함을 일으킬 뿐만 아니라, 후속층과의 브릿지 현상을 초래하는 문제점이 있다.Therefore, leakage current, short circuit, etc. occur, and an unnecessary natural oxide film is generated by excess silicon, which causes not only a defect in a signal transmission system but also a bridge phenomenon with a subsequent layer.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 티타늄 실리사이드를 형상하고 이를 후속공정을 거쳐 안정적인 금속층으로 만들어 신속한 신호전달이 가능하고, 금속 이온의 하부침투룰 방지하여 안정적인 소자구현이 가능케 한 모스 전계효과 트랜지스터의 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to form a titanium silicide and make it a stable metal layer through a subsequent process, which enables rapid signal transmission, and prevents the penetration of metal ions under stable devices. The present invention provides a method of manufacturing a MOS field effect transistor that can be implemented.
도 1 내지 도 3 은 본 발명에 따른 모스 전계효과 트랜지스터의 제조 공정도1 to 3 is a manufacturing process diagram of the MOS field effect transistor according to the present invention
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 반도체 기판 12 : 게이트 산화막10 semiconductor substrate 12 gate oxide film
14 : 제1 다결정 실리콘막 16 : 저농도 불순물 영역14 first polycrystalline silicon film 16 low concentration impurity region
18 : 스페이서 20 : 고농도 불순물 영역18 spacer 20 high concentration impurity region
22 : 제2 다결정 실리콘막 24 : 티타늄 실리사이드막22: second polycrystalline silicon film 24: titanium silicide film
상기 목적을 달성하기 위하여, 본 발명에 의한 모스 전계효과 트랜지스터의 제조방법은 게이트 전극과 상기 게이트 전극 양측에 형성된 스페이서 및 상기 게이트 전극과 스페이서 양측 반도체 기판의 하부에 불순물 이온을 주입하여 형성된저/고농도 불순물 영역으로 이루어진 엘.디.디.구조 전면 상부에 다결정 실리콘막을 형성하는 공정과,In order to achieve the above object, the manufacturing method of the MOS field effect transistor according to the present invention is a low / high concentration formed by implanting impurity ions into the gate electrode and the spacer formed on both sides of the gate electrode and the lower portion of the semiconductor substrate on both the gate electrode and the spacer Forming a polycrystalline silicon film on the entire surface of the L.D.
상기 다결정 실리콘막의 상부에 티타늄과 싸일렌을 혼합한 가스를 플로우하여 티타늄 실리사이드막을 형성하는 공정과,Forming a titanium silicide film by flowing a gas of titanium and xylene mixed on the polycrystalline silicon film;
소자 전체에 열처리를 하는 공정을 포함하여 상기 스페이서 상부의 다결정 실리콘막과 티타늄 실리사이드막을 제거하는 것을 특징으로 한다.And removing the polysilicon film and the titanium silicide film on the spacer, including the step of performing heat treatment on the entire device.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 3 은 본 발명에 따른 모스 전계효과 트랜지스터의 제조 공정도를 나타낸 것이다.1 to 3 show a manufacturing process of the MOS field effect transistor according to the present invention.
우선, 반도체 기판(10)상에 게이트 산화막(12) 및 제1 다결정 실리콘막(14)을 통상의 방법으로 적층한 후, 사진식각 공정에 의해 게이트 전극을 형성한다. 그런 다음, 상기 게이트 전극의 양측 소오스/드레인 접합영역에 불순물 이온을 주입하여 저농도 불순물 영역(16)을 형성한다. 그다음, 통상의 방법으로 상기 게이트 전극의 측벽에 스페이서(18)를 형성하여 이를 마스크로 상기 소오스/드레인 접합영역에 불순물 이온을 다시 주입하여 고농도 불순물 영역(20)을 형성하여 저도핑 드레인(lightly doped drain : LDD) 구조의 소오스/드레인 접합 영역을 형성한다.(도 1 참조)First, the gate oxide film 12 and the first polycrystalline silicon film 14 are laminated on the semiconductor substrate 10 by a conventional method, and then a gate electrode is formed by a photolithography process. Then, impurity ions are implanted into both source / drain junction regions of the gate electrode to form a low concentration impurity region 16. Next, a spacer 18 is formed on the sidewall of the gate electrode in a conventional manner, and impurity ions are implanted into the source / drain junction region again using a mask to form a high concentration impurity region 20 to form a lightly doped drain. A source / drain junction region having a drain (LDD) structure is formed (see FIG. 1).
그런 다음, 전체 상부에 저압기상증착기를 이용하여 200∼400m torr의 압력과 550∼600℃의 온도에서 싸일렌(SiH4)을 저농도로 플로우(flow)하여 상기 반도체 기판(10)의 전면에 제2 다결정 실리콘막(22)을 50∼80Å의 두께로 형성하게 된다.Then, using a low pressure vapor deposition on the entire upper portion of the silicon substrate (SiH 4 ) at a pressure of 200 ~ 400m torr and a temperature of 550 ~ 600 ℃ low flow (flow) to the front surface of the semiconductor substrate 10 The two polycrystalline silicon film 22 is formed to a thickness of 50 to 80 kPa.
상기 공정에 의해 형성된 제2 다결정 실리콘막(22)은 후속 금속의 증착시 접착력을 강화시켜주며, 금속층의 증착시 유도되는 압력의 완충막으로 사용되어서 금속이온이 얕은 접합부를 침투하여 들어가는 것을 방지하는 역할을 하는 것이다.The second polycrystalline silicon film 22 formed by the above process enhances the adhesion during subsequent deposition of the metal and is used as a buffer of pressure induced during the deposition of the metal layer to prevent metal ions from penetrating into the shallow junction. It is to play a role.
그 후, 저압·고온의 상태에서 저압기상증착기로 티타늄(Ti)과 싸일렌(SiH4)을 1 : 2의 비율로 혼합한 가스를 플로우시켜 티타늄 실리사이드막(24)을 형성하는데, 이를 다음의 화학식 2에 나타낸다.Thereafter, a gas containing a mixture of titanium (Ti) and xylene (SiH 4 ) in a ratio of 1: 2 is flowed by a low pressure vapor deposition under low pressure and high temperature to form a titanium silicide film 24. It is shown in General formula (2).
상기 티타늄 실리사이드막(24)의 두께는 800∼1000Å을 유지하며, 1000℃이상의 고온 공정을 거쳐 안정적인 금속층을 형성한다.(도 2 참조)The titanium silicide film 24 maintains a thickness of 800 to 1000 kPa, and forms a stable metal layer through a high temperature process of 1000 ° C. or more.
그 다음, 상기 스페이서(18) 상부의 다결정 실리콘막(22)과 티타늄 실리사이드막(23)을 제거하여 게이트 전극을 형성한다.(도 3 참조)Next, the polycrystalline silicon film 22 and the titanium silicide film 23 on the spacer 18 are removed to form a gate electrode (see FIG. 3).
상기 공정에 의해 형성된 금속층의 비저항이 13∼16μΩ/Cm가 되어 저항이 작아지기 때문에 모스소자의 신속한 신호전달이 가능해지는 것이다.The resistivity of the metal layer formed by the above process becomes 13 to 16 mu OMEGA / Cm, so that the resistance becomes small, thereby enabling rapid signal transfer of the MOS element.
이상에서 설명한 바와 같이 본 발명에 따른 모스 전계효과 트랜지스터의 제조방법에 의하면, 다결정 실리콘막을 얇게 성장시켜줌으로써 금속막과 실리콘 소자 사이의 금속이온의 결합력을 강화시켜주는 동시에 상기 금속이온의 하층침투를 방지하여 안정적인 소자구현이 가능한 매우 뛰어난 효과가 있다.As described above, according to the method of manufacturing the MOS field effect transistor according to the present invention, by growing the polycrystalline silicon film thinly, the bonding force of the metal ions between the metal film and the silicon element is strengthened and the lower layer penetration of the metal ions is prevented. Therefore, there is a very excellent effect that enables stable device implementation.
또한, 티타늄 실리사이드막이 후속 공정을 거쳐 안정적인 금속층을 형성하므로써, 저항을 낮출 수 있게 되어 신속한 신호전달이 가능해지는 매우 뛰어난 효과가 있다.In addition, since the titanium silicide film forms a stable metal layer through a subsequent process, the resistance can be lowered, so that there is a very excellent effect of rapid signal transmission.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075743A KR19990055788A (en) | 1997-12-27 | 1997-12-27 | Manufacturing method of MOS field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075743A KR19990055788A (en) | 1997-12-27 | 1997-12-27 | Manufacturing method of MOS field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990055788A true KR19990055788A (en) | 1999-07-15 |
Family
ID=66171453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075743A KR19990055788A (en) | 1997-12-27 | 1997-12-27 | Manufacturing method of MOS field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990055788A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505626B1 (en) * | 1999-02-11 | 2005-08-04 | 삼성전자주식회사 | Method of forming metal silicide layer in semiconductor device |
-
1997
- 1997-12-27 KR KR1019970075743A patent/KR19990055788A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505626B1 (en) * | 1999-02-11 | 2005-08-04 | 삼성전자주식회사 | Method of forming metal silicide layer in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562730B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| US5480814A (en) | Process of making a polysilicon barrier layer in a self-aligned contact module | |
| JPH04211121A (en) | Semiconductor device and fabrication thereof | |
| US20050179069A1 (en) | Semiconductor device and method of manufacturing same | |
| JPS6050920A (en) | Manufacture of semiconductor device | |
| US6746952B2 (en) | Diffusion barrier layer for semiconductor wafer fabrication | |
| US4888297A (en) | Process for making a contact structure including polysilicon and metal alloys | |
| JPH0324737A (en) | Semiconductor device and manufacture thereof | |
| JPH07183486A (en) | Semiconductor device and its manufacture | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| KR19990055788A (en) | Manufacturing method of MOS field effect transistor | |
| EP0104079B1 (en) | Integrated circuit contact structure | |
| CN205752105U (en) | A kind of planar gate power device | |
| JP2616034B2 (en) | Semiconductor integrated circuit device | |
| KR100361864B1 (en) | Fabricating method for semiconductor device | |
| KR100260520B1 (en) | Method of forming a contact of semiconductor device | |
| KR0179100B1 (en) | Method of manufacturing a mosfet | |
| KR100234381B1 (en) | Fabrication method for semiconductor device | |
| JP2815170B2 (en) | Method for manufacturing semiconductor device | |
| KR0184620B1 (en) | Semiconductor device and its manufacturing method | |
| KR101002046B1 (en) | Manufacturing method for semiconductor device | |
| JPH043924A (en) | Manufacture of semiconductor device | |
| KR100566310B1 (en) | A method for forming metal contact in semiconductor device | |
| JPH07249684A (en) | Semiconductor device and its manufacture | |
| JPS59222939A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |