KR19990055761A - Device Separating Method of Semiconductor Device - Google Patents

Device Separating Method of Semiconductor Device Download PDF

Info

Publication number
KR19990055761A
KR19990055761A KR1019970075716A KR19970075716A KR19990055761A KR 19990055761 A KR19990055761 A KR 19990055761A KR 1019970075716 A KR1019970075716 A KR 1019970075716A KR 19970075716 A KR19970075716 A KR 19970075716A KR 19990055761 A KR19990055761 A KR 19990055761A
Authority
KR
South Korea
Prior art keywords
forming
device isolation
semiconductor substrate
film
oxide film
Prior art date
Application number
KR1019970075716A
Other languages
Korean (ko)
Inventor
김동성
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970075716A priority Critical patent/KR19990055761A/en
Publication of KR19990055761A publication Critical patent/KR19990055761A/en

Links

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 소자분리 절연막을 형성하기 위해 소자분리 영역으로 예정되어 노출된 반도체기판을 일정 깊이 식각하여 홈을 형성한 다음, 산화시켜 상기 홈을 형성하는 식각공정시 발생한 결함을 제거하고, 후속 질화막 스페이서 형성후 소자분리 산화막을 형성하는 열공정시 발생하는 열팽창 스트레스를 완충하여 누설전류가 발생하는 것을 방지하고, 소자의 특성 및 신뢰성을 향상시켜 그에 따른 고집적화를 가능하게 하는 기술이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and to forming a groove by etching a predetermined depth of the semiconductor substrate intended to be a device isolation region to form a device isolation insulating film, and then oxidized to form the groove. Eliminates defects generated during the process, buffers thermal expansion stress generated during the thermal process of forming a device isolation oxide film after forming a nitride spacer, prevents leakage current, and improves the characteristics and reliability of the device, thereby enabling high integration. It's a skill that lets you.

Description

반도체소자의 소자분리막 형성방법Method of forming device isolation film of semiconductor device

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 고집적 반도체소자의 소자분리 산화막 형성공정시 소자분리 영역으로 예정된 부분의 반도체기판을 일정 깊이 식각하여 홈을 형성하고, 상기 홈에 산화막을 형성한 다음, 질화막 스페이서를 형성함으로써 소자간에 누설전류가 발생되는 것을 방지하여 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a device isolation film of a semiconductor device. In particular, during the device isolation oxide film formation process of a highly integrated semiconductor device, a groove is formed by etching a portion of a semiconductor substrate, which is intended as a device isolation region, to form a groove, and an oxide film is formed in the groove. Next, the present invention relates to a technology for preventing leakage currents between devices by forming nitride film spacers, thereby improving device characteristics and reliability, thereby enabling high integration of semiconductor devices.

일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.In general, a semiconductor device is composed of an active region in which devices such as a transistor or a capacitor are formed, and an isolation region separating the active regions so that the operation of the devices does not interfere with each other.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.Recently, with the trend toward higher integration of semiconductor devices, efforts have been made to reduce the area of device isolation regions, which occupy a large area in semiconductor devices.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS 라 함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다. 상기와 같이 버즈빅에 의한 문제점을 줄이기 위하여 소자분리영역으로 예정된 부분의 반도체기판을 일정 깊이 제거한 다음 소자분리 산화막을 형성하는 R-LOCOS(recess-local oxidation of silicon)방법이 사용되고 있다.As a method of manufacturing the device isolation region, a conventional local oxidation of silicon (hereinafter referred to as LOCOS) method of thermally oxidizing a semiconductor substrate using a nitride film pattern as a mask, or a trench is formed in a semiconductor substrate and embedded in an insulating material. The trench separation method is used. Among them, the LOCOS method is widely used because of its relatively simple process, but the device separation area is large and buzz is generated at the interface, so that lattice defects are generated due to stress on the substrate. have. As described above, in order to reduce the problems caused by Buzzvik, a recess-local oxidation of silicon (R-LOCOS) method is used in which a semiconductor substrate of a predetermined portion is removed to a predetermined depth and then an isolation oxide layer is formed.

첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 소자분리막 제조방법을 살펴보면 다음과 같다.Referring to the accompanying drawings, look at the device isolation film manufacturing method of a semiconductor device according to the prior art as follows.

도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a device isolation film of a semiconductor device according to the prior art.

먼저, 반도체기판(11)의 표면을 열산화시켜 패드산화막(13)을 형성하고 상기 패드산화막(13) 상부에 질화막(15)을 형성한다. 이때, 상기 질화막(15)은 2000 ∼ 2500 Å 두께로 형성한다.First, the surface of the semiconductor substrate 11 is thermally oxidized to form a pad oxide film 13, and a nitride film 15 is formed on the pad oxide film 13. In this case, the nitride film 15 is formed to have a thickness of 2000 to 2500 kPa.

다음, 상기 질화막(15)은 소자분리 마스크를 이용한 식각공정으로 질화막(15) 패턴을 형성한다.Next, the nitride layer 15 forms a pattern of the nitride layer 15 by an etching process using an element isolation mask.

그 다음, 상기 질화막(15) 패턴의 측벽에 질화막 스페이서(17)를 형성한다. (도 1a참조)Next, a nitride film spacer 17 is formed on sidewalls of the nitride film pattern 15. (See FIG. 1A)

다음, 상기 질화막(15) 패턴 및 질화막 스페이서(17)를 식각마스크로 사용하여 상기 패드산화막(13) 및 일정 두께의 반도체기판(11)을 제거한다. (도 1b참조)Next, the pad oxide layer 13 and the semiconductor substrate 11 having a predetermined thickness are removed using the nitride layer 15 pattern and the nitride layer spacer 17 as an etching mask. (See FIG. 1B)

그 후, 열공정을 실시하여 소자분리 산화막(19)을 형성한다. (도 1c참조)Thereafter, a thermal process is performed to form an element isolation oxide film 19. (See FIG. 1C)

상기와 같은 종래기술에 따른 반도체소자의 소자분리막 형성방법은, 소자분리 영역으로 예정된 반도체기판을 식각하는 공정시 상기 반도체기판이 손상(damage)되어 결함(defect)이 발생하고, 질화막 스페이서의 스트레스에 의해 소자분리 산화막을 형성하기 위한 열공정시 상기 반도체기판에 발생한 결함을 따라 누설전류가 발생하여 소자의 특성 및 신뢰성이 떨어지고, 그에 따른 반도체소자의 고집적화가 어려워지는 문제점이 있다.In the method of forming a device isolation film of a semiconductor device according to the prior art as described above, a defect occurs due to damage of the semiconductor substrate during a process of etching a semiconductor substrate intended as an element isolation region, and a stress is generated in the nitride film spacer. As a result, a leakage current is generated along the defects generated in the semiconductor substrate during the thermal process for forming the device isolation oxide film, thereby degrading the characteristics and reliability of the device, thereby making it difficult to integrate the semiconductor device.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 소자분리 영역으로 예정된 반도체기판에 홈을 형성하고, 상기 홈에 산화막을 형성하여 소자분리막 형성시 발생되는 소자간의 누설전류를 최소화시켜 소자의 특성 및 신뢰성을 향상시키는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.In order to solve the above problems of the prior art, a groove is formed in a semiconductor substrate intended as a device isolation region, and an oxide film is formed in the groove to minimize leakage current between devices generated when the device isolation film is formed. And to provide a device isolation film forming method of a semiconductor device to improve the reliability.

도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.1A to 1C are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the prior art.

도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.2A to 2D are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to the present invention.

◈ 도면의 주요부분에 대한 부호의 설명◈ Explanation of symbols for the main parts of the drawings

11, 12 : 반도체기판 13, 14 : 패드산화막11, 12: semiconductor substrate 13, 14: pad oxide film

15, 16 : 질화막 17, 20 : 질화막 스페이서15, 16: nitride film 17, 20 nitride film spacer

18 : 산화막 19, 22 : 소자분리 산화막18: oxide film 19, 22: device isolation oxide film

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리막 형성방법은,Device isolation film forming method of a semiconductor device according to the present invention for achieving the above object,

반도체기판의 소자분리영역을 노출시키는 패드산화막 패턴과 질화막 패턴을 형성하여 반도체기판을 노출시키는 공정과,Forming a pad oxide film pattern and a nitride film pattern exposing the device isolation region of the semiconductor substrate to expose the semiconductor substrate;

상기 노출된 반도체기판 표면을 산화시켜 산화막을 형성하는 공정과,Oxidizing the exposed surface of the semiconductor substrate to form an oxide film;

상기 구조 상부에 질화막 스페이서를 형성하는 공정과,Forming a nitride film spacer on the structure;

상기 노출된 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 포함하는 것을 특징으로 한다.And thermally oxidizing the exposed semiconductor substrate to form a device isolation oxide film.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d 는 본 발명에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.2A to 2D are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to the present invention.

먼저, 반도체기판(12) 상부에 패드산화막(14)을 형성한다.First, a pad oxide film 14 is formed on the semiconductor substrate 12.

이때, 상기 패드산화막(14)은 질소성분이 함유되어 있는 것이다.At this time, the pad oxide film 14 contains a nitrogen component.

그리고, 상기 패드산화막(14) 상부에 질화막(16)을 충분히 두껍게 형성한다.In addition, the nitride film 16 is sufficiently thickly formed on the pad oxide film 14.

그 다음에, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(16), 패드산화막(14) 및 일정두께의 반도체기판(12)을 식각한다. (도 2a참조)Next, the nitride film 16, the pad oxide film 14, and the semiconductor substrate 12 having a predetermined thickness are etched by an etching process using an element isolation mask (not shown). (See Figure 2A)

이어서, 상기 반도체기판(12)을 산화시켜 산화막(18)을 형성한다. 이때, 상기 산화막(18)은 상기 반도체기판(12)을 리세스하는 공정에서 발생한 결함을 감소시키고, 후속 소자분리 산화막 형성공정시 질화막 스페이서에 의한 열팽창 스트레스를 완충하는 열할을 한다. (도 2b참조)Subsequently, the semiconductor substrate 12 is oxidized to form an oxide film 18. At this time, the oxide film 18 reduces the defects generated in the process of recessing the semiconductor substrate 12 and buffers thermal expansion stress caused by the nitride film spacer during the subsequent device isolation oxide film formation process. (See Figure 2b)

그리고, 상기 질화막(16), 패드산화막(14) 및 산화막(18)의 측벽에 질화막 스페이서(20)를 형성한다. 여기서, 상기 질화막(16) 및 질화막 스페이서(20)는 다결정실리콘으로 형성할 수 있다. (도 2c참조)The nitride film spacer 20 is formed on sidewalls of the nitride film 16, the pad oxide film 14, and the oxide film 18. The nitride film 16 and the nitride film spacer 20 may be formed of polycrystalline silicon. (See FIG. 2C)

다음, 상기 구조에 소자분리 산화막(22)을 성장시킨다. (도 2d참조)Next, a device isolation oxide film 22 is grown in the structure. (See FIG. 2D)

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 소자분리 절연막을 형성하기 위해 소자분리 영역으로 예정되어 노출된 반도체기판을 일정 깊이 식각하여 홈을 형성한 다음, 산화시켜 상기 홈을 형성하는 식각공정시 발생한 결함을 제거하고, 후속 질화막 스페이서 형성후 소자분리 산화막을 형성하는 열공정시 발생하는 열팽창 스트레스를 완충하여 누설전류가 발생하는 것을 방지하고, 소자의 특성 및 신뢰성을 향상시켜 그에 따른 고집적화를 가능하게 하는 이점이 있다.As described above, in the method of forming a device isolation film of a semiconductor device according to the present invention, in order to form a device isolation insulating film, a groove is formed by etching a predetermined depth of an exposed semiconductor substrate to be formed as a device isolation region, and then oxidizing the groove. Eliminates defects generated during the etching process to form an oxide layer, buffers thermal expansion stress generated during the thermal process of forming a device isolation oxide layer after forming a nitride spacer, and prevents leakage current, and improves the characteristics and reliability of the device. There is an advantage to enable high integration accordingly.

Claims (2)

반도체기판의 소자분리영역을 노출시키는 패드산화막 패턴과 질화막 패턴을 형성하여 반도체기판을 노출시키는 공정과,Forming a pad oxide film pattern and a nitride film pattern exposing the device isolation region of the semiconductor substrate to expose the semiconductor substrate; 상기 노출된 반도체기판 표면을 산화시켜 산화막을 형성하는 공정과,Oxidizing the exposed surface of the semiconductor substrate to form an oxide film; 상기 구조 상부에 질화막 스페이서를 형성하는 공정과,Forming a nitride film spacer on the structure; 상기 노출된 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 포함하는 반도체소자의 소자분리막 형성방법.Forming a device isolation oxide film by thermally oxidizing the exposed semiconductor substrate. 제 1 항에 있어서,The method of claim 1, 상기 질화막 패턴과 질화막 스페이서는 다결정실리콘으로 대신하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.And the nitride film pattern and the nitride film spacer are replaced with polysilicon.
KR1019970075716A 1997-12-27 1997-12-27 Device Separating Method of Semiconductor Device KR19990055761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075716A KR19990055761A (en) 1997-12-27 1997-12-27 Device Separating Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075716A KR19990055761A (en) 1997-12-27 1997-12-27 Device Separating Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR19990055761A true KR19990055761A (en) 1999-07-15

Family

ID=66171406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075716A KR19990055761A (en) 1997-12-27 1997-12-27 Device Separating Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR19990055761A (en)

Similar Documents

Publication Publication Date Title
US6844240B2 (en) Semiconductor device having trench isolation
US6642125B2 (en) Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
KR100346844B1 (en) Semiconductor device having shallow trench isolation structure and method for manufacturing the same
JPH06318634A (en) Isolating method for element in semiconductor device
JP3130511B2 (en) Element isolation structure for semiconductor power integrated circuit and method of forming the same
KR100271399B1 (en) Shallow trench manufacturing method for isolating semiconductor device
KR100278488B1 (en) Method for making a semiconductor device
KR19990055761A (en) Device Separating Method of Semiconductor Device
KR100412138B1 (en) Method for forming isolation layer of semiconductor device
JP2707901B2 (en) Method for manufacturing semiconductor device
KR100297169B1 (en) Method for forming isolation layer of semiconductor device
KR100801733B1 (en) Method of fabricating the trench isolation layer having side oxides with a different thickness
KR100422960B1 (en) Method for forming isolation layer of semiconductor device
KR19990006000A (en) Device Separation Method of Semiconductor Device
KR100280813B1 (en) Device Separator Formation Method of Semiconductor Device
KR100205339B1 (en) Method for forming isolation region of semiconductor device
KR100220236B1 (en) Method of forming a field oxide film of semiconductor device
KR100331559B1 (en) Semiconductor device having a SOI structure and fabricating method thereof
KR100439109B1 (en) Method for forming isolation layer of semiconductor device to avoid decrease in quality of gate insulation layer and defect of gate electrode
KR100618810B1 (en) Method of fabricating semiconductor device with border-less contact plug
KR100223278B1 (en) Manufacture of semiconductor device
KR100379516B1 (en) method for manufacturing in a semiconductor device
KR100333363B1 (en) Method for isolating semiconductor device
KR20000004532A (en) Method for manufacturing an isolation layer of semiconductor devices
KR19990057360A (en) Device Separation Method of Semiconductor Device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination