KR19990055717A - Data flow control device and method of IC circuit pack - Google Patents
Data flow control device and method of IC circuit pack Download PDFInfo
- Publication number
- KR19990055717A KR19990055717A KR1019970075672A KR19970075672A KR19990055717A KR 19990055717 A KR19990055717 A KR 19990055717A KR 1019970075672 A KR1019970075672 A KR 1019970075672A KR 19970075672 A KR19970075672 A KR 19970075672A KR 19990055717 A KR19990055717 A KR 19990055717A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory unit
- output
- local memory
- counter
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
본 발명은 전전자교환기에 관한 것으로, 특히, 데이터의 유실을 방지할 수 있도록 칩선택 신호 및 제어신호를 출력시켜주는 CPU(200)와; 외부장치(100)에서 입력되는 데이터를 상기 CPU(200)의 제어신호를 입력받아 로컬메모리부(400)로 출력시켜주고, 상기 로컬메모리부(400)에서 출력되는 데이터를 입력받아 외부장치(100)로 출력시켜주는 직렬통신제어부(300)와; 상기 직렬통신제어부(300)에서 출력된 데이터를 입력받아 상기 CPU(200)의 제어신호에 의해 출력시켜주고, 공유메모리부(500)에서 출력된 데이터를 입력받아 상기 직렬통신제어부(300)로 출력시켜주는 로컬메모리부(400)와; 상기 로컬메모리부(400)에서 출력된 데이터를 입력받아 출력시켜주고, 애플리케이션(600)에서 출력된 데이터를 저장한후 상기 CPU(200)의 칩선택 신호를 입력받아 데이터를 출력시켜주는 공유메모리부(500)와; 상기 공유메모리부(500)에서 출력된 데이터를 입력받아 설정된 데이터와 비교해서 결과 데이터를 출력시켜주는 애플리케이션(600)를 포함하여 구성된 것을 특징으로 하며, 이러한 본 발명은 외부장치에 데이터가 손실되지 않아 정확한 데이터가 출력되고, 각 포트당 할당된 로컬메모리부의 버퍼 영역이 줄어듦으로 인해 차후 추가기능을 부가할 수 있어 사용자의 편의에 의해 다른 용도로 사용가능하고, 사용자가 입력한 데이터의 에코를 즉시 확인할 수 있는 효과가 있다.The present invention relates to an electronic switch, in particular, the CPU 200 for outputting a chip select signal and a control signal to prevent the loss of data; Receives the control signal of the CPU 200 to the data input from the external device 100 and outputs it to the local memory unit 400, the external device 100 receives the data output from the local memory unit 400 Serial communication control unit 300 for outputting; Receives the data output from the serial communication control unit 300 and outputs it by the control signal of the CPU 200, receives the data output from the shared memory unit 500 and outputs it to the serial communication control unit 300 Local memory unit 400 to make; Shared memory unit for receiving and outputting the data output from the local memory unit 400, storing the data output from the application 600 and receiving the chip selection signal of the CPU 200 to output the data ( 500); And an application 600 for receiving the data output from the shared memory unit 500 and comparing the set data with the set data to output the result data. The present invention does not lose data to an external device. Accurate data is output and additional area can be added later because the buffer area allocated to each port is reduced so that it can be used for other purposes at the user's convenience. It can be effective.
Description
본 발명은 전전자교환기에 관한 것으로, 특히, 공유메모리에서 로컬메모리부로 수신되는 데이터와 로컬메모리부에서 직렬통신제어기의 선입선출기로 전송되는 데이터간에 흐름제어를 함으로써, 데이터의 유실을 방지할 수 있도록 하는 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an all-electronic exchange, and in particular, by controlling the flow between data received from the shared memory to the local memory unit and data transmitted from the local memory unit to the first-in, first-out of the serial communication controller, thereby preventing data loss. The present invention relates to a data flow control apparatus and method for an I / O interface circuit pack.
현재 전전자교환기(FULL-ELECTRONIC EXCHANGE) 입출력 제어계블럭(HUMAN MACHINE PROCESSOR HARDWARE BLOCK : HMPH BLOCK)내의 입/출력 인터페이스 회로팩(INPUT/OUTPUT PORT INTERFACE BOARD ASSEMBLY : IOPA)이 사용되는 분야는 음성용 전전자교환기를 비롯하여 코드분할다중접속(CODE DIVISION MULTIPLE ACCESS : CDMA)용 전전자교환기 및 개인휴대통신(PERSONAL COMMUNICATION SYSTEM : PCS)용 전전자교환기의 입/출력 인터페이스에 사용될 수 있다.Currently, the field where the input / output interface circuit pack (INPUT / OUTPUT PORT INTERFACE BOARD ASSEMBLY: IOPA) in the FULL-ELECTRONIC EXCHANGE input / output control block (HUMAN MACHINE PROCESSOR HARDWARE BLOCK: HMPH BLOCK) is used It can be used for the input / output interface of switchboards, switchboards for CODE DIVISION MULTIPLE ACCESS (CDMA) and switchboards for PERSONAL COMMUNICATION SYSTEM (PCS).
종래의 공유메모리의 데이터를 포트별로 충분히 할당된 로컬메모리부에 저장한 후 인터럽트 방식에 의해 직렬통신제어기의 선입선출기로 전송하던 입/출력 인터페이스 회로팩의 출력방법은 공유메모리로부터 전송해야할 데이터가 있는지 판단하는 데이터 전송 판단단계(S1)와, 상기 데이터 전송 판단단계(S1)에서 공유메모리부로부터 전송해야할 데이터가 없으면 처음으로 되돌아가고, 있으면 공유메모리부에서 로컬메모리부로 데이터를 전송하는 데이터 전송단계(S2)와, 상기 데이터 전송단계(S2)에서 로컬메모리부로 데이터가 전송되었으면, 송신 인터럽트가 걸리는 송신 인터럽트 단계(S3)와, 상기 송신 인터럽트 단계(S3)에서 데이터를 전송하여 송신 인터럽트가 걸렸으면, 인터럽트 처리에 의해 로컬메모리부의 데이터가 직렬통신제어기의 선입선출기로 전송되는 선입선출기 전송단계(S4)로 구성된다.The output method of the input / output interface circuit pack, which stores the data of the shared memory in the local memory unit allocated to each port sufficiently and transmits it to the first-in, first-out of the serial communication controller by the interrupt method, is there any data to be transmitted from the shared memory? If there is no data transmission determination step (S1) to determine, and if there is no data to be transmitted from the shared memory unit in the data transfer determination step (S1), the data is returned to the beginning, and if there is a data transfer step of transferring data from the shared memory unit to the local memory unit ( S2), if data has been transmitted to the local memory unit in the data transfer step S2, and a transmission interruption step S3 that takes a transmission interrupt, and if a transmission interruption has occurred by transferring data in the transmission interrupt step S3, Data in the local memory is preempted by the serial communication controller by interrupt processing. Consists of a first-in-first-out group transfer step (S4) which is sent to.
즉, 종래 입/출력 인터페이스 회로팩 출력방법의 동작과정은, 공유메모리부에서 전송해야할 데이터가 있는지를 판단하여(S1), 전송할 데이터가 없으면 처음으로 되돌아가고, 있으면 공유메모리부에서 로컬메모리부로 데이터를 전송하고(S2), 로컬메모리부로 데이터가 전송되면, 송신 인터럽트가 걸리고(S3), 송신 인터럽트 처리에 의해 로컬메모리부의 데이터가 직렬통신제어기의 선입선출기로 전송된다(S4).That is, in the operation process of the conventional input / output interface circuit pack output method, it is determined whether there is data to be transmitted from the shared memory unit (S1), and if there is no data to be transmitted, it returns to the beginning, and if there is no data from the shared memory unit to the local memory unit, (S2), when data is transmitted to the local memory unit, a transmission interrupt is applied (S3), and data of the local memory unit is transferred to the first-in, first-out of the serial communication controller by the transmission interrupt process (S4).
상기와 같이, 종래의 입/출력 인터페이스 회로팩 출력방법은 초기 전전자교환기 입/출력 인터테이스 보드에서 자체의 로컬메모리부에 각 포트별로 충분한 공간의 버퍼를 마련해두고, 공유메모리로부터 수신되는 데이터를 로컬메모리부에 축적시키고, 그때마다 인터럽트 방식에 의해 직렬통신제어기(SERIAL COMMUNICATION- CONTROLLER : SCC)의 선입선출기로 전송하는 방식을 취했었다.As described above, in the conventional input / output interface circuit pack output method, a buffer of sufficient space for each port is provided in the local memory unit of the initial electronic exchanger input / output interface board, and data received from the shared memory is provided. Was stored in the local memory and transferred to the first-in, first-out of the serial communication controller (SCC) by interrupt method.
그러나, 직렬통신제어부가 로컬메모리부의 데이터를 미처 처리하기 전에 공유메모리부로부터 입력되는 데이터가 로컬메모리부에 저장됨으로 인해 아무리 각 채널당 버퍼영역을 크게 잡아도 버퍼영역의 오버플로우(OVERFLOW)로 인한 메시지 유실을 피할 수가 없었다.However, since the data input from the shared memory is stored in the local memory before the serial communication controller processes the data in the local memory, no matter how large the buffer area for each channel is, the message is lost due to the overflow of the buffer area. Could not be avoided.
이는 입/출력 인터페이스 회로팩의 중앙처리장치가 공유메모리부에서 로컬메모리부로 전송하는 처리 속도가 인터럽트 방식을 통한 직렬통신제어부의 데이터 처리 속도보다 월등히 빠름으로 인해 발생된다.This is caused by the processing speed that the central processing unit of the input / output interface circuit pack transfers from the shared memory unit to the local memory unit is much faster than the data processing speed of the serial communication controller through the interrupt method.
또한, 참고로 현재 직렬통신제어기의 처리 속도는 9600bps로 설정하여 사용하고 있으며, 로컬메모리부에서 뿐만아니라 입/출력 인터페이스 회로팩의 입/출력 포트에 연결된 장치를 사용자가 이용할 때, 입력한 데이터가 에코(ECHO)되는 시간이 지연됨으로 인해 사용자 입장에서 실시간 처리가 되지 않는 듯 하게 느껴진다.For reference, the processing speed of the serial communication controller is set to 9600bps. When the user uses a device connected to the input / output port of the input / output interface circuit pack as well as the local memory, the input data is Due to the delay of the ECHO, the user does not seem to be able to process in real time.
이러한 원인은, 사용자가 입력한 데이터가 입/출력 인터페이스 회로팩을 거쳐 공유메모리에 쌓이게 되고, 이 데이터가 크로스(CROS)에 의해 애플리케이션(APPLICATION)단으로 전달되며, 이렇게 전달된 데이터는 에코되기 위해 다시 크로스를 거쳐 공유메모리에 쌓이게 되고, 입/출력 인터페이스 회로팩은 패킷처리를 통해 공유메모리의 데이터를 다시 입/출력 인터페이스 회로팩의 입/출력 포트로 전송함에 있다.The reason for this is that the data input by the user is accumulated in the shared memory via the input / output interface circuit pack, and the data is transferred to the APPLICATION stage by the CROS. The data is stored in the shared memory through the cross again, and the input / output interface circuit pack transmits the data of the shared memory back to the input / output port of the input / output interface circuit pack through packet processing.
이때, 입/출력 인터페이스 회로팩에서는 입/출력 포트로 전송하게 되는 에코데이터도 일반 전송되는 데이터와 동일한 방식으로 처리되므로 공유메모리부에서 로컬메모리부 영역으로 전송되고, 이미 처리해야 할 데이터를 일반 데이터보다 우선순위를 높게 두었다 하더라도, 에코되는 데이터는 입/출력 인터페이스 회로팩의 로컬메모리부에 쌓여서 자신의 차례가 올때까지 지연되어야 한다.At this time, in the I / O interface circuit pack, the echo data transmitted to the I / O port is also processed in the same way as the general transmitted data. Therefore, the common data is transferred from the shared memory section to the local memory section. Even with higher priorities, the echoed data must accumulate in the local memory of the I / O interface circuit pack and be delayed until its turn.
이와같은 이유로, 입/출력 포트에 연결된 장치의 사용자는 로컬메모리부에 데이터가 많이 쌓여있을 때 사용자가 입력한 데이터의 에코가 늦게 반응함으로 불편을 느낄뿐만 아니라, 사용자에게 상당히 심각한 영향을 주는 문제점이 있었다.For this reason, a user of a device connected to an input / output port may not only feel uncomfortable because the echo of the data input by the user reacts late when a lot of data is accumulated in the local memory but also has a serious problem on the user. there was.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, 공유메모리부에서 로컬메모리부로 입력되는 데이터와 로컬메모리부에서 직렬통신제어부의 선입선출부로 출력되는 데이터간의 흐름제어를 위하여 공유메모리부에서 로컬메모리부로 데이터가 입력되면, 직렬통신제어부가 송신 인터럽트를 발생시키도록 하여 입력되는 데이터를 외부 장치로 출력하도록 하고, 입력된 데이터의 처리가 종료된후에 다시 공유메모리부로부터의 데이터를 입력받도록 함으로써, 로컬메모리부 버퍼의 오버플로우로 인한 데이터의 유실을 방지할 수 있고, 사용자의 실시간 데이터 처리도 가능하도록 한 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치 및 방법을 제공하는 데 있다.The present invention is to solve the above problems, in particular, the shared memory unit for the flow control between the data input from the shared memory unit to the local memory unit and the data output from the local memory unit to the first-in first-out unit of the serial communication control unit When data is input from the local memory unit to the serial communication controller, the serial communication controller generates a transmission interrupt so that the input data is output to the external device and receives data from the shared memory unit again after the processing of the input data is completed. Accordingly, the present invention provides an apparatus and method for controlling data flow of an I / O interface circuit pack that can prevent data loss due to overflow of a local memory buffer and enable real-time data processing of a user. .
상기와 같은 목적을 달성하기 위하여 본 발명 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치는, 칩선택 신호 및 제어신호를 출력시켜주는 CPU와; 외부장치에서 입력되는 데이터를 상기 CPU의 제어신호를 입력받아 로컬메모리부로 출력시켜주고, 상기 로컬메모리부에서 출력되는 데이터를 입력받아 외부장치로 출력시켜주는 직렬통신제어부와; 상기 직렬통신제어부에서 출력된 데이터를 입력받아 상기 CPU의 제어신호에 의해 출력시켜주고, 공유메모리부에서 출력된 데이터를 입력받아 상기 직렬통신제어부로 출력시켜주는 로컬메모리부와; 상기 로컬메모리부에서 출력된 데이터를 입력받아 출력시켜주고, 애플리케이션에서 출력된 데이터를 저장한후 상기 CPU의 칩선택 신호를 입력받아 데이터를 출력시켜주는 공유메모리부와; 상기 공유메모리부에서 출력된 데이터를 입력받아 설정된 데이터와 비교해서 결과 데이터를 출력시켜주는 애플리케이션을 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, a data flow control apparatus of an electronic switching device of the present invention includes: a CPU for outputting a chip selection signal and a control signal; A serial communication control unit which receives data input from an external device and outputs the control signal of the CPU to a local memory unit, and receives data output from the local memory unit and outputs the data to an external device; A local memory unit for receiving the data output from the serial communication control unit and outputting the data by the control signal of the CPU, and receiving the data output from the shared memory unit and outputting the data to the serial communication control unit; A shared memory unit for receiving and outputting data output from the local memory unit, storing data output from an application, and receiving a chip selection signal of the CPU to output data; And an application for receiving the data output from the shared memory unit and comparing the set data to output the result data.
한편, 본 발명 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 방법은 공유메모리부로부터 전송해야할 데이터가 있는지 판단하는 데이터 전송 판단단계(S10)와; 상기 데이터 전송 판단단계(S10)에서 공유메모리로부터 전송해야할 데이터가 없으면 처음으로 되돌아가고, 있으면 공유메모리부에서 로컬메모리부로 데이터를 전송하면서 카운터를 1증가시키는 데이터 전송 및 카운터 1증가단계(S20)와; 상기 데이터 전송 및 카운터 1증가단계에서 로컬메모리부에 데이터를 전송하고, 카운터를 1증가시켰으면 송신 인터럽트가 걸리는 송신 인터럽트 단계(S30)와; 상기 송신 인터럽트 단계(S30)에서 데이터를 전송하여 송신 인터럽트가 걸렸으면, 인터럽트 처리에 의해 로컬메모리부의 데이터가 직렬통신제어부의 선입선출기로 전송하고, 카운터를 1감소시키는 데이터 선입선출기 전송 및 카운터 1감소단계(S40)와; 상기 선입선출기 전송 및 카운터 1감소단계(S40)에서 데이터를 선입선출기로 전송하고, 카운터를 1감소시켰으면, 카운터가 0인지 판단하여 아니면 상기 데이터 선입선출기 전송 및 카운터 1감소단계(S40)로 되돌아가고, 맞으면 종료하는 카운터 0판단단계(S50)을 포함하여 구성된 것을 특징으로 한다.On the other hand, the data flow control method of the I / O interface circuit pack of the present invention includes a data transmission determination step (S10) for determining whether there is data to be transmitted from the shared memory unit; If there is no data to be transmitted from the shared memory in the data transfer determination step (S10), and if there is no data to be transferred to the local memory unit, if there is a data transfer and counter 1 increase step (S20) ; A transmission interrupt step (S30) of transmitting data to the local memory unit in the data transmission and counter 1 increment step and sending a interrupt when the counter is increased by one; If data is transmitted in the transmission interrupt step (S30) and a transmission interrupt has occurred, the data first-in-first-out transmission and counter 1 transfers the data of the local memory unit to the first-in, first-out-first-out of the serial communication control unit by interrupt processing, and decreases the counter by one. A reduction step (S40); In the first-in-first-out transmission and counter one decrement step (S40), if the data is transmitted to the first-in first-out, and the counter is decremented by one, it is determined whether the counter is zero or the data first-in-first-out transmission and counter one decrement step (S40). It is characterized in that it comprises a counter 0 determination step (S50) to return to, and ends if correct.
도 1 은 종래의 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 를 순서도,1 is a flow chart of data flow control of a conventional all-in / out interface circuit pack;
도 2 는 본 발명의 일 실시예에 따른 전전자교환기 입/출력 인터페이스 회로 팩의 데이터흐름 제어 장치를 나타낸 구성도,FIG. 2 is a block diagram showing a data flow control apparatus of an all-in / out interface circuit pack according to one embodiment of the present invention; FIG.
도 3 은 본 발명의 일 실시예에 따른 전전자교환기 입/출력 인터페이스 회로 팩의 데이터흐름 제어 방법을 나타낸 순서도이다.3 is a flowchart illustrating a data flow control method of an IC circuit pack according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
100 : 외부장치 200 : CPU100: external device 200: CPU
300 : 직렬통신제어부 301 : 수신 선입선출부300: serial communication control unit 301: receiving first-in first-out
302 : 송신 선입선출부 400 : 로컬메모리부302: first-in first-out section 400: local memory section
500 : 공유메모리부 600 : 애플리케이션500: shared memory 600: application
이하, 상술한 내용을 본 발명에 따른 실시예를 통해 상세히 설명하면 다음과 같다.Hereinafter, the above-described contents will be described in detail through an embodiment according to the present invention.
본 발명은 도 1 에 도시한 바와 같이, 먼저, CPU(200)에서는 칩(CHIP)선택 신호 및 제어신호를 출력시켜주고, 직렬통신제어부(300)에서는 외부장치(100)에서 입력되는 데이터를 상기 CPU(200)의 제어신호를 입력받아 로컬메모리부(400)로 출력시켜주고, 상기 로컬메모리부(400)에서 출력되는 데이터를 입력받아 외부장치(100)로 출력시켜주고, 로컬메모리부(400)에서는 상기 직렬통신제어부(300)에서 출력된 데이터를 입력받아 상기 CPU(200)의 제어신호에 의해 출력시켜주고, 공유메모리부(500)에서 출력된 데이터를 입력받아 상기 직렬통신제어부(300)로 출력시켜준다.As shown in FIG. 1, first, the CPU 200 outputs a chip select signal and a control signal, and the serial communication controller 300 receives data input from the external device 100. Receives the control signal of the CPU 200 and outputs it to the local memory unit 400, receives the data output from the local memory unit 400 and outputs it to the external device 100, local memory unit 400 ) Receives the data output from the serial communication control unit 300 and outputs the data by the control signal of the CPU 200, and receives the data output from the shared memory unit 500 and receives the data output from the serial communication control unit 300. Will output
또한, 공유메모리부(500)에서는 상기 로컬메모리부(400)에서 출력된 데이터를 입력받아 출력시켜주고, 애플리케이션(600)에서 출력된 데이터를 저장한후 상기 CPU(200)의 칩선택 신호를 입력받아 데이터를 출력시켜주고, 애플리케이션(600)에서는 상기 공유메모리부(500)에서 출력된 데이터를 입력받아 설정된 데이터와 비교해서 결과 데이터를 출력시켜줌으로써, 본 실시예를 구성한다.In addition, the shared memory unit 500 receives and outputs the data output from the local memory unit 400, stores the data output from the application 600, and receives the chip selection signal of the CPU 200. The data is output, and the application 600 receives the data output from the shared memory unit 500 and compares the set data with the set data to output the result data.
이하, 상기와 같이 구성된 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치의 동작과정을 설명하면 다음과 같다.Hereinafter, an operation process of a data flow control apparatus of an all-in / out interface circuit pack configured as described above will be described.
사용자가 외부장치(예를 들면, 컴퓨터, 프린터, 디스플레이 장치등)(100)를 통해 데이터를 출력시키면, 상기 외부장치(100)에서 출력된 데이터를 하나의 칩당 8채널을 지원하는 CL-CD 1865를 2개 사용하여 전체 16채널에 각종 입/출력 장치를 연결하여 사용할 수 있는 직렬통신제어부(300)의 수신 선입선출부(301)에서 입력받아 출력시켜주고, 상기 직렬통신제어부(300)의 수신 선입선출부(301)에서 출력된 데이터를 512킬로바이트(Kbytes) 크기의 에스램(Static RAM)으로 구성된 로컬메모리부(400)에서 입력받아 출력시켜준다.When a user outputs data through an external device (for example, a computer, a printer, a display device, etc.) 100, the CL-CD 1865 supports 8 channels per chip on the data output from the external device 100. Receives and outputs from the first-in, first-out unit 301 of the serial communication control unit 300 that can be used to connect a variety of input / output devices to all 16 channels using two, and receives the serial communication control unit 300 The data output from the first-in, first-out unit 301 is input from the local memory unit 400 composed of 512 kilobytes (Kbytes) of static RAM and outputs the data.
또한, 상기 로컬메모리부(400)에서 출력된 데이터를 128킬로바이트(Kbytes) 크기로 로컬 억세스(Local Access)와 익스터널(External) 억세스로 구성된 공유메모리부(500)에서 입력받아 MC68360(Quad Integrated Communications Controller : QUICC)의 코어인 CPU32+ 20㎒로 구성된 CPU(200)의 제어신호에 의해 데이터를 출력시켜주면, 상기 공유메모리부(500)에서 출력된 데이터를 애플리케이션(APPLICATIO- N)(600)에서 입력받아 입력된 데이터를 미리 설정된 데이터와 비교해서 결과 데이터를 출력시켜준다.In addition, MC68360 (Quad Integrated Communications) receives data output from the local memory unit 400 from a shared memory unit 500 including local access and external access with a size of 128 kilobytes (Kbytes). When the controller outputs data by the control signal of the CPU 200 configured as the CPU 32 + 20 MHz, which is the core of the controller: QUICC, the data output from the shared memory unit 500 is input from the application APPLICATIO-N 600. The received data is compared with the preset data and the result data is output.
그러면, 상기 애플리케이션(600)에서 출력된 결과 데이터를 공유메모리부(500)에서 입력받아 저장하고 있다가, 상기 CPU(200)의 칩선택 신호에 의해 선택된 결과 데이터를 출력시켜주고, 상기 공유메모리부(500)에서 출력된 데이터를 로컬메모리부(400)에서 입력받아 영역이 할당된 곳에 데이터를 저장한 후 상기 CPU(200)의 제어신호에 의해 결과 데이터를 출력시켜준다.Then, the result data output from the application 600 is received and stored in the shared memory unit 500, and the result data selected by the chip select signal of the CPU 200 is outputted. After receiving the data output from the 500 from the local memory unit 400, the data is stored in an area where the area is allocated, and the result data is output by the control signal of the CPU 200.
또한, 상기 로컬메모리부(400)에서 출력된 결과 데이터를 직렬통신제어부(300)의 송신 선입선출부(302)에서 입력받아 결과 데이터를 출력시켜주면, 상기 직렬통신제어부(300)의 송신 선입선출부(302)에서 출력된 결과 데이터를 외부장치(100)에서 입력받아 디스플레이하여 사용자가 결과 데이터를 알 수 있다.In addition, when the result data output from the local memory unit 400 is inputted by the first-in first-out unit 302 of the serial communication controller 300 and outputs the result data, the first-in, first-out of the serial communication controller 300 is output. The result data output from the unit 302 is received from the external device 100 and displayed so that the user can know the result data.
한편, 본 발명 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 방법은 공유메모리부(500)로부터 전송해야할 데이터가 있는지 판단하여(S10), 상기 데이터 전송 판단단계(S10)에서 공유메모리부(500)로부터 전송해야할 데이터가 없으면 처음으로 되돌아가고, 있으면 공유메모리부(500)에서 로컬메모리부(400)로 데이터를 전송하면서 카운터를 1증가시킨다.On the other hand, the data flow control method of the I / O interface circuit pack according to the present invention determines whether there is data to be transmitted from the shared memory unit 500 (S10), the shared memory unit (S10) in the data transmission determination step (S10). If there is no data to be transmitted from 500, the process returns to the beginning, and if it is, the counter is increased by one while transferring data from the shared memory unit 500 to the local memory unit 400.
또한, 상기 데이터 전송 및 카운터 1증가단계(S20)에서 로컬메모리부(400)에 데이터를 전송하고, 카운터를 1증가시켰으면, 직렬통신제어부(300)의 송신 선입선출부(302)에서 송신 인터럽트를 걸고(S30), 상기 송신 인터럽트 단계(S30)에서 데이터를 전송하여 직렬통신제어부(300)의 송신 선입선출부(302)에서 송신 인터럽트를 걸었으면, 인터럽트 처리에 의해 로컬메모리부(400)의 데이터를 직렬통신제어부(300)의 선입선출기로 전송하고, 카운터를 1감소시켜준다(S40).In addition, when the data is transmitted to the local memory unit 400 in the data transfer and counter 1 increment step (S20), and the counter is increased by 1, the transmission first-in, first-out unit 302 of the serial communication control unit 300 interrupts the transmission. (S30), if data is transmitted in the transmission interrupt step (S30) and the transmission interrupt is transmitted by the first-in, first-out unit 302 of the serial communication control unit 300, the local memory unit 400 is interrupted by an interrupt process. The data is transmitted to the first-in, first-out of the serial communication control unit 300, and the counter is reduced by one (S40).
그러면, 상기 선입선출부 전송 및 카운터 1감소단계(S40)에서 데이터를 송신 선입선출부(302)로 전송하고, 카운터를 1감소시켰으면, 카운터가 0인지 판단하여 아니면 상기 선입선출부 전송 및 카운터 1감소단계(S40)로 되돌아가고, 맞으면 종료한다(S50).Then, if the data is transmitted to the first-in, first-out unit 302 in the first-in first-out unit transmission and counter 1 reduction step (S40), and the counter is decremented by 1, it is determined whether the counter is 0 or the first-in-first-out unit transmission and counter The process returns to one reduction step S40 and ends if it is correct (S50).
이상에서 살펴본 바와 같이 본 발명 전전자교환기 입/출력 인터페이스 회로팩 데이터흐름 제어 장치 및 방법은, 외부장치에 데이터가 손실되지 않아 정확한 데이터가 출력되고, 각 포트당 할당된 로컬메모리부의 버퍼 영역이 줄어듦으로 인해 차후 추가기능을 부가할 수 있어 사용자의 편의에 의해 다른 용도로 사용가능하고, 사용자가 입력한 데이터의 에코를 즉시 확인함으로써, 종전의 로컬메모리부의 오버플로우에 따른 입력지연 시간을 단축할 수 있는 효과가 있다.As described above, the apparatus and method of the present invention, the input / output interface circuit pack data flow control device of the electronic switch, does not lose data to an external device so that accurate data is output and the buffer area allocated to each port is reduced. As a result, additional functions can be added later, and it can be used for other purposes at the convenience of the user, and by immediately checking the echo of the data input by the user, the input delay time due to the overflow of the conventional local memory part can be shortened. It has an effect.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075672A KR100318846B1 (en) | 1997-12-27 | 1997-12-27 | Data flow control device and method of all electronic exchange input / output interface circuit pack |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075672A KR100318846B1 (en) | 1997-12-27 | 1997-12-27 | Data flow control device and method of all electronic exchange input / output interface circuit pack |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990055717A true KR19990055717A (en) | 1999-07-15 |
KR100318846B1 KR100318846B1 (en) | 2002-07-27 |
Family
ID=66172278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970075672A KR100318846B1 (en) | 1997-12-27 | 1997-12-27 | Data flow control device and method of all electronic exchange input / output interface circuit pack |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100318846B1 (en) |
-
1997
- 1997-12-27 KR KR1019970075672A patent/KR100318846B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100318846B1 (en) | 2002-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5943479A (en) | Method for reducing the rate of interrupts in a high speed I/O controller | |
US5111425A (en) | Single chip communication data processor with direct memory access controller having a channel control circuit | |
EP1428131B1 (en) | Multiple channel interface for communications between devices | |
CA2041741C (en) | Terminal server architecture | |
US6526068B2 (en) | Interface control of communication between a control processor and a digital signal processor | |
US7370117B2 (en) | Communication system and method for communicating frames of management information in a multi-station network | |
EP0454605A2 (en) | Bus request device in a direct memory access (DMA) system | |
US5533203A (en) | Start of packet receive interrupt for ethernet controller | |
JPH0844635A (en) | Overflow protective circuit for uart device | |
US6477600B1 (en) | Apparatus and method for processing isochronous interrupts | |
EP0573583B1 (en) | A method and a device for supplying data to a buffered uart | |
KR100318846B1 (en) | Data flow control device and method of all electronic exchange input / output interface circuit pack | |
JP2004295701A (en) | Serial communication device | |
US7000058B1 (en) | Method and configuration for transmitting digital data | |
JP3075650B2 (en) | Packet transmission equipment for packet switching equipment | |
US5125079A (en) | Method for controlling the data transmission of a central unit interfacing control circuit and circuit arrangement for the implementation of the method | |
US7392332B2 (en) | Bit rate adaptation in a data processing flow | |
US5832302A (en) | Dual adder burst control governor to signal when a data burst is close to completion | |
US6311235B1 (en) | UART support for address bit on seven bit frames | |
KR100270516B1 (en) | Apparatus about the interface of full electronic exchange, and the method | |
JP2971006B2 (en) | Serial communication method and serial communication controller | |
KR100962306B1 (en) | Bidirectional data transmission apparatus and the method thereof for embedded system | |
KR100590171B1 (en) | Apparatus and method for processing of isdn message | |
JPS60183659A (en) | Information transfer control system | |
KR100223983B1 (en) | Collision protecting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061205 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |