KR100318846B1 - Data flow control device and method of all electronic exchange input / output interface circuit pack - Google Patents
Data flow control device and method of all electronic exchange input / output interface circuit pack Download PDFInfo
- Publication number
- KR100318846B1 KR100318846B1 KR1019970075672A KR19970075672A KR100318846B1 KR 100318846 B1 KR100318846 B1 KR 100318846B1 KR 1019970075672 A KR1019970075672 A KR 1019970075672A KR 19970075672 A KR19970075672 A KR 19970075672A KR 100318846 B1 KR100318846 B1 KR 100318846B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory unit
- counter
- receiving
- local memory
- Prior art date
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
본 발명은 전전자교환기에 관한 것으로, 특히, 칩 선택 신호 및 제어신호를 출력하는 CPU(200); 외부장치(100)로부터 데이터를 입력받은 후 상기 CPU(200)의 제어신호에 의해 데이터를 출력하는 한편, 데이터를 입력받음과 동시에 그 데이터를 상기 외부장치(100)로 출력하는 직렬통신제어부(300); 상기 직렬통신제어부(300)로부터 데이터를 입력받은 후 상기 CPU(200)의 제어신호에 의해 데이터를 출력하는 한편, 데이터를 입력받음과 동시에 그 데이터를 상기 직렬통신제어부(300)로 출력하는 로컬메모리부(400); 상기 로컬메모리부(400)로부터 데이터를 입력받은 후 그 데이터를 출력하는 한편, 데이터를 입력받아 저장한 후 상기 CPU(200)로부터 칩 선택신호를 입력받으면 그에 상응한 해당 데이터를 상기 로컬메모리부(400)로 출력하는 공유메모리부(500); 및 상기 메모리부(500)로부터 데이터를 입력받음과 동시에 설정된 데이터와 비교한 후 그에 상응한 결과 데이터를 출력하는 애플리케이션(600)을 포함하여 구성된 것을 특징으로 하며, 이러한 본 발명은 외부장치에 데이터가 손실되지 않아 정확한 데이터가 출력되고, 각 포트당 할당된 로컬메모리부의 버퍼 영역이 줄어듦으로 인해 차후 추가기능을 부가할 수 있어 사용자의 편의에 의해 다른 용도로 사용가능하고, 사용자가 입력한 데이터의 에코를 즉시 확인할 수 있는 효과가 있다.The present invention relates to an electronic switch, in particular, the CPU 200 for outputting a chip select signal and a control signal; After receiving data from the external device 100, the serial communication control unit 300 outputs data by the control signal of the CPU 200, and at the same time receives the data and outputs the data to the external device 100. ); After receiving the data from the serial communication control unit 300 and outputs the data by the control signal of the CPU 200, while receiving the data and outputs the data to the serial communication control unit 300 at the same time Unit 400; After receiving the data from the local memory unit 400 and outputting the data, while receiving and storing the data after receiving the chip selection signal from the CPU 200, corresponding data corresponding to the local memory unit ( A shared memory unit 500 for outputting to 400; And an application 600 that receives data from the memory unit 500 and compares the data with the set data and outputs the result data corresponding thereto. Since the correct data is output without loss and the buffer area allocated to each port is reduced, additional functions can be added later so that it can be used for other purposes by the user's convenience. There is an effect that can be confirmed immediately.
Description
본 발명은 전전자교환기에 관한 것으로, 특히, 공유메모리에서 로컬메모리부로 수신되는 데이터와 로컬메모리부에서 직렬통신제어부의 선입선출기로 전송되는 데이터간에 흐름 제어를 통해 데이터의 유실을 방지할 수 있도록 하는 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치 및 방법에 관한 것이다.The present invention relates to an electronic switch, in particular, to prevent the loss of data through the flow control between the data received from the shared memory to the local memory unit and the data transmitted from the local memory unit to the first-in, first-out of the serial communication control unit The present invention relates to a data flow control apparatus and method for an I / O interface circuit pack.
현재 전전자교환기(FULL-ELECTRONIC EXCHANGE) 입출력 제어계블럭(HUMAN MACHINE PROCESSOR HARDWARE BLOCK : HMPH BLOCK)내의 입/출력 인터페이스 회로팩(INPUT/OUTPUT PORT INTERFACE BOARD ASSEMBLY : IOPA)이 사용되는 분야는 음성용 전전자교환기를 비롯하여 코드분할다중접속(CODE DIVISION MULTIPLE ACCESS : CDMA)용 전전자교환기 및 개인휴대통신(PERSONAL COMMUNICATION SYSTEM : PCS)용 전전자교환기의 입/출력 인터페이스에 사용될 수 있다.Currently, the field where the input / output interface circuit pack (INPUT / OUTPUT PORT INTERFACE BOARD ASSEMBLY: IOPA) in the FULL-ELECTRONIC EXCHANGE input / output control block (HUMAN MACHINE PROCESSOR HARDWARE BLOCK: HMPH BLOCK) is used It can be used for the input / output interface of switchboards, switchboards for CODE DIVISION MULTIPLE ACCESS (CDMA) and switchboards for PERSONAL COMMUNICATION SYSTEM (PCS).
종래의 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 방법은, 도 1에 도시된 바와 같이, 공유메모리로부터 전송해야할 데이터가 있는지 판단하는 데이터 전송 판단단계(S1)와, 상기 데이터 전송 판단단계(S1)에서 공유메모리부로부터 전송해야할 데이터가 없으면 처음으로 되돌아가고, 있으면 공유메모리부에서 로컬메모리부로 데이터를 전송하는 데이터 전송단계(S2)와, 상기 데이터 전송단계(S2)에서 로컬메모리부로 데이터가 전송되었으면, 송신 인터럽트가 걸리는 송신 인터럽트 단계(S3), 및 상기 송신 인터럽트 단계(S3)에서 데이터를 전송하여 송신 인터럽트가 걸렸으면, 인터럽트 처리에 의해 로컬메모리부의 데이터가 직렬통신제어기의 선입선출기로 전송되는 선입선출기 전송단계(S4)로 구성된다.In the conventional data flow control method of the all-in / out interface circuit pack, as shown in FIG. 1, a data transmission determination step (S1) of determining whether there is data to be transmitted from a shared memory, and the data transmission determination step If there is no data to be transmitted from the shared memory section at S1, the data is returned to the beginning, and if there is a data transfer step (S2) of transferring data from the shared memory section to the local memory section, and the data is transferred from the data transfer step (S2) to the local memory section. Is transmitted, the data is transmitted from the transmission interrupt step S3 to which the transmission interrupt is applied, and if the data is interrupted by the data transmission in the transmission interrupt step S3, the data of the local memory unit is interrupted to the first-in first-out-employee of the serial communication controller by interrupt processing. It consists of a first-in first-out transmission step (S4) to be transmitted.
즉, 종래의 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 방법의 동작과정은, 공유메모리부에서 전송해야할 데이터가 있는지를 판단하여(S1),전송할 데이터가 없으면 처음으로 되돌아가고, 있으면 공유메모리부에서 로컬메모리부로 데이터를 전송하고(S2), 로컬메모리부로 데이터가 전송되면, 송신 인터럽트가 걸리고(S3), 송신 인터럽트 처리에 의해 로컬메모리부의 데이터가 직렬통신제어기의 선입선출기로 전송된다(S4).That is, the operation process of the data flow control method of the conventional I / O interface circuit pack determines whether there is data to be transmitted in the shared memory unit (S1), and returns to the beginning when there is no data to be transmitted, When data is transferred from the memory unit to the local memory unit (S2), when data is transferred to the local memory unit, a transmission interrupt is applied (S3), and the data of the local memory unit is transferred to the first-in first-out of the serial communication controller by the transmission interrupt processing ( S4).
상기와 같이, 종래의 입/출력 인터페이스 회로팩 출력방법은 초기 전전자교환기 입/출력 인터테이스 보드에서 자체의 로컬메모리부에 각 포트별로 충분한 공간의 버퍼를 마련해두고, 공유메모리로부터 수신되는 데이터를 로컬메모리부에 축적시키고, 그때마다 인터럽트 방식에 의해 직렬통신제어기(SERIAL COMMUNICATION- CONTROLLER : SCC)의 선입선출기로 전송하는 방식을 취했었다.As described above, in the conventional input / output interface circuit pack output method, a buffer of sufficient space for each port is provided in the local memory unit of the initial electronic exchanger input / output interface board, and data received from the shared memory is provided. Was stored in the local memory and transferred to the first-in, first-out of the serial communication controller (SCC) by interrupt method.
그러나, 직렬통신제어부가 로컬메모리부의 데이터를 미처 처리하기 전에 공유메모리부로부터 입력되는 데이터가 로컬메모리부에 저장됨으로 인해 아무리 각 채널당 버퍼영역을 크게 잡아도 버퍼영역의 오버플로우(OVERFLOW)로 인한 메시지 유실을 피할 수가 없었다.However, since the data input from the shared memory is stored in the local memory before the serial communication controller processes the data in the local memory, no matter how large the buffer area for each channel is, the message is lost due to the overflow of the buffer area. Could not be avoided.
이는 입/출력 인터페이스 회로팩의 중앙처리장치가 공유메모리부에서 로컬메모리부로 전송하는 처리 속도가 인터럽트 방식을 통한 직렬통신제어부의 데이터 처리 속도보다 월등히 빠름으로 인해 발생된다.This is caused by the processing speed that the central processing unit of the input / output interface circuit pack transfers from the shared memory unit to the local memory unit is much faster than the data processing speed of the serial communication controller through the interrupt method.
또한, 참고로 현재 직렬통신제어기의 처리 속도는 9600bps로 설정되어 사용되고 있으며, 로컬메모리부에서 뿐만아니라 입/출력 인터페이스 회로팩의 입/출력 포트에 연결된 장치를 사용자가 이용할 때, 입력한 데이터가 에코(ECHO)되는 시간이 지연됨으로 인해 사용자 입장에서 실시간 처리가 되지 않는 듯 하게 느껴진다.In addition, the processing speed of the serial communication controller is currently set to 9600bps, and when the user uses a device connected to the input / output port of the input / output interface circuit pack as well as the local memory, the input data is echoed. Due to the time delay (ECHO), it seems that the user is not processing in real time.
이러한 원인은, 사용자가 입력한 데이터가 입/출력 인터페이스 회로팩을 거쳐 공유메모리에 쌓이게 되고, 이 데이터가 크로스(CROS)에 의해 애플리케이션(APPLICATION)단으로 전달되며, 이렇게 전달된 데이터는 에코 되기 위해 다시 크로스를 거쳐 공유메모리에 쌓이게 되고, 입/출력 인터페이스 회로팩은 패킷처리를 통해 공유메모리의 데이터를 다시 입/출력 인터페이스 회로팩의 입/출력 포트로 전송함에 있다.This is because the data entered by the user is accumulated in the shared memory via the input / output interface circuit pack, and the data is transferred to the APPLICATION stage by the CROS. The data is stored in the shared memory through the cross again, and the input / output interface circuit pack transmits the data of the shared memory back to the input / output port of the input / output interface circuit pack through packet processing.
이때, 입/출력 인터페이스 회로팩에서는 입/출력 포트로 전송하게 되는 에코데이터도 일반 전송되는 데이터와 동일한 방식으로 처리되므로 공유메모리부에서 로컬메모리부 영역으로 전송되고, 이미 처리해야 할 데이터를 일반 데이터보다 우선순위를 높게 두었다 하더라도, 에코되는 데이터는 입/출력 인터페이스 회로팩의 로컬메모리부에 쌓여서 자신의 차례가 올때까지 지연되어야 한다.At this time, in the I / O interface circuit pack, the echo data transmitted to the I / O port is also processed in the same way as the general transmitted data. Therefore, the common data is transferred from the shared memory section to the local memory section. Even with higher priorities, the echoed data must accumulate in the local memory of the I / O interface circuit pack and be delayed until its turn.
이와같은 이유로, 입/출력 포트에 연결된 장치의 사용자는 로컬메모리부에 데이터가 많이 쌓여있을 때 사용자가 입력한 데이터의 에코가 늦게 반응함으로 불편을 느낄뿐만 아니라, 사용자에게 상당히 심각한 영향을 주는 문제점이 있었다.For this reason, a user of a device connected to an input / output port may not only feel uncomfortable because the echo of the data input by the user reacts late when a lot of data is accumulated in the local memory but also has a serious problem on the user. there was.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, 공유메모리부에서 로컬메모리부로 입력되는 데이터와 로컬메모리부에서 직렬통신제어부의 선입선출부로 출력되는 데이터간의 흐름제어를 위하여 공유메모리부에서 로컬메모리부로 데이터가 입력되면, 직렬통신제어부가 송신 인터럽트를 발생시키도록 하여 입력되는 데이터를 외부 장치로 출력하도록 하고, 입력된 데이터의 처리가 종료된 후에 다시 공유메모리부로부터의 데이터를 입력받도록 함으로써, 로컬메모리부 버퍼의 오버플로우로 인한 데이터의 유실을 방지할 수 있고, 사용자의 실시간 데이터 처리도 가능하도록 한 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치 및 방법을 제공하는 데 있다.The present invention is to solve the above problems, in particular, the shared memory unit for the flow control between the data input from the shared memory unit to the local memory unit and the data output from the local memory unit to the first-in first-out unit of the serial communication control unit When data is input to the local memory unit, the serial communication controller generates a transmission interrupt to output the input data to an external device, and receives data from the shared memory unit again after the processing of the input data is finished. Accordingly, the present invention provides an apparatus and method for controlling data flow of an I / O interface circuit pack that can prevent data loss due to overflow of a local memory buffer and enable real-time data processing of a user. .
상기와 같은 목적을 달성하기 위하여 본 발명 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치는, 칩 선택신호 및 제어신호를 출력하는 CPU 외부장치로부터 데이터를 입력받은 후 상기 CPU의 제어신호에 의해 데이터를 출력하는 한편, 데이터를 입력받음과 동시에 그 데이터를 상기 외부장치로 출력하는 직렬통신제어부; 상기 직렬통신제어부로부터 데이터를 입력받은 후 상기 CPU의 제어신호에 의해 데이터를 출력하는 한편, 데이터를 입력받음과 동시에 그 데이터를 상기 직렬통신제어부로 출력하는 로컬메모리부; 상기 로컬메모리부로부터 데이터를 입력받은 후 그 데이터를 출력하는 한편, 데이터를 입력받아 저장한 후 상기 CPU로 부터 칩 선택신호를 입력받으면 그에 상응한 해당 데이터를 상기 로컬메모리부로 출력하는 공유메모리부; 및 상기 공유메모리부로부터 데이터를 입력받음과 동시에 설정된 데이터와 비교한 후 그에 상응한 결과 데이터를 출력하는 애플리케이션을 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, the data flow control apparatus of an electronic switch in / out interface circuit pack of the present invention receives data from a CPU external device that outputs a chip select signal and a control signal, and then inputs the data to the control signal of the CPU. A serial communication control unit which outputs data by means of the data and simultaneously receives the data and outputs the data to the external device; A local memory unit for receiving data from the serial communication controller and outputting the data by the control signal of the CPU, and receiving the data and outputting the data to the serial communication controller; A shared memory unit which outputs data after receiving data from the local memory unit, and outputs corresponding data to the local memory unit when receiving a chip selection signal from the CPU after receiving and storing data; And an application configured to receive data from the shared memory unit, compare the data with the set data, and output the corresponding result data.
한편, 본 발명에 따른 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 방법은, 공유메모리부로부터 전송해야할 데이터가 있는지 판단하는 데이터 전송 판단단계(S10)와; 상기 데이터 전송 판단단계(S10)에서 공유메모리로부터 전송해야할 데이터가 없으면 처음으로 되돌아가고, 있으면 공유메모리부에서 로컬메모리부로 데이터를 전송하면서 카운터를 1증가시키는 데이터 전송 및 카운터 1증가단계(S20)와; 상기 데이터 전송 및 카운터 1증가단계에서 로컬메모리부에 데이터를 전송하고, 카운터를 1증가시켰으면 송신 인터럽트가 걸리는 송신 인터럽트 단계(S30)와; 상기 송신 인터럽트 단계(S30)에서 데이터를 전송하여 송신 인터럽트가 걸렸으면, 인터럽트 처리에 의해 로컬메모리부의 데이터가 직렬통신제어부의 선입선출기로 전송하고, 카운터를 1감소시키는 데이터 선입선출기 전송 및 카운터 1감소단계(S40)와; 상기 선입선출기 전송 및 카운터 1감소단계(S40)에서 데이터를 선입선출기로 전송하고, 카운터를 1감소시켰으면, 카운터가 0인지 판단하여 아니면 상기 데이터 선입선출기 전송 및 카운터 1감소단계(S40)로 되돌아가고, 맞으면 종료하는 카운터 0판단단계(S50)을 포함하여 구성된 것을 특징으로 한다.On the other hand, the data flow control method of the I / O interface circuit pack according to the present invention includes a data transmission determination step (S10) for determining whether there is data to be transmitted from the shared memory unit; If there is no data to be transmitted from the shared memory in the data transfer determination step (S10), and if there is no data to be transferred to the local memory unit, if there is a data transfer and counter 1 increase step (S20) ; A transmission interrupt step (S30) of transmitting data to the local memory unit in the data transmission and counter 1 increment step and sending a interrupt when the counter is increased by one; If data is transmitted in the transmission interrupt step (S30) and a transmission interrupt has occurred, the data first-in-first-out transmission and counter 1 transfers the data of the local memory unit to the first-in, first-out-first-out of the serial communication control unit by interrupt processing, and decreases the counter by one. A reduction step (S40); In the first-in-first-out transmission and counter one decrement step (S40), if the data is transmitted to the first-in first-out, and the counter is decremented by one, it is determined whether the counter is zero or the data first-in-first-out transmission and counter one decrement step (S40). It is characterized in that it comprises a counter 0 determination step (S50) to return to, and ends if correct.
도 1 은 종래의 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어방법을 나타낸 동작 순서도,1 is a flowchart illustrating a data flow control method of a conventional all-in-exchange input / output interface circuit pack.
도 2 는 본 발명의 일 실시예에 따른 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치의 구성을 나타낸 기능블록도,2 is a functional block diagram showing a configuration of a data flow control apparatus of an IC circuit input / output interface pack according to an embodiment of the present invention;
도 3 은 본 발명의 일 실시예에 따른 전전자교환기 입/출력 인터페이스 회로 팩의 데이터 흐름 제어 방법을 나타낸 동작순서도이다.FIG. 3 is a flowchart illustrating a data flow control method of an IC circuit pack according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 외부장치 200 : CPU100: external device 200: CPU
300 : 직렬통신제어부 301 : 수신 선입선출부300: serial communication control unit 301: receiving first-in first-out
302 : 송신 선입선출부 400 : 로컬메모리부302: first-in first-out section 400: local memory section
500 : 공유메모리부 600 : 애플리케이션500: shared memory 600: application
이하, 본 발명의 일 실시예에 의한 전전자교환기 입/출력 인터페이스 회로팩의 데이터 흐름 제어장치 및 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, an apparatus and a method for controlling data flow of an I / O interface circuit pack according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일 실시예에 의한 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치의 기능블록도로서, 본 발명의 일 실시에에 의한 전전자 교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치는 외부장치(100), CPU(Central Processing Unit; 이하 CPU라 칭함.)(200), 수신 선입선출부(301)와 송신 선입선출부(302)를 구비한 직렬통신제어부(300), 로컬메모리부(400), 공유메모리부(500), 및 애플리케이션(Application)(600)으로 구성되어 있다.FIG. 2 is a functional block diagram of a data flow control apparatus of an all-electronic exchange I / O interface circuit pack according to an embodiment of the present invention, and the data of the all-electronic exchange I / O interface circuit pack according to one embodiment of the present invention. The flow control apparatus includes an
상기 외부장치(100)는 상기 직렬통신제어부(300)로부터 데이터를 입력받아 출력하는 한편, 데이터를 상기 직렬통신제어부(300)로 출력하는 역할을 한다.The
또한, 상기 CPU(200)는 제어신호를 상기 직렬통신제어부(300) 및 로컬메모리부(400)로 출력하는 한편, 칩(CHIP) 선택신호를 상기 공유메모리부(500)로 출력하는 역할을 한다.In addition, the
그리고 상기 직렬통신제어부(300)는 상기 외부장치(100)로부터 데이터를 입력받은 후 상기 CPU(200)의 제어신호에 의해 데이터를 상기 로컬메모리부(400)로 출력하는 한편, 상기 로컬메모리부(400)로부터 데이터를 입력받음과 동시에 그 데이터를 상기 외부장치(100)로 출력하는 역할을 한다.The serial
또한, 상기 로컬메모리부(400)는 상기 직렬통신제어부(300)로부터 데이터를 입력받은후, 상기 CPU(200)의 제어신호에 의해 데이터를 상기 공유메모리부(500)로 출력하는 한편, 상기 공유메모리부(500)로부터 데이터를 입력받음과 동시에 그 데이터를 상기 직렬통신제어부(300)로 출력하는 역할을 한다.In addition, the
그리고, 상기 공유메모리부(500)는 상기 로컬메모리부(400)로부터 데이터를 입력받은 후 그 데이터를 상기 애플리케이션(600)으로 출력하는 한편, 상기 애플리케이션(600)으로부터 데이터를 입력받아 저장한 후 상기 CPU(200)로부터 칩 선택신호를 입력받으면 그에 상응한 해당 데이터를 상기 로컬메모리부(400)로 출력하는 역할을 한다.The shared
또한, 상기 애플리케이션(600)은 상기 공유메모리부(500)로부터 데이터를 입력받으면 설정된 데이터와 비교한 후 그에 상응한 결과 데이터를 출력하는 역할을한다.In addition, when the
이하, 상기와 같이 구성된 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 장치의 동작과정을 설명하면 다음과 같다.Hereinafter, an operation process of a data flow control apparatus of an all-in / out interface circuit pack configured as described above will be described.
사용자가 외부장치(예를 들면, 컴퓨터, 프린터, 디스플레이 장치등)(100)를 통해 데이터를 출력시키면, 상기 외부장치(100)에서 출력된 데이터를 하나의 칩 당 8채널을 지원하는 CL-CD 1865를 2개 사용하여 전체 16채널에 각종 입/출력 장치를 연결하여 사용할 수 있는 직렬통신제어부(300)의 수신 선입선출부(301)에서 입력받아 출력시켜주고, 상기 직렬통신제어부(300)의 수신 선입선출부(301)에서 출력된 데이터를 512킬로바이트(Kbytes) 크기의 에스램(Static RAM)으로 구성된 로컬메모리부(400)에서 입력받아 출력시켜준다.When a user outputs data through an external device (eg, a computer, a printer, a display device, etc.) 100, the CL-CD supports 8 channels per chip for the data output from the
또한, 상기 로컬메모리부(400)에서 출력된 데이터를 128킬로바이트(Kbytes) 크기로 로컬 억세스(Local Access)와 익스터널(External) 억세스로 구성된 공유메모리부(500)에서 입력받아 MC68360(Quad Integrated Communications Controller : QUICC)의 코어인 CPU32+ 20㎒로 구성된 CPU(200)의 제어신호에 의해 데이터를 출력시켜주면, 상기 공유메모리부(500)에서 출력된 데이터를 애플리케이션(600)에서 입력받아 입력된 데이터를 미리 설정된 데이터와 비교해서 결과 데이터를 출력시켜준다.In addition, MC68360 (Quad Integrated Communications) receives data output from the
그러면, 상기 애플리케이션(600)에서 출력된 결과 데이터를 공유메모리부(500)에서 입력받아 저장하고 있다가, 상기 CPU(200)의 칩 선택신호에 의해 선택된 결과 데이터를 출력시켜주고, 상기 공유메모리부(500)에서 출력된 데이터를 로컬메모리부(400)에서 입력받아 영역이 할당된 곳에 데이터를 저장한 후 상기 CPU(200)의 제어신호에 의해 결과 데이터를 출력시켜준다.Then, the result data output from the
또한, 상기 로컬메모리부(400)에서 출력된 결과 데이터를 직렬통신제어부(300)의 송신 선입선출부(302)에서 입력받아 결과 데이터를 출력시켜주면, 상기 직렬통신제어부(300)의 송신 선입선출부(302)에서 출력된 결과 데이터를 외부장치(100)에서 입력받아 디스플레이하여 사용자가 결과 데이터를 알 수 있다.In addition, when the result data output from the
한편, 본 발명의 일 실시에에 따른 전전자교환기 입/출력 인터페이스 회로팩의 데이터흐름 제어 방법은 도 3에 도시된 바와 같이, 상기 공유메모리부(500)로부터 전송해야할 데이터가 있는지 판단하여(S10), 상기 데이터 전송 판단단계(S10)에서 공유메모리부(500)로부터 전송해야할 데이터가 없으면 처음으로 되돌아가고, 전송할 데이터가 있으면 상기 공유메모리부(500)에서 상기 로컬메모리부(400)로 데이터를 전송하면서 카운터를 1증가시킨다.(S20)On the other hand, the data flow control method of the I / O interface circuit pack according to an embodiment of the present invention, as shown in Figure 3, by determining whether there is data to be transmitted from the shared memory unit 500 (S10 If there is no data to be transmitted from the shared
그런후, 상기 데이터 전송 및 카운터 1증가단계(S20)에서 로컬메모리부(400)에 데이터를 전송하고, 카운터를 1증가시켰으면, 상기 직렬통신제어부(300)의 송신 선입선출부(302)에서 송신 인터럽트를 걸고(S30), 상기 송신 인터럽트 단계(S30)에서 데이터를 전송하여 직렬통신제어부(300)의 송신 선입선출부(302)에서 송신 인터럽트를 걸었으면, 인터럽트 처리에 의해 로컬메모리부(400)의 데이터를 상기 직렬통신제어부(300)의 송신 선입선출부(302)로 전송하고, 카운터를 1감소시켜준다(S40).Then, in the data transmission and counter 1 increment step (S20), if the data is transmitted to the
이어서, 상기 선입선출부 전송 및 카운터 1감소단계(S40)에서 데이터를 송신 선입선출부(302)로 전송하고, 카운터를 1감소시켰으면, 카운터가 0인지 판단하여 카운터가 0이 아니면 상기 선입선출부 전송 및 카운터 1감소단계(S40)로 되돌아가고, 카운터가 0이 맞으면 종료한다(S50).Subsequently, in the first-in-first-out transmission and counter 1 reduction step (S40), when data is transmitted to the first-in, first-out
이상에서 살펴본 바와 같이 본 발명 전전자교환기 입/출력 인터페이스 회로팩 데이터흐름 제어 장치 및 방법은, 외부장치에 데이터가 손실되지 않아 정확한 데이터가 출력되고, 각 포트당 할당된 로컬메모리부의 버퍼 영역이 줄어듦으로 인해 차후 추가기능을 부가할 수 있어 사용자의 편의에 의해 다른 용도로 사용가능하고, 사용자가 입력한 데이터의 에코를 즉시 확인함으로써, 종전의 로컬메모리부의 오버플로우에 따른 입력지연 시간을 단축할 수 있는 효과가 있다.As described above, the apparatus and method of the present invention, the input / output interface circuit pack data flow control device of the electronic switch, does not lose data to an external device so that accurate data is output and the buffer area allocated to each port is reduced. As a result, additional functions can be added later, and it can be used for other purposes at the convenience of the user, and by immediately checking the echo of the data input by the user, the input delay time due to the overflow of the conventional local memory part can be shortened. It has an effect.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075672A KR100318846B1 (en) | 1997-12-27 | 1997-12-27 | Data flow control device and method of all electronic exchange input / output interface circuit pack |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075672A KR100318846B1 (en) | 1997-12-27 | 1997-12-27 | Data flow control device and method of all electronic exchange input / output interface circuit pack |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990055717A KR19990055717A (en) | 1999-07-15 |
KR100318846B1 true KR100318846B1 (en) | 2002-07-27 |
Family
ID=66172278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970075672A KR100318846B1 (en) | 1997-12-27 | 1997-12-27 | Data flow control device and method of all electronic exchange input / output interface circuit pack |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100318846B1 (en) |
-
1997
- 1997-12-27 KR KR1019970075672A patent/KR100318846B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990055717A (en) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1428131B1 (en) | Multiple channel interface for communications between devices | |
US5943479A (en) | Method for reducing the rate of interrupts in a high speed I/O controller | |
US4359731A (en) | Communication link contention resolution system | |
US20030074502A1 (en) | Communication between two embedded processors | |
EP0614323B1 (en) | Method and apparatus for transmitting a high bit rate data flow over N independent digital communication channels | |
US7370117B2 (en) | Communication system and method for communicating frames of management information in a multi-station network | |
US20020178310A1 (en) | USB transmission control circuit | |
EP0454605A2 (en) | Bus request device in a direct memory access (DMA) system | |
US5724610A (en) | Selector bank subsystem of CDMA system using a pair of first processors for selecting channels between CDMA interconnect subsystem and mobile service switch center | |
JP2814132B2 (en) | Multi-channel communication processing device | |
JP3393127B2 (en) | Communication terminal device and data transmission method thereof | |
KR100318846B1 (en) | Data flow control device and method of all electronic exchange input / output interface circuit pack | |
US20020004868A1 (en) | Parallel processing system in which use efficiency of CPU is improved and parallel processing method for the same | |
EP0573583B1 (en) | A method and a device for supplying data to a buffered uart | |
EP0473455B1 (en) | Work station having burst mode data transfer | |
EP1187422A2 (en) | Method and device for tunable packet arbitration | |
JP3075650B2 (en) | Packet transmission equipment for packet switching equipment | |
US5832302A (en) | Dual adder burst control governor to signal when a data burst is close to completion | |
JPH11504741A (en) | Method and apparatus for reducing latency on an interface by overlaying transmitted packets | |
US7392332B2 (en) | Bit rate adaptation in a data processing flow | |
US6311235B1 (en) | UART support for address bit on seven bit frames | |
KR100962306B1 (en) | Bidirectional data transmission apparatus and the method thereof for embedded system | |
KR100289578B1 (en) | Mediation Device of Packet Memory in High-capacity Communication Processing System | |
JPS60183659A (en) | Information transfer control system | |
KR100590171B1 (en) | Apparatus and method for processing of isdn message |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061205 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |