KR19990054364A - 제어 레지스터를 가지는 특정 용도 전용 하드웨어를 위한제어값 라이트회로 - Google Patents

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야

프로세서에 의해 제어되는 제어 레지스터를 가지는 특정 용도 전용 하드웨어에 있어서 제어 레지스터에 제어값을 라이트하는 회로에 관한 것이다.

나. 발명이 해결하고자 하는 기술적 과제

프로세서에 의해 제어되는 전용 하드웨어에 제어값을 라이트하기 위해 프로세서의 반복되는 오퍼레이션의 수를 줄일 수 있는 제어값 라이트회로를 제공한다.

다. 발명의 해결방법의 요지

제어 레지스터의 제어 피일드들중 상대적으로 장시간동안 저장값이 변경되지 않게 되는 제어 피일드에 대응되게 연결되는 에일리어스 피일드를 가지는 에일리어스 레지스터를 전용 하드웨어내에 구비시키고, 프로세서에서 에일리어스 레지스터의 에일리어스 피일드에 제어값을 미리 라이트시켜 놓은후, 제어 레지스터의 제어 피일드들중에 에일리어스 레지스터와 연결되지 않으며 저장값이 상대적으로 자주 변경되는 제어 피일드에 제어값을 라이트하여 셋트한다.

라. 발명의 중요한 용도

프로세서에 의해 제어되는 특정 용도 전용 하드웨어에 이용한다.

Description

제어 레지스터를 가지는 특정 용도 전용 하드웨어를 위한 제어값 라이트회로

본 발명은 특정 용도 전용 하드웨어(hardware)에 관한 것으로, 특히 프로세서(processor)에 의해 제어되는 제어 레지스터(contro register)를 가지는 특정 용도 전용 하드웨어에 있어서 제어 레지스터에 제어값을 라이트(write)하는 회로에 관한 것이다.

통상적으로 DSP(Digital Signal Processor)나 마이크로 프로세서(microprocessor)와 같은 프로세서를 사용하는 시스템에서 ASIC(Application Specific Integrated Circuit)과 같은 특정 용도 전용 하드웨어(이하 "전용 하드웨어"라 함)가 널리 사용되고 있다. 이는 일정 시간동안에 프로세서가 처리할 수 있는 용량은 한계가 있으므로 단순하지만 빠른 처리를 요할때는 전용 하드웨어를 그 특정 용도에 맞게 별도로 설계하여 사용함으로써 효율을 높이기 위함이다. 이와 같이 제한된 프로세서의 처리 용량을 가지고 특정 용도를 위한 목적을 달성해야 할 경우 설계자는 가능한한 동일한 작업을 하더라도 프로세서의 처리 사이클(cycle) 수를 줄이고 싶어한다.

한편 이러한 시스템에 사용되는 전용 하드웨어는 프로세서가 그의 동작을 제어하기 위한 제어값을 라이트하기 위한 제어 레지스터를 구비한다. 이와 같이 전용 하드웨어의 제어를 위해 특정 제어값을 전용 하드웨어내의 제어 레지스터에 라이트하고자 할 때 반복되는 단순 오퍼레이션(operation)으로 인해 귀중한 프로세서 처리 사이클이 낭비되는 경우가 자주 발생한다.

이를 통상적인 전용 하드웨어에 구비되는 제어 레지스터의 제어 피일드 할당 예를 보인 도 1을 참조하여 설명하면 다음과 같다. 도 1은 제어 레지스터가 총 16비트 크기이고 각각 해당하는 제어값을 저장하는 4개의 제어 피일드들(100∼106)을 가지는 예를 보인 것으로, 제어 피일드(100)는 최상위비트 b15로 할당되고, 제어 피일드(102)는 2비트 b14∼b13으로 할당되며, 제어 피일드(104)는 3비트 b12∼b10로 할당되며, 제어 피일드(106)는 10비트 b9∼b0로 할당된 예를 보인다. 이러한 제어 레지스터가 어떤 전용 하드웨어에 모두 120개가 있다고 가정하고, 1번째 제어 레지스터부터 24번째 제어 레지스터까지의 제어 피일드(100)에는 1로, 25번째 제어 레지스터부터 60번째 제어 레지스터까지의 제어 피일드(100)에는 0으로, 61번째 제어 레지스터부터 84번째 제어 레지스터까지의 제어 피일드(100)에는 1로, 85번째 제어 레지스터부터 120번째 제어 레지스터까지는 0으로 셋트하고자 한다고 가정한다. 또한 1번째 제어 레지스터부터 60번째 제어 레지스터까지의 제어 피일드(102)는 0으로, 61번째 제어 레지스터부터 120번째 제어 레지스터까지의 제어 피일드(102)에는 1로 셋트하고자 한다고 가정한다. 또한 제어 피일드(104)는 일정한 규칙없이 정하고, 1번째 제어 레지스터부터 24번째 제어 레지스터의 제어 피일드(106)의 제어값은 무작위로 변하고, 25번째 제어 레지스터부터 60번째 까지의 제어 레지스터의 제어 피일드(106)의 값은 1씩 증가하면서 변한다고 가정한다. 그러면 이러한 값들을 지정하기 위해 프로세서는 많은 쉬프트(shift) 오퍼레이션과 논리곱(AND) 또는 논리합(OR) 오퍼레이션을 불가피하게 수행해야 한다.

예를 들어 어느 하나의 제어 레지스터의 제어 피일드(100)의 제어값을 1로, 제어 피일드(102)의 제어값을 0으로, 제어 피일드(104)의 제어값을 5로, 제어 피일드(106)의 제어값을 8로 셋트하고자 한다면, 프로세서는 해당 제어 레지스터에 16진수값으로 9408H를 라이트한다. 그리고 다음 레지스터에서는 제어 피일드(100)는 1로, 제어 피일드(102)는 0으로 그대로 두고, 제어 피일드(104)는 4로, 제어 피일드(106)는 9로 셋트하고자 한다면 원하는 값 9008H를 만들기 위해서는 기존에 셋트하여 저장한 제어값을 기준으로 다음과 같은 오퍼레이션을 수행해야 한다. 먼저 기존에 저장되어 있는 제어 피일드(104)의 제어값을 클리어하기 위해 E3FFH값과 앤드 오퍼레이션을 수행한후, 제어 피일드(104)의 제어값을 5로 셋트한 다음에 좌로 10번 쉬프트시키고 다시 기존 제어값과 논리합 오퍼레이션을 수행함으로써 가능하게 된다. 다음으로 제어 피일드(106)에 대해서도 마찬가지 방법을 사용하여 셋트하여야만 한다. 이렇게 하여 전체 120개의 제어 레지스터의 제어값을 셋트하려면 이러한 오퍼레이션이 무수히 반복된다.

상술한 바와 같이 종래에는 전용 하드웨어의 제어 레지스터에 제어값을 라이트하기 위해서는 프로세서의 제한된 사이클 시간이 단순 오퍼레이션에 많은 양이 할당됨으로써 전체적으로 시스템 성능의 저하를 가져오게 되는 단점이 있었다.

따라서 본 발명의 목적은 프로세서에 의해 제어되는 전용 하드웨어에 제어값을 라이트하기 위해 프로세서의 반복되는 오퍼레이션의 수를 줄일 수 있는 제어값 라이트회로를 제공함에 있다.

도 1은 통상적인 특정 용도 전용 하드웨어에 구비되는 제어 레지스터의 제어 피일드 할당 예시도,

도 2는 본 발명의 실시예에 따른 제어값 라이트회로도.

상술한 목적을 달성하기 위한 본 발명은 전용 하드웨어내에 제어 레지스터와 연결되며 제어값을 저장하기 위한 레지스터를 별도로 추가하여 구성한다. 본 발명에 있어서 이러한 레지스터를 "에일리어스(alias) 레지스터"라 한다. 에일리어스 레지스터는 제어 레지스터의 제어 피일드들중 상대적으로 장시간동안 저장값이 변경되지 않게 되는 제어 피일드에 대응되게 연결되는 에일리어스 피일드를 가진다. 이러한 상태에서 전용 하드웨어를 이용하는 프로세서는 에일리어스 레지스터의 에일리어스 피일드에 제어값을 미리 라이트시켜 놓은후, 제어 레지스터의 제어 피일드들중에 에일리어스 레지스터와 연결되지 않으며 저장값이 상대적으로 자주 변경되는 제어 피일드에 제어값을 라이트하여 변경시킨다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 레지스터의 개수나 피일드 할당과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 2는 본 발명의 실시예에 따른 제어값 라이트회로도를 보인 것으로, 프로세서(200)에 의해 제어되는 전용 하드웨어(202)내에 통상적으로 구비되는 제어 레지스터들(204)에 본 발명에 따라 제어값을 라이트하기 위해 에일리어스 레지스터(206)와 멀티플렉서들(220∼224)을 추가하여 구성한 것이다. 에일리어스 레지스터(206)는 제어 레지스터들(204)의 제어 피일드들중 상대적으로 장시간동안 저장값이 변경되지 않게 되는 제어 피일드에 대응되게 연결되는 에일리어스 피일드들(201,214,218)과 그에 대응하는 모드 피일드들(208,212,216)을 가진다.

즉, 전술한 도 1과 같이 다수의 제어 피일드를 가지는 제어 레지스터들(204)을 프로세서(200)를 이용하여 제어하고자 할 때 해당 제어 레지스터의 각 제어 피일드별로 정상 모드 또는 에일리어스 모드로 선택할 수 있도록 하는 모드 피일드들(208,212,216)과 에일리어스 피일드들(210,214,218)을 가지는 에일리어스 레지스터(206)를 구성한 것이다. 그리고 기존 값에서 변화되는 제어 피일드의 값은 프로세서(200)에서 제어하고 나머지 제어 피일드의 값은 에일리어스 레지스터(206)에 미리 저장함으로써 프로세서(200)에서 이루어지던 쉬프트, 논리곱이나 논리합 등의 단순 오퍼레이션을 없애고 이를 전용 하드웨어(202)내의 회로로 구현한 것이다.

또한 도 2는 전술한 종래의 예로 들었던 것과 같은 도 1의 제어 레지스터를 프로세서(200)가 제어해야 하는 경우에 적용 예를 보인 것이다. 이러한 경우 도 2에 보인 바와 같은 피일드들을 가지는 에일리어스 레지스터(206)를 이용하여 프로세서(200)의 처리 사이클을 절약할 수 있다. 에일리어스 레지스터(206)에서 모드0 피일드(208)는 에일리어스 피일드(210)의 에일리어스 모드의 인에이블 여부를 정하는 모드 피일드이고, 그에 대응하는 에일리어스 피일드(210)는 에일리어스되어 바뀌지 않고 반복되는 제어값이 저장된다. 모드1,2 피일드(212,216)와 그에 각각 대응하는 에일리어스 피일드(214,218)도 마찬가지이다.

그리고 멀티플렉서(220)는 모드0 피일드(208)가 인에이블상태인 경우에는 에일리어스 피일드(210)를 제어 레지스터들(204)의 대응하는 제어 피일드에 연결하고, 모드0 피일드(208)가 디스에이블상태인 경우에는 프로세서 버스(226)를 제어 레지스터들(204)의 대응하는 제어 피일드에 연결한다. 그리고 멀티플렉서(222)는 모드1 피일드(212)가 인에이블상태인 경우에는 에일리어스 피일드(214)를 제어 레지스터들(204)의 대응하는 제어 피일드에 연결하고, 모드1 피일드(212)가 디스에이블상태인 경우에는 프로세서 버스(226)를 제어 레지스터들(204)의 대응하는 제어 피일드에 연결한다. 이와 마찬가지로 멀티플렉서(224)는 모드2 피일드(216)가 인에이블상태인 경우에는 에일리어스 피일드(218)를 제어 레지스터들(204)의 대응하는 제어 피일드에 연결하고, 모드2 피일드(218)가 디스에이블상태인 경우에는 프로세서 버스(226)를 제어 레지스터들(204)의 대응하는 제어 피일드에 연결한다.

상기와 같은 상태에서 프로세서(200)는 에일리어스 레지스터(206)의 에일리어스 피일드들(210,214,218)에 제어값을 미리 라이트시켜 놓는다. 이후 프로세서(200)는 제어 레지스터들(204)중 하나를 어드레스 출력에 의해 선택한다. 이러한 상태에서 에일리어스 모드로 제어값을 라이트하고자 할 경우, 프로세서(200)는 모드 피일드들(208,212,216)중 해당하는 모드 피일드를 인에이블상태로 하고, 어드레스에 의해 선택한 제어 레지스터의 제어 피일드들중에 에일리어스 레지스터(206)와 연결되지 않으며 저장값이 상대적으로 자주 변경되는 제어 피일드에 제어값을 라이트하여 셋트한다. 이와달리 종래와 마찬가지인 정상 모드로 제어값을 라이트하고자 할 경우, 프로세서(200)는 모드 피일드들(210,214,218)을 디스에이블상태로 하고, 어드레스에 의해 선택한 제어 레지스터의 제어 피일드들에 제어값을 라이트하여 셋트한다. 이때 어드레스 디코더(226)는 프로세서(200)로부터 제어 레지스터들(204)중 하나를 선택하기 위해 출력되는 어드레스를 디코딩하여 해당하는 제어 레지스터를 라이트 인에이블시킨다. 이에따라 제어 레지스터들(204)이 하나씩 프로세서(200)에 의해 선택되어 제어값이 라이트될 수 있게 된다.

이에따라 제어 레지스터(204)의 값중 일정 시간동안 바뀌지 않는 값은 미리 에일리어스 레지스터(206)의 해당 에일리어스 피일드에 라이트해 두고 그에 대응하는 모드 피일드를 인에이블시킨 다음에 프로세서(200)에서는 전체 제어 레지스터들(204)의 정확한 제어값을 만들기 위해 다수의 단순 오퍼레이션을 수행하지 않고 변하는 제어값만 라이트하면 된다. 그러면 전용 하드웨어(202)에서는 에일리어스 모드가 인에이블되어 있는 제어 피일드에 대해서는 프로세서(200)에서 인가되는 값에 상관없이 전용 하드웨어(202)내의 에일리어스 레지스터(204)의 해당 에일리어스 피일드의 저장값이 제어 레지스터(204)에 저장된다.

따라서 다수의 단순 오퍼레이션을 프로세서가 수행하지 않아도 제어값 라이트가 가능하게 된다. 그러므로 프로세서의 로드(load)를 줄이고 제한된 프로세서(200)의 사이클 시간을 절약하여 프로세서(200)의 처리 능력을 높임으로써 전체 시스템의 성능을 개선할 수 있다.

한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 본 발명의 실시예에서는 전용 하드웨어에 구비되는 제어 레지스터가 다수이고 각 제어 레지스터의 제어 피일드 역시 다수인 예를 들었으나, 제어 레지스터가 1개 또는 2개 이상인 경우와 제어 피일드나 에일리어스 레지스터의 에일리어스 피일드의 개수가 달라지는 경우에도 마찬가지로 적용된다. 만일 제어 레지스터가 1개인 경우라면 어드레스 디코더를 사용할 필요가 없다. 또한 종래와 동일한 방식으로도 제어값을 라이트할 수 있도록 하기 위해 에일리어스 레지스터에 모드 피일드를 둠과 아울러 멀티플렉서를 사용하였으나, 모드 피일드와 멀티플렉서는 필요없는 경우 생략할 수도 있다. 그리고 이를 생략하지 않고 사용하는 경우에 있어서도 에일리어스 피일드가 1개라면 멀티플렉서도 1개만 사용하면 된다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정하여져야 한다.

상술한 바와 같이 본 발명은 다수의 단순 오퍼레이션을 프로세서가 수행하지 않아도 제어값을 라이트 가능하므로 프로세서의 로드를 줄임으로써 제한된 프로세서의 사이클 시간을 절약하여 전체 시스템의 성능을 개선할 수 있는 잇점이 있다.

Claims (3)

1. 다수의 제어 피일드를 구비하는 제어 레지스터를 가지는 특정 용도 전용 하드웨어에 있어서,

   상기 전용 하드웨어내에 구비되며 상기 제어 레지스터의 제어 피일드들중 상대적으로 장시간동안 저장값이 변경되지 않게 되는 제어 피일드에 대응되게 연결되는 에일리어스 피일드를 가지는 에일리어스 레지스터와,

   상기 에일리어스 레지스터의 에일리어스 피일드에 제어값을 미리 라이트시켜 놓은후, 상기 제어 레지스터의 제어 피일드들중에 상기 에일리어스 레지스터와 연결되지 않으며 저장값이 상대적으로 자주 변경되는 제어 피일드에 제어값을 라이트하는 프로세서를 구비함을 특징으로 하는 제어값 라이트회로.
2. 각각 다수의 제어 피일드를 구비하는 제어 레지스터들을 가지는 특정 용도 전용 하드웨어에 있어서,

   상기 전용 하드웨어내에 구비되며 상기 제어 레지스터들의 제어 피일드들중 상대적으로 장시간동안 저장값이 변경되지 않게 되는 제어 피일드에 대응되게 연결되는 에일리어스 피일드를 가지는 에일리어스 레지스터와,

   상기 에일리어스 레지스터의 에일리어스 피일드에 제어값을 미리 라이트시켜 놓은후, 상기 제어 레지스터들중 하나를 어드레스 출력에 의해 선택하고 선택한 제어 레지스터의 제어 피일드들중에 상기 에일리어스 레지스터와 연결되지 않으며 저장값이 상대적으로 자주 변경되는 제어 피일드에 제어값을 라이트하는 프로세서와,

   상기 프로세서로부터 상기 제어 레지스터들중 하나를 선택하기 위해 출력되는 어드레스를 디코딩하여 해당하는 제어 레지스터를 라이트 인에이블시키는 어드레스 디코더를 구비함을 특징으로 하는 제어값 라이트회로.
3. 각각 다수의 제어 피일드를 구비하는 제어 레지스터들을 가지는 특정 용도 전용 하드웨어에 있어서,

   상기 전용 하드웨어내에 구비되며 상기 제어 레지스터들의 제어 피일드들중 상대적으로 장시간동안 저장값이 변경되지 않게 되는 제어 피일드에 대응되게 연결되는 에일리어스 피일드와 그에 대응하는 모드 피일드를 가지는 에일리어스 레지스터와,

   상기 모드 피일드가 인에이블상태인 경우에는 상기 에일리어스 피일드를 상기 제어 레지스터들의 대응하는 제어 피일드에 연결하고, 상기 모드 피일드가 디스에이블상태인 경우에는 프로세서 버스를 상기 제어 레지스터들의 대응하는 제어 피일드에 연결하는 멀티플렉서와,

   에일리어스 모드인 경우 상기 에일리어스 레지스터의 에일리어스 피일드에 제어값을 미리 라이트하고 상기 모드 피일드를 인에이블상태로 해 놓은후, 상기 제어 레지스터들중 하나를 어드레스 출력에 의해 선택하며 선택한 제어 레지스터의 제어 피일드들중에 상기 에일리어스 레지스터와 연결되지 않으며 저장값이 상대적으로 자주 변경되는 제어 피일드에 제어값을 라이트하며, 정상 모드인 경우 상기 모드 피일드를 디스에이블상태로 해 놓은후, 상기 제어 레지스터들중 하나를 어드레스 출력에 의해 선택하며 선택한 제어 레지스터의 제어 피일드들에 제어값을 라이트하는 프로세서와,

   상기 프로세서로부터 상기 제어 레지스터들중 하나를 선택하기 위해 출력되는 어드레스를 디코딩하여 해당하는 제어 레지스터를 라이트 인에이블시키는 어드레스 디코더를 구비함을 특징으로 하는 제어값 라이트회로.